JP7320135B2 - プラズマ処理方法および半導体装置の製造方法 - Google Patents

プラズマ処理方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP7320135B2
JP7320135B2 JP2022536779A JP2022536779A JP7320135B2 JP 7320135 B2 JP7320135 B2 JP 7320135B2 JP 2022536779 A JP2022536779 A JP 2022536779A JP 2022536779 A JP2022536779 A JP 2022536779A JP 7320135 B2 JP7320135 B2 JP 7320135B2
Authority
JP
Japan
Prior art keywords
layer
sige
gas
plasma
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022536779A
Other languages
English (en)
Other versions
JPWO2022264380A1 (ja
Inventor
ユウ チョウ
真 佐竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Tech Corp filed Critical Hitachi High Tech Corp
Publication of JPWO2022264380A1 publication Critical patent/JPWO2022264380A1/ja
Application granted granted Critical
Publication of JP7320135B2 publication Critical patent/JP7320135B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/338—Changing chemical properties of treated surfaces
    • H01J2237/3387—Nitriding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、プラズマ処理方法およびGAA-FET(Gate all around - field effect transistor)の製造方法に関し、特に、Si（シリコン）とSiGe（シリコンゲルマニウム）との積層膜においてSiGe層の選択性エッチング技術に適用して有効なプラズマ処理方法およびGAA-FETを形成する半導体装置の製造方法に関する。
近年、低消費電力かつ高速に動作するロジック回路としてGAA-FET(Gate All Around - Field-Effect Transistor)が期待されている。GAA-FETはチャネルをナノワイヤとしてゲート電極をその周囲に配置することで、微細化に伴って顕在化するサブスレッショルドリーク電流を抑制する。GAA-FET製造では、図1に示すようなSi（シリコン）/SiGe（シリコンゲルマニウム）積層構造において、各Si層102に対して各SiGe層103を選択的に等方性エッチングすることが求められる。Si/SiGe積層構造は、シリコン酸化膜（SiO2）、シリコン窒化膜（SiN）などを用いたマスク101の下に、SiGe層103とSi層102が繰り返し積層され、予め所定深さの溝104が形成されている。SiGe層103とSi層102それぞれの膜厚は、例えば、20nm以下である。この積層構造の各SiGe層103を同一のエッチング量で加工することが要求される。次世代GAA-FETでは、集積度向上のため、SiGe/Si積層数が3層以上に増大される見込みである。
Si層102に対してSiGe層103を高い選択性でエッチングする方法として、三フッ化窒素（NF3）、四フッ化炭素（CF4）、塩素（Cl2）などのハロゲン系ガスを用いたプラズマエッチング技術が知られている。Si-Si(結合エネルギー:310 kJ/mol)よりSi-Ge(結合エネルギー:297 kJ/mol)の結合エネルギーが小さいため、SiGeはハロゲンプラズマ照射によって選択的にエッチングされる。
特許文献1には、フッ化物ガスを用いたマイクロ波プラズマでエッチングする方法が開示されている。具体的にはSiGe層と、SiGe層の上に形成されたSi層とを含むヘテロ構造体をエッチングする方法において、反応ガスとしてフッ化物ガスのみを用い、その流量を10～800sccm、処理圧力を266Pa以下、マイクロ波電力を150～400W、処理温度を5～25oCとして、SiGe層を選択的に等方性エッチングする方法が開示されている。
また、特許文献2には、Si層とSiGe層が交互に繰り返し積層された構造のSiGe層を選択的に等方性エッチングする方法において、パルス変調されたプラズマを利用する手法が開示されている。具体的にはエッチングガスとして三フッ化窒素（NF3）ガスを用い、パルス変調のデューティー比を50%以下とする条件で、Si層に対してSiGe層を選択的に等方性エッチングする方法が開示されている。
特開2007－214390号公報 特開2015－76459号公報
特許文献1、2に示されている先行技術を図1に示すSi/SiGe積層構造に適用する際に、目標と実際の加工形状をそれぞれ図2A、2Bに示す。図2Aに示すように、目標形状では、Si層202に対して各SiGe層203のエッチング量204が同一であることが要求される。SiGe層203のエッチング量204は5～20nmである。しかし、実際の加工形状では、図2Bに示すように、各SiGe層203のエッチング量204が積層構造の深さ方向に減少する(204a>204b>204c)。この深さ依存性は、エッチャントが深さ方向で減少したためと考えられる。この傾向は、次世代GAA-FETでは積層数増大によってさらに顕著になり、各SiGe層203の電気特性が揃わないという問題がある。したがって、各SiGe層203のエッチング量204を積層構造の深さ方向（または溝の深さ方向）において均一に揃えるSiGe選択性エッチング技術が必要である。
本発明の目的は、各SiGe層のエッチング量204が積層構造の深さ方向において均一に揃わないという課題を解決するため、エッチング量が積層構造の深さに依存しないSiGeの等方性ドライエッチングするプラズマ処理技術を提供することにある。
本発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
Si層及びSiGe層が交互に繰り返し積層された積層構造の各SiGe層を各Si層に対して選択的に等方性エッチングするプラズマ処理技術において、酸素（O）元素含有ガスを用いたプラズマ酸化と、フッ素（F）および炭素（C）元素含有ガスを用いたプラズマエッチングと、を繰り返すプラズマ処理技術が提供される。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
上記プラズマ処理技術によれば、GAA-FET加工向けのSiGe選択性エッチングにおいて、Si/SiGe積層構造の各SiGe層のエッチング量を積層構造の深さ方向において均一または同一にすることができる。
GAA-FET製造に使われるSi/SiGe積層構造の断面図である。 SiGe等方性エッチングにおけるSi/SiGe積層構造の目標形状である。 SiGe等方性エッチングにおけるSi/SiGe積層構造の実際の加工形状である。 実施例１に係る処理を実行するプラズマエッチング装置の概略の構成を示す略断面図である。 実施例１に係る処理を実行するプラズマエッチング装置のガス供給系の概略の構成を示すブロック図である。 実施例1のプロセスフローを示すSi/SiGe積層構造の断面図である。 実施例1のプロセスフローを示すSi/SiGe積層構造の断面図である。 実施例1のプロセスフローを示すSi/SiGe積層構造の断面図である。 実施例1のプロセスフローを示すSi/SiGe積層構造の断面図である。 実施例1のプロセスフローを示すSi/SiGe積層構造の断面図である。 実施例1のプロセスフローを示すSi/SiGe積層構造の断面図である。 実施例1のSiGe等方性エッチング方法のフローチャートである。 実施例1のSi表面酸化膜厚さのプラズマ酸化時間依存性である。 実施例1のSiGeエッチング量のサイクル数依存性である。 実施例1のSiGeエッチング速度のプラズマ照射酸化時間依存性である。 実施例1のSiGeエッチング速度のラジカル照射酸化時間依存性である。 実施例1のSiGeエッチング速度のCFxプラズマ照射時間依存性である。 実施例1のSiGeエッチング速度のCFxラジカル照射時間依存性である。 C4F8/NF3混合ガス中のNF3の含有率に対するSiGe、Siのエッチング速度の依存性である。 実施例2のSiGe等方性エッチング方法のフローチャートである。 実施例3のプロセスフローを示すSi/SiGe積層構造の断面図である。 実施例3のプロセスフローを示すSi/SiGe積層構造の断面図である。 実施例3のSiGe等方性エッチング方法のフローチャートである。
以下、実施例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
本実施例で用いるプラズマエッチング装置300の構成を図3及び図4を用いて説明する。
プラズマエッチング装置300は、内部を真空状態にする真空チャンバ301を備えている。この、真空チャンバ301は、内部に被処理基板30を載置する基板載置台302を備えている。また、真空チャンバ301には、連通する排気管303、真空バルブ304、真空ポンプ305が取り付けられている。
基板載置台302の内部には、ヒータ306、冷媒流路308が組み込まれている。ヒータ306は加熱用の電源307と接続している。冷媒流路308は冷媒供給部309と接続している。
真空チャンバ301の内部には、小さな孔311が多数形成された多孔板310、誘電体窓312が取り付けられている。多孔板310の下部には減圧室下部領域313、多孔板310と誘電体窓312との間には減圧室上部領域314が形成されている。誘電体窓312と真空チャンバ301との間は真空封止されており、真空ポンプ305により、真空チャンバ301の内部の減圧室下部領域313と減圧室上部領域314とが真空排気される。
320は周波数が２.４５ＧＨｚのマイクロ波を発生するマグネトロンであり、321は導波管であり、323はマイクロ波を導入する空洞部である。空洞部323の上面は電磁コイル325で覆われ、空洞部323の側面、減圧室下部領域313の側面および減圧室上部領域314の側面は、電磁コイル324で周囲を囲まれている。
減圧室上部領域314には、ガス供給ノズル330が接続されており、図4にその詳細な構成を示すガス供給部400から減圧室上部領域314に流量が調整された処理ガスが供給される。
真空バルブ304、真空ポンプ305、加熱用の電源307、冷媒供給部309、マグネトロン320、電磁コイル324、電磁コイル325及びガス供給部400の各動作は、予め設定されたプロブラムに基づいて制御部340により制御される。
ガス供給部400は、図4に示すような構成を有している。すなわち、第１のガス供給源から配管410を通って供給された第１のガスは、マスフローコントローラ（ＭＦＣ）411で流量が調整され、バルブ412の開閉により流れがオン・オフされて配管413、414、401を通ってガス供給ノズル330から減圧室上部領域314に供給される。
同様に、第２のガス供給源から配管420を通って供給された第２のガスは、マスフローコントローラ（ＭＦＣ）421で流量が調整され、バルブ422の開閉により流れがオン・オフされて配管423、414、401を通ってガス供給ノズル330から減圧室上部領域314に供給される。配管414と401とは、第１のガスと共有している。
さらに、第３のガス供給源から配管430を通って供給された第３のガスは、マスフローコントローラ（ＭＦＣ）431で流量が調整され、バルブ432の開閉により流れがオン・オフされて配管433を通り、更に第１のガス及び第２のガスと共通の配管401を通ってガス供給ノズル330から減圧室上部領域314に供給される。
ここで、ＭＦＣ411と421および431はそれぞれ制御部340と接続しており、夫々を流れるガスの流量が制御部340により制御される。さらに、バルブ412、422、432も夫々制御部340と接続しており、バルブ412、422、432の開閉が制御部340により制御されて、夫々を流れるガスの流れのオン・オフが制御される。
以上のような構成において、制御部340の制御により真空バルブ304を開いた状態で真空ポンプ305を作動させ、真空チャンバ301の内部の減圧室下部領域313、減圧室上部領域314を真空に排気した状態で、ガス供給ノズル330を介してガス供給部400からガスを供給して減圧室下部領域313と減圧室上部領域314を所望に圧力に設定する。
この状態で、制御部340により電磁コイル324と325とを制御して真空チャンバ301の減圧室上部領域314の内部に、所望の強度の磁場を形成させる。次に、マグネトロン320を制御部340により制御してマイクロ波を発生させ、導波管321を通って減圧室上部領域314と減圧室下部領域313に、マイクロ波を供給する。
ここで、電磁コイル324と325とにより形成する磁場は、減圧室下部領域313と減圧室上部領域314に供給される２.４５ＧＨｚのマイクロ波がＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）条件を満たすような強度となるように設定されている。所望の強度の磁場が形成されている領域には、高密度のプラズマが発生する。
減圧室上部領域314にプラズマが発生する場合、多孔板310に形成された小さな孔311は、減圧室上部領域314に発生した高密度のプラズマが通過できない程度の穴径で形成されている。そのために、減圧室上部領域314に発生した高密度のプラズマ中のイオンと一部のラジカルは、処理基板30に到達することができない。一部のラジカルだけは、減圧室下部領域313の側にも移動し、処理基板30に到達することができる。減圧室上部領域314にプラズマが発生する処理は、一部のラジカルだけ処理基板30に到達するので、この明細書では、ラジカル照射と記載することとする。
一方、減圧室下部領域313にプラズマが発生する場合、発生した高密度のプラズマのイオンとラジカルが処理基板30に到達することができる。減圧室下部領域313にプラズマが発生する処理は、この明細書では、プラズマ照射と記載することとする。
本実施例では、上記に説明したような構成を有するプラズマエッチング装置300を用いて、以下に説明するようなエッチング処理を行う。
実施例1では、酸素（O2）ガスを用いたプラズマ照射（プラズマ酸化とも言う）と、オクタフルオロシクロブタン（C4F8）と三フッ化窒素（NF3）の混合ガスを用いたフルオロカーボンラジカル（CFxラジカルという）のラジカル照射(CFxラジカル照射、または、プラズマエッチングともいう)とを繰り返して、SiGeの選択性エッチングを実施するプラズマ処理方法である。図5A～5Fは、実施例1のSiGe選択性エッチング手法を示すSi/SiGe積層構造の断面図である。実施例1のプラズマ処理方法のプロセスフローは、図6に示す。
先に説明したように、低消費電力かつ高速に動作するロジック回路としてGAA-FET(Gate All Around - Field-Effect Transistor)が期待されている。GAA-FETはSi層により構成されるチャネル領域をナノワイヤとしてゲート電極をその周囲に配置することで、微細化に伴って顕在化するサブスレッショルドリーク電流を抑制する。GAA-FETの製造では、図5A～5Fに示すようなSi（シリコン）層502とSiGe（シリコンゲルマニウム）層503との積層構造（Si/SiGe積層構造と称する)において、各Si層502に対して各SiGe層503を選択的に等方性エッチングする。図5A～5Fにおいて、最下位のSi層502は半導体基板のシリコン層を示しており、最下位以外の複数のSi層502のおのおのはGAA-FETのチャネル領域を構成することができる。Si/SiGe積層構造は、シリコン酸化膜（SiO2）、シリコン窒化膜（SiN）などを用いたマスク５01の下に、SiGe層503とSi層502が繰り返し積層され、予め所定深さの溝504が形成される。SiGe層503とSi層502それぞれの膜厚は、例えば、20nm以下である。このSi/SiGe積層構造の各SiGe層503を同一のエッチング量で加工する。次世代GAA-FETでは、集積度向上のため、SiGe/Si積層数が3層以上にされる。
以下、図5A～5Fおよび図6を用いてSiGe層503の選択性エッチング手法にかかるプラズマ処理方法を説明する。
まず、実施例1でエッチングする薄膜構造を図5Aに示す(図6のステップ601に対応する)。エッチング用のマスク501の下にSi層502とSiGe層503が交互に積層された構造である。マスク501は、Si、SiGeに対して高いエッチング選択比が得られるシリコン酸化膜（SiO2）、シリコン窒化膜（SiN）などの材料が用いられ、マスク501は所望のパターンに予めパターニングされている。各Si層502と各SiGe層503は、それぞれ、エピタキシャル成長法により形成された結晶Siと結晶SiGeからなる層である。Si層502とSiGe層503のトータル積層数は、この例では、2以上である。
なお、実施例1でエッチングする構造は、図5Aに示す薄膜構造に限定されるものではなく、Si、Ge（ゲルマニウム）、SiGe合金のうち2種類以上を含む積層構造を少なくとも有していればよい。
次に、ステップ602では、マスク501をプラズマエッチングのマスクとして用いて、図5Bに示すように、Si/SiGe積層構造に所定深さの溝510をプラズマエッチングで形成する。
次に、ステップ603では、図5C～5Dに示すように、Si/SiGe積層構造の側壁表面を酸化させて表面酸化層を形成する酸化工程であるステップ603aとその表面酸化層を除去する除去工程であるステップ603bを繰り返して実施する。
ステップ603a（酸化工程）では、図5Cに示すように、酸素（O2）ガスなどの酸素元素含有ガスを用いた酸素プラズマ504によってSi/SiGe積層構造の側壁表面を酸化してSi/SiGe積層構造の側壁表面にシリコン酸化層（以下、SiOx層という）505、シリコンゲルマニウム酸化層（以下、SiGeOx層という）506を形成させる。つまり、ステップ603aでは、酸素プラズマ504によるプラズマ酸化により、Si層502の表面に表面酸化層としてSiOx層505を形成し、SiGe層503の表面に表面酸化層としてSiGeOx層506を形成する。酸素プラズマ504は減圧室下部領域313に発生する。図7はSiの表面酸化膜（SiOx層505）の厚さの酸化時間依存性を示す。Si表面酸化膜は、酸化時間の増加によって厚くなる。その厚さは酸化時間の増加によって飽和になる傾向がある。SiGeはSiとほとんど同じ結晶構造を持つため、図７と同様に、SiGe酸化膜（SiGeOx層506）の厚さも酸化時間の増加によって飽和になる傾向がある。ステップ603aでは、SiGeOx層506の厚さが飽和する酸化時間を用いるため、各SiGe層503では同じ厚さのSiGeOx層506がSiGe層503の表面に形成されることになる。
ステップ603b（除去工程）では、図5Dに示すように、オクタフルオロシクロブタン（C4F8）と三フッ化窒素（NF3）の混合ガスを用いたラジカル照射によって、SiGeOx層506を除去する。プラズマは減圧室上部領域314に発生する。つまり、ステップ603b（除去工程）では、フッ素元素と炭素元素を含有するガス（オクタフルオロシクロブタン（C4F8）と三フッ化窒素（NF3）の混合ガス）を用いたプラズマにより生成されたラジカルによってSiGeOx層506を除去することで、SiGe層503を除去する。C4F8とNF3の混合ガスを用いたラジカル照射では、処理基板30に到達するエッチャントがCFxラジカル507である(つまり、処理基板30にCFxラジカル照射を行う)。SiGeOx層506はCFxラジカルと反応し、四フッ化ケイ素（SiF4）、四フッ化ゲルマニウム（GeF4）、一酸化炭素（CO）を生成することで除去される。Ge-O結合(結合エネルギー:657.5 kJ/mol)よりSi-O結合(結合エネルギー:779.6 kJ/mol)の結合エネルギーが高いため、SiOx層505はCFxラジカルと反応しにくいので残留する。また、SiGeOx層506が除去され、SiGe層503表面のSiGeが露出されると、CFxラジカルはSiGeの表面に堆積する。CFxラジカルの堆積の結果、SiGe層503のエッチングは停止になる。つまり、SiGe層503のエッチングがストップすることになる（ここでは、エッチストップと称する)。ステップ603bの処理時間は、SiGeOx層506が除去されて、SiGeが露出される処理時間を用いた。ステップ603aで形成された各SiGe層503の表面(側面）に形成されたSiGeOx層506の厚さが同じであるため、ステップ603bにおける各SiGe層503のエッチング量は同じである。つまり、各SiGe層503のエッチング量は、積層構造の深さ方向（または溝510の深さ方向）において均一にできる。
図5Eに示すように、ステップ603a～603bを繰り返すと、SiGeOx層506の形成と除去でSiGe層503のエッチングは進行する。Si層502はSiOx層505がエッチングされないため、Si層502の表面(側面）に残留する。ステップ603a～603bではSiGeエッチング量が飽和する条件を用いたため、各SiGe層503のエッチング量508は積層構造の深さ方向（または溝510の深さ方向）において均一に揃えることができる。図8はSiGeエッチング量と繰り返すサイクル数との依存性を示す。サイクル数の増加によって、SiGeエッチング量は比例的に増大する。ここで、サイクル数とは、ステップ603a～603bをそれぞれ一回実施した場合を1サイクルとして、この１サイクルの繰り返し回数を意味している。
最後のステップ604では、Si層502の表面に残留したSiOx層505を除去する。SiOx層505の除去手法として、ウェット処理、ドライエッチングが知られており、ウェット処理またはドライエッチングを用いて、SiOx層505を除去することができる。SiOx層505の厚さは、例えば、数オングストローム程度である。
以下、ステップ603a～603bで使われたプラズマ処理条件を説明する。
ステップ603aでは、減圧室下部領域313に発生する酸素プラズマ照射を使用した。図9A～9BはそれぞれSiGeのエッチング速度のプラズマ照射酸化時間依存性とラジカル照射酸化時間依存性である。図9A～9Bにおいて、SiGeのエッチング量は実線で示され、Siのエッチング量は点線で示される。プラズマ照射の酸化を用いた場合、図9Aに示すように、SiGeのエッチング量が酸化時間の増加によって増加し、そしてほぼ一定になる。これはSiGe酸化膜の厚さが飽和になるためだと考えられる。一方、酸素（O）ラジカルのラジカル照射の酸化を用いた場合、図9Bに示すように、SiGeのエッチング量がプラズマ照射の場合(図9A参照)と比較して低い、また、SiGe酸化膜の厚さが飽和になるまでの酸化時間がプラズマ照射の場合(図9A参照)と比較して長い。これは、図9Bのラジカル照射の場合、処理基板30に到達する酸素（O）ラジカルのラジカル密度が図9Aのプラズマ照射の場合より少ないためである。つまり、ステップ603aでは、ラジカル照射を用いてもよいが、スループットを向上する観点からは、プラズマ照射の酸化を用いたほうが望ましい。
なお、ステップ603aでは、酸素だけでなく、酸素を含有するガスで、SiとSiGeを酸化することができればよい。
ステップ603bでは、プラズマが減圧室上部領域314に発生するラジカル照射を使用した。図10A～10BはそれぞれSiGeエッチング速度のCFxプラズマ照射時間依存性とCFxラジカル照射酸化時間依存性である。図10A～10Bにおいて、SiGeのエッチング量は実線で示され、Siのエッチング量は点線で示される。CFxプラズマのプラズマ照射を用いた場合、図10Aに示すように、SiGeエッチング量が照射時間の増加によって増加する。しかし、Siが同時にエッチングされ、SiGeとSiとの選択比が低下する。これは、CFxプラズマ照射では、プラズマでのイオンが処理基板30に到達し、CFxラジカルとSiOx層505との反応を促進したためである。一方、CFxラジカルのラジカル照射を用いた場合、図10Bに示すように、SiGeエッチング量が照射時間の増加によって増加し、そして飽和する。Siはほとんどエッチングされない。つまり、ステップ603bでは、プラズマ照射を用いてもSiGeの選択性エッチングが可能であるが、選択比向上の観点からは、ステップ603bでは、CFxラジカルのラジカル照射を用いたほうが望ましい。
なお、ステップ603bでは、NF3/(C4F8+NF3)混合比57%以下のC4F8とNF3との混合ガスを用いた。NF3/(C4F8+NF3)混合比57%以上の場合、混合ガスでのフッ素（F）：炭素（C）比例が3:1以上になり、プラズマ中のCFxラジカルは主に三フッ化炭素（CF3）とフッ素（F）である。CF3はSiGe表面に堆積しないため、SiGeOx層506を除去した後のエッチストップは起こらない。NF3/(C4F8+NF3)混合比57%以下の場合、混合ガスでのF：C比例が3:1以下になり、プラズマ中のCFxラジカルでは二フッ化炭素（CF2）など堆積しやすい粒子がある。SiGeOx層506を除去した後に、CF2の表面堆積によりエッチストップが起こる。図11はSiGeとSiのエッチング速度のNF3/(C4F8+NF3)ガス混合比依存性を示す。NF3/(C4F8+NF3)混合比57%以下の場合、エッチングのストップが発生する。
なお、ステップ603bでは、C4F8とNF3の混合ガスだけでなく、C、Fを含有するガスで、CFxラジカルを生成すればよい。SiGeOx層506を除去した後にエッチングを止めさせるため、F：C比例が3:1以下の混合ガスが望ましい。つまり、除去工程（ステップ603b）に利用するフッ素元素と炭素元素を含有するガスとしては、炭素元素に対するフッ素元素の比率が3以下となるガスを用いるのが良い。
フッ素（F）および炭素（C）の元素比例が3:1以下の混合ガスは、三フッ化窒素（NF3）ガス、四フッ化炭素（CF4）ガス、六フッ化硫黄（SF6）ガス、または、フッ素（F2）ガスなどのフッ素（F）および炭素（C）元素比例が3:1以上のフッ素（F）元素含有ガスと、オクタフルオロシクロブタン（C4F8）ガス、オクタフルオロシクロペンテン（C6F8）ガス、ジフルオロメタン（CH2F2）ガス、または、メタン（CH4）ガスなどフッ素（F）および炭素（C）元素比例が3:1以下の炭素（C）元素含有ガスとの混合ガスを用いることができる。
なお、ステップ603aではプラズマ照射、ステップ604aではラジカル照射を用いた場合、プラズマ照射、ラジカル照射はそれぞれ別のプラズマエッチング装置のチャンバで実施してもよい。プラズマエッチング装置300は、プラズマ照射、ラジカル照射を同一チャンバ301で実施可能なため、スループットの向上に優位性がある。
実施例1についてまとめると以下と言うことができる。
１）シリコリン(Si)層502とシリコンゲルマニウム(SiGe)層503が交互に積層された積層構造の各シリコンゲルマニウム(SiGe)層503を各シリコン(Si)層502に対して選択的に等方性エッチングするプラズマ処理方法は、
酸素元素含有ガスを用いたプラズマによりシリコンゲルマニウム(SiGe)層503とシリコン(Si)層502を酸化させる酸化工程（603a）と、
フッ素元素と炭素元素を含有するガスを用いたプラズマにより生成されたラジカルによってシリコンゲルマニウム(SiGe)層503を除去する除去工程（603b）と、を有し、
前記酸化工程（603a）と前記除去工程（603ｂ）を繰り返すことによりシリコンゲルマニウム(SiGe)層503をエッチングする。
２）前記炭素元素に対する前記フッ素元素の比率が3以下となるガスを前記フッ素元素と炭素元素を含有するガスとして用いる。
３）前記フッ素元素と炭素元素を含有するガスは、「三フッ化窒素（NF3）ガス、四フッ化炭素（CF4）ガス、六フッ化硫黄（SF6）ガスまたはフッ素（F2）ガス」と、「オクタフルオロシクロブタン（C4F8）ガス、オクタフルオロシクロペンテン（C6F8）ガス、ジフルオロメタン（CH2F2）ガスまたはメタン（CH4）ガス」との混合ガスである。
４）上記１）～３）は、シリコン(Si)層502とシリコンゲルマニウム(SiGe)層503とが交互に積層された積層構造の各シリコンゲルマニウム(SiGe)層503を各シリコン(Si)層502に対して選択的に等方性エッチングすることによりGate All Around - Field-Effect Transistor(GAA-FET)を形成する半導体装置の製造方法に、利用することができる。
マスク501がSiO2で形成された場合、実施例1ではステップ604によりSiOx層505を除去するとともにマスク501が除去される可能性がある。この課題に対して、実施例2では、マスク501がSiO2で形成された構造において、酸化ではなく、Si/SiGe積層構造の表面窒化と表面窒化層の除去を繰り返して実施する。実施例2のSiGe選択性エッチング手法にかかるプラズマ処理方法を、フローチャートとして図12に示す。
実施例2を用いて処理するSi/SiGe積層構造は、実施例1と同様である。実施例2のステップ1201～1202は、実施例1のステップ601～602と同様である。
実施例2と実施例1の違う点は、図12のステップ1203において、窒素（N2）ガスなどの窒素元素含有ガスを用いたプラズマ照射によりSi/SiGe積層構造の側壁表面のSi層表面とSiGe層表面とを窒化（プラズマ窒化）させて表面窒化物（SiNx、SiGeNx）を形成する窒化工程であるステップ1203aと、オクタフルオロシクロブタン（C4F8）ガスと三フッ化窒素（NF3）ガスの混合ガスなどのフッ素元素と炭素元素を含有するガスの混合ガスを用いたラジカル照射により、SiGe層の表面に形成された表面窒化物SiGeNxを除去する除去工程であるステップ1203bと、を繰り返して実施することである。ステップ1203aで形成した窒化膜（SiNx、SiGeNx）は、ステップ603aで形成した酸化膜と同じように照射時間によりその膜厚が飽和する。ステップ1203bでは、ステップ603bと同じように、SiGe層503の表面に形成された表面窒化膜（SiGeNx）を除去した後に、CFxラジカルはSiGeの表面に堆積する。CFxラジカルの堆積によってエッチングのストップが発生する。
ステップ1204では、除去する対象が酸化膜でなく、Si層502の表面に形成された表面窒化膜（SiNx）になる。窒化膜（SiNx）の選択性エッチング工程を利用することで、SiO2で形成したマスク501のロス(消失）を防止することができる。
なお、ステップ1203aでは、スループット向上の観点から、プラズマ照射が望ましいが、ラジカル照射を使用しても構わない。
また、ステップ1203aでは、N2だけでなく、N元素を含有するガスで、SiとSiGeを窒化することができればよい。
また、ステップ1203bでは、SiGe/Si選択比向上の観点から、ラジカル照射が望ましいが、プラズマ照射を使用しても構わない。
また、ステップ1203bでは、C4F8とNF3の混合ガスだけでなく、C、Fを含有するガスで、CFxラジカルを生成すればよい。窒化層を除去した後にSiGe層503のエッチングを止めさせるため、F：C比例が3:1以下の混合ガスが望ましい。つまり、除去工程（ステップ1203b）に利用するフッ素元素と炭素元素を含有するガスとしては、炭素元素に対するフッ素元素の比率が3以下となるガスを用いるのが良い。
フッ素（F）および炭素（C）の元素比例が3:1以下の混合ガスは、三フッ化窒素（NF3）ガス、四フッ化炭素（CF4）ガス、六フッ化硫黄（SF6）ガス、または、フッ素（F2）ガスなどのフッ素（F）および炭素（C）元素比例が3:1以上のフッ素（F）元素含有ガスと、オクタフルオロシクロブタン（C4F8）ガス、オクタフルオロシクロペンテン（C6F8）ガス、ジフルオロメタン（CH2F2）ガス、または、メタン（CH4）ガスなどフッ素（F）および炭素（C）元素比例が3:1以下の炭素（C）元素含有ガスとの混合ガスを用いることができる。
また、ステップ1203aではプラズマ照射、ステップ1203bではラジカル照射を用いた場合、プラズマ照射、ラジカル照射はそれぞれ別のプラズマエッチング装置のチャンバで実施してもよい。プラズマエッチング装置300は、プラズマ照射、ラジカル照射を同一チャンバ301で実施可能なため、スループットの向上に優位性がある。
実施例2についてまとめると以下と言うことができる。
１）シリコリン(Si)層502とシリコンゲルマニウム(SiGe)層503が交互に積層された積層構造の各シリコンゲルマニウム(SiGe)層503を各シリコン(Si)層502に対して選択的に等方性エッチングするプラズマ処理方法において、
窒素元素含有ガスを用いたプラズマによりシリコンゲルマニウム(SiGe)層503とシリコン(Si)層502を窒化させる窒化工程(1203a)と、
フッ素元素と炭素元素を含有するガスの混合ガスを用いたプラズマにより生成されたラジカルによってシリコンゲルマニウム(SiGe)層503を除去する除去工程(1203b)とを有し、
窒化工程(1203a)と除去工程(1203b)を繰り返すことによりシリコンゲルマニウム(SiGe)層503をエッチングする。
２）前記炭素元素に対する前記フッ素元素の比率が3以下となるガスを前記フッ素元素と炭素元素を含有するガスとして用いる。
３）前記フッ素元素と炭素元素を含有するガスは、「三フッ化窒素（NF3）ガス、四フッ化炭素（CF4）ガス、六フッ化硫黄（SF6）ガスまたはフッ素（F2）ガス」と、「オクタフルオロシクロブタン（C4F8）ガス、オクタフルオロシクロペンテン（C6F8）ガス、ジフルオロメタン（CH2F2）ガスまたはメタン（CH4）ガス」との混合ガスである。
４）上記１）～３）は、シリコン(Si)層502とシリコンゲルマニウム(SiGe)層503とが交互に積層された積層構造の各シリコンゲルマニウム(SiGe)層503を各シリコン(Si)層502に対して選択的に等方性エッチングすることによりGate All Around - Field-Effect Transistor(GAA-FET)を形成する半導体装置の製造方法に、利用することができる。
GAA-FET加工では、図5A～5Fに示す工程とは別に、図13A～13Bに示すように、幅wが40nm以上のSi層1302とSiGe層1303のSi/SiGe積層構造のSiGe層1303を全部除去する工程に係るプラズマ処理方法が必要である。図13A～13Bにおいて、1301はマスク層であり、例えば、Si、SiGeに対して高いエッチング選択比が得られるシリコン酸化膜（SiO2）やシリコン窒化膜（SiN）などの材料を用いることができる。このSiGe層1303の全部を除去する工程では、SiGe層1303のエッチング量が図5Fに示す工程より大きいため、高速なエッチング速度が要求される。実施例3では、高速なSiGe層1303のエッチング手法として、ステップ603aのような酸化ステップを使わず、オクタフルオロシクロブタン（C4F8）ガスと三フッ化窒素（NF3）ガスの混合ガスを用いたプラズマエッチングのみで実施した。実施例3のSiGe選択性エッチング手法を、フローチャートとして図14に示す。
実施例3のステップ1401～1402は、実施例1のステップ601～602と同様である。
実施例3と実施例1の違う点は、図14のステップ1403において、酸化ステップを使わず、C4F8ガスとNF3ガスの混合ガスを用いたプラズマエッチングのみで実施した点である。図11のエッチング速度のNF3混合比依存性に示すように、SiGeのエッチングのストップ(エッチストップ）を防止するため、ステップ1403では、NF3/(C4F8+NF3)混合比57%以上の混合ガスを用いるのが望ましい。つまり、混合ガスの流量に対する三フッ化窒素（NF3）ガスの流量比は、57%以上である。NF3/(C4F8+NF3)混合比57%以上の場合、C4F8とNF3の混合ガスでのF：C比例が3:1以上になり、プラズマ中のCFxラジカルは主に堆積しにくい三フッ化炭素（CF3）のため、CFxラジカルの堆積によるエッチストップが発生しない。
実施例3は、最大数100nm/minのSiGeエッチング速度が得られるため、図13A～Bに示すSiGe全部除去工程に適用すると、スループットに優位性がある。
実施例3についてまとめると以下と言うことができる。
１）シリコン(Si)層1302に対してシリコンゲルマニウム(SiGe)層1303を選択的にプラズマエッチングするプラズマ処理方法において、
オクタフルオロシクロブタン（C4F8）ガスと三フッ化窒素（NF3）ガスの混合ガスを用いてシリコンゲルマニウム(SiGe)層1303をプラズマエッチングする。
２）混合ガスの流量に対する三フッ化窒素（NF3）ガスの流量比は、57%以上である。
３）上記１）～２）は、シリコン(Si)層502とシリコンゲルマニウム(SiGe)層503とが交互に積層された積層構造の各シリコンゲルマニウム(SiGe)層503を各シリコン(Si)層502に対して選択的に等方性エッチングすることによりGate All Around - Field-Effect Transistor(GAA-FET)を形成する半導体装置の製造方法に、利用することができる。
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は、上記実施形態および実施例に限定されるものではなく、種々変更可能であることはいうまでもない。
101,201,501,1301：マスク
102,202,502,1302：Si層
103,203,503,1303：SiGe層
204,508：SiGe層のエッチング量
300：プラズマエッチング装置
301：真空チャンバ
302：基板載置台
310：多孔板
312：誘電体窓
313：減圧室下部領域
314：減圧室上部領域
320：マグネトロン
330：ガス供給ノズル
340：制御部
400：ガス供給部
411，421，431：マスフローコントローラ（ＭＦＣ）
412，422，432：バルブ
504：酸素プラズマ
505：SiOx層
506：SiGeOx層
507：CFxラジカル

Claims (10)

  1. シリコリン(Si)層とシリコンゲルマニウム(SiGe)層が交互に積層された積層構造の各シリコンゲルマニウム(SiGe)層を各シリコン(Si)層に対して選択的に等方性エッチングするプラズマ処理方法において、
    酸素元素含有ガスを用いたプラズマにより前記シリコンゲルマニウム(SiGe)層と前記シリコン(Si)層を酸化させる酸化工程と、
    フッ素元素と炭素元素を含有するガスを用いたプラズマにより生成されたラジカルによって前記シリコンゲルマニウム(SiGe)層を除去する除去工程とを有し、
    前記酸化工程と前記除去工程を繰り返すことにより前記シリコンゲルマニウム(SiGe)層をエッチングすることを特徴とするプラズマ処理方法。
  2. 請求項１に記載のプラズマ処理方法において、
    前記炭素元素に対する前記フッ素元素の比率が3以下となるガスを前記フッ素元素と炭素元素を含有するガスとして用いることを特徴とするプラズマ処理方法。
  3. シリコリン(Si)層とシリコンゲルマニウム(SiGe)層が交互に積層された積層構造の各シリコンゲルマニウム(SiGe)層を各シリコン(Si)層に対して選択的に等方性エッチングするプラズマ処理方法において、
    窒素元素含有ガスを用いたプラズマにより前記シリコンゲルマニウム(SiGe)層と前記シリコン(Si)層を窒化させる窒化工程と、
    フッ素元素と炭素元素を含有するガスの混合ガスを用いたプラズマにより生成されたラジカルによって前記シリコンゲルマニウム(SiGe)層を除去する除去工程とを有し、
    前記窒化工程と前記除去工程を繰り返すことにより前記シリコンゲルマニウム(SiGe)層をエッチングすることを特徴とするプラズマ処理方法。
  4. 請求項３に記載のプラズマ処理方法において、
    前記炭素元素に対する前記フッ素元素の比率が3以下となるガスを前記フッ素元素と炭素元素を含有するガスとして用いることを特徴とするプラズマ処理方法。
  5. 請求項１ないし請求項４のいずれか一項に記載のプラズマ処理方法において、
    前記フッ素元素と炭素元素を含有するガスは、三フッ化窒素（NF3）ガス、四フッ化炭素（CF4）ガス、六フッ化硫黄（SF6）ガスまたはフッ素（F2）ガスと
    オクタフルオロシクロブタン（C4F8）ガス、オクタフルオロシクロペンテン（C6F8）ガス、ジフルオロメタン（CH2F2）ガスまたはメタン（CH4）ガスとの混合ガスであることを特徴とするプラズマ処理方法。
  6. シリコン(Si)層に対してシリコンゲルマニウム(SiGe)層を選択的にプラズマエッチングするプラズマ処理方法において、
    オクタフルオロシクロブタン（C4F8）ガスと三フッ化窒素（NF3）ガスの混合ガスを用いて前記シリコンゲルマニウム(SiGe)層をプラズマエッチングすることを特徴とするプラズマ処理方法。
  7. 請求項６に記載のプラズマ処理方法において、
    前記混合ガスの流量に対する前記三フッ化窒素（NF3）ガスの流量比は、57%以上であることを特徴とするプラズマ処理方法。
  8. シリコン(Si)層とシリコンゲルマニウム(SiGe)層とが交互に積層された積層構造の各シリコンゲルマニウム(SiGe)層を各シリコン(Si)層に対して選択的に等方性エッチングすることによりGate All Around - Field-Effect Transistor(GAA-FET)を形成する半導体装置の製造方法において、
    酸素元素含有ガスを用いたプラズマにより前記シリコンゲルマニウム(SiGe)層と前記シリコン(Si)層を酸化させる酸化工程と、
    フッ素元素と炭素元素を含有するガスを用いたプラズマにより生成されたラジカルによって前記シリコンゲルマニウム(SiGe)層を除去する除去工程とを有し、
    前記酸化工程と前記除去工程を繰り返すことにより前記シリコンゲルマニウム(SiGe)層をエッチングすることを特徴とする半導体装置の製造方法。
  9. シリコン(Si)層とシリコンゲルマニウム(SiGe)層とが交互に積層された積層構造の各シリコンゲルマニウム(SiGe)層を各シリコン(Si)層に対して選択的に等方性エッチングすることによりGate All Around - Field-Effect Transistor(GAA-FET)を形成する半導体装置の製造方法において、
    窒素元素含有ガスを用いたプラズマにより前記シリコンゲルマニウム(SiGe)層と前記シリコン(Si)層を窒化させる窒化工程と、
    フッ素元素と炭素元素を含有するガスの混合ガスを用いたプラズマにより生成されたラジカルによって前記シリコンゲルマニウム(SiGe)層を除去する除去工程とを有し、
    前記窒化工程と前記除去工程を繰り返すことにより前記シリコンゲルマニウム(SiGe)層をエッチングすることを特徴とする半導体装置の製造方法。
  10. シリコン(Si)層とシリコンゲルマニウム(SiGe)層とが交互に積層された積層構造の各シリコンゲルマニウム(SiGe)層を各シリコン(Si)層に対して選択的に等方性エッチングすることによりGate All Around - Field-Effect Transistor(GAA-FET)を形成する半導体装置の製造方法において、
    オクタフルオロシクロブタン（C4F8）ガスと三フッ化窒素（NF3）ガスの混合ガスを用いて前記シリコンゲルマニウム(SiGe)層をプラズマエッチングすることを特徴とする半導体装置の製造方法。
JP2022536779A 2021-06-17 2021-06-17 プラズマ処理方法および半導体装置の製造方法 Active JP7320135B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/023097 WO2022264380A1 (ja) 2021-06-17 2021-06-17 プラズマ処理方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2022264380A1 JPWO2022264380A1 (ja) 2022-12-22
JP7320135B2 true JP7320135B2 (ja) 2023-08-02

Family

ID=84526956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022536779A Active JP7320135B2 (ja) 2021-06-17 2021-06-17 プラズマ処理方法および半導体装置の製造方法

Country Status (6)

Country Link
US (1) US20240194487A1 (ja)
JP (1) JP7320135B2 (ja)
KR (1) KR102631665B1 (ja)
CN (1) CN115707347A (ja)
TW (1) TWI822106B (ja)
WO (1) WO2022264380A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117038444A (zh) * 2023-08-14 2023-11-10 北京北方华创微电子装备有限公司 干法刻蚀方法和半导体工艺设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006405A (ja) 2016-06-28 2018-01-11 株式会社Ｓｃｒｅｅｎホールディングス エッチング方法
US20190013395A1 (en) 2017-07-04 2019-01-10 Imec Vzw Germanium Nanowire Fabrication
US20190019681A1 (en) 2017-07-12 2019-01-17 Applied Materials, Inc. Methods for fabricating nanowire for semiconductor applications
JP2019507505A (ja) 2016-03-02 2019-03-14 東京エレクトロン株式会社 等方性シリコン及びシリコンゲルマニウムの調整可能な選択性を備えたエッチング
US20200027741A1 (en) 2018-07-20 2020-01-23 Tokyo Electron Limited Gas phase etch with controllable etch selectivity of silicon-germanium alloys
JP2021048244A (ja) 2019-09-18 2021-03-25 東京エレクトロン株式会社 エッチング方法及び基板処理システム
WO2021085158A1 (ja) 2019-10-29 2021-05-06 東京エレクトロン株式会社 基板処理方法、基板処理装置及びナノワイヤ又はナノシートのトランジスタの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3974356B2 (ja) 2001-08-31 2007-09-12 芝浦メカトロニクス株式会社 ＳｉＧｅ膜のエッチング方法
DE102005047081B4 (de) 2005-09-30 2019-01-31 Robert Bosch Gmbh Verfahren zum plasmalosen Ätzen von Silizium mit dem Ätzgas ClF3 oder XeF2
JP4738194B2 (ja) 2006-02-09 2011-08-03 芝浦メカトロニクス株式会社 エッチング方法及び半導体装置の製造方法
JP5819243B2 (ja) * 2012-04-23 2015-11-18 株式会社日立ハイテクノロジーズ ドライエッチング方法
JP6138653B2 (ja) * 2013-10-08 2017-05-31 株式会社日立ハイテクノロジーズ ドライエッチング方法
US9419107B2 (en) * 2014-06-19 2016-08-16 Applied Materials, Inc. Method for fabricating vertically stacked nanowires for semiconductor applications
KR102402769B1 (ko) * 2016-01-06 2022-05-26 삼성전자주식회사 반도체 장치
TW202125622A (zh) * 2019-08-28 2021-07-01 美商得昇科技股份有限公司 使用氟自由基處理工件的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019507505A (ja) 2016-03-02 2019-03-14 東京エレクトロン株式会社 等方性シリコン及びシリコンゲルマニウムの調整可能な選択性を備えたエッチング
JP2018006405A (ja) 2016-06-28 2018-01-11 株式会社Ｓｃｒｅｅｎホールディングス エッチング方法
US20190013395A1 (en) 2017-07-04 2019-01-10 Imec Vzw Germanium Nanowire Fabrication
US20190019681A1 (en) 2017-07-12 2019-01-17 Applied Materials, Inc. Methods for fabricating nanowire for semiconductor applications
US20200027741A1 (en) 2018-07-20 2020-01-23 Tokyo Electron Limited Gas phase etch with controllable etch selectivity of silicon-germanium alloys
JP2021048244A (ja) 2019-09-18 2021-03-25 東京エレクトロン株式会社 エッチング方法及び基板処理システム
WO2021085158A1 (ja) 2019-10-29 2021-05-06 東京エレクトロン株式会社 基板処理方法、基板処理装置及びナノワイヤ又はナノシートのトランジスタの製造方法

Also Published As

Publication number Publication date
TWI822106B (zh) 2023-11-11
US20240194487A1 (en) 2024-06-13
TW202301468A (zh) 2023-01-01
CN115707347A (zh) 2023-02-17
KR102631665B1 (ko) 2024-02-01
KR20220169452A (ko) 2022-12-27
WO2022264380A1 (ja) 2022-12-22
JPWO2022264380A1 (ja) 2022-12-22

Similar Documents

Publication Publication Date Title
JP4554461B2 (ja) 半導体装置の製造方法
TWI667707B (zh) Dry etching method
JP5466756B2 (ja) プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置
KR101880831B1 (ko) 가스 펄싱을 사용하는 딥 실리콘 에칭 방법
US6855643B2 (en) Method for fabricating a gate structure
TW201530648A (zh) 乾式蝕刻方法
JP4008352B2 (ja) 絶縁膜のエッチング方法
KR20080055708A (ko) 리세스 에칭 방법들
JP7320135B2 (ja) プラズマ処理方法および半導体装置の製造方法
US7008878B2 (en) Plasma treatment and etching process for ultra-thin dielectric films
WO2021181613A1 (ja) プラズマ処理方法
US20110171833A1 (en) Dry etching method of high-k film
CN112424912B (zh) 等离子处理方法
JP2015153804A (ja) 半導体装置の製造方法
JP6113608B2 (ja) プラズマエッチング方法
US20240096640A1 (en) High Aspect Ratio Contact (HARC) Etch
US20240162043A1 (en) Sidewall Inorganic Passivation for Dielectric Etching Via Surface Modification
WO2022185491A1 (ja) 半導体装置製造方法およびプラズマ処理方法
CN108022838A (zh) 等离子体蚀刻方法
KR100920043B1 (ko) 반도체 소자의 리세스 게이트 및 그의 형성방법
TW202238716A (zh) 利用含有氟、氧及稀有氣體之電漿的選擇性蝕刻
JP5792613B2 (ja) プラズマエッチング方法
JP2009260092A (ja) 多層レジスト膜のドライエッチング方法
JP2006140174A (ja) パターン形成方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230721

R150 Certificate of patent or registration of utility model

Ref document number: 7320135

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150