TW202301468A - 電漿處理方法及半導體裝置之製造方法 - Google Patents

電漿處理方法及半導體裝置之製造方法 Download PDF

Info

Publication number
TW202301468A
TW202301468A TW111121839A TW111121839A TW202301468A TW 202301468 A TW202301468 A TW 202301468A TW 111121839 A TW111121839 A TW 111121839A TW 111121839 A TW111121839 A TW 111121839A TW 202301468 A TW202301468 A TW 202301468A
Authority
TW
Taiwan
Prior art keywords
sige
layer
gas
plasma
silicon
Prior art date
Application number
TW111121839A
Other languages
English (en)
Other versions
TWI822106B (zh
Inventor
趙煜
佐竹真
Original Assignee
日商日立全球先端科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日立全球先端科技股份有限公司 filed Critical 日商日立全球先端科技股份有限公司
Publication of TW202301468A publication Critical patent/TW202301468A/zh
Application granted granted Critical
Publication of TWI822106B publication Critical patent/TWI822106B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Abstract

提供一種電漿處理技術，其為在交替積層了Si層及SiGe層的積層構造中進行各SiGe層的蝕刻量不依存於積層構造的深度的SiGe的各向同性乾式蝕刻者。提供一種電漿處理方法，其為在將交替重複積層了Si層及SiGe層的構造的各SiGe層相對於各Si層選擇性地進行各向同性蝕刻者，重複使用了氧(O)元素含有氣體的電漿氧化與使用了氟(F)及碳(C)元素含有氣體的電漿蝕刻。

Description

電漿處理方法及半導體裝置之製造方法
本發明有關電漿處理方法及環繞式閘極電晶體(GAA-FET)之製造方法，尤其有關在Si(矽)與SiGe(矽鍺)的積層膜方面應用SiGe層的選擇性蝕刻技術而有效的電漿處理方法及形成GAA-FET的半導體裝置之製造方法。
近年來，低消耗電力且高速地動作的邏輯電路方面，環繞式閘極電晶體(GAA-FET)受到期待。GAA-FET透過使通道為奈米線而將閘極電極配置於其周圍，從而抑制伴隨微細化而表露化的次臨界漏電流。在GAA-FET製造，於如示於圖1的Si(矽)/SiGe(矽鍺)積層構造，需要相對於各Si層102將各SiGe層103選擇性地進行各向同性蝕刻。Si/SiGe積層構造方面，在使用了矽氧化膜(SiO 2)、矽氮化膜(SiN)等的遮罩101之下重複積層SiGe層103與Si層102，預先形成既定深度的溝104。SiGe層103與Si層102個別的膜厚例如為20nm以下。需要將此積層構造的各SiGe層103以相同的蝕刻量進行加工。在次世代GAA-FET，為了積體度提升的，預期SiGe/Si積層數被增大為3層以上。
相對於Si層102將SiGe層103以高的選擇性進行蝕刻的方法方面，已知使用了三氟化氮(NF 3)、四氟化碳(CF 4)、氯(Cl 2)等的鹵素系氣體的電漿蝕刻技術。比起Si-Si(結合能:310 kJ/mol)，Si-Ge(結合能:297 kJ/mol)的結合能較小，故SiGe被透過鹵素電漿照射而選擇性地蝕刻。
於專利文獻1，已揭露以使用了氟化物氣體的微波電漿進行蝕刻的方法。具體而言，已揭露以下方法：在將包含SiGe層與形成於SiGe層之上的Si層的異質構造體進行蝕刻的方法中，反應氣體方面僅使用氟化物氣體，使其流量為10～800sccm、處理壓力為266Pa以下、微波電力為150～400W、處理溫度為5～25℃，將SiGe層選擇性地進行各向同性蝕刻。
此外，於專利文獻2，已揭露以下手法：在將交替重複積層了Si層與SiGe層的構造的SiGe層選擇性地進行各向同性蝕刻的方法中，利用被脈衝調變的電漿。具體而言，已揭露以下方法：蝕刻氣體方面使用三氟化氮(NF 3)氣體，使脈衝調變的工作比為50%以下的條件下，相對於Si層將SiGe層選擇性地進行各向同性蝕刻。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2007-214390號公報 [專利文獻2]日本特開2015-76459號公報
[發明所欲解決之問題]
在將揭露於專利文獻1、2的先前技術應用在示於圖1的Si/SiGe積層構造之際，將目標與實際的加工形狀分別示於圖2A、2B。如示於圖2A般，在目標形狀方面，需要各SiGe層203的蝕刻量204相對於Si層202為相同。SiGe層203的蝕刻量204為5～20nm。然而，在實際的加工形狀方面，如示於圖2B般，各SiGe層203的蝕刻量204減少於積層構造的深度方向(204a＞204b＞204c)。此深度依存性應為蝕刻劑在深度方向上減少之故。此傾向在次世代GAA-FET隨積層數增大而更顯著，存在各SiGe層203的電氣特性無法一致如此之問題。因此，需要將各SiGe層203的蝕刻量204在積層構造的深度方向(或溝的深度方向)上均勻一致的SiGe選擇性蝕刻技術。
本發明的目的在於為了解決各SiGe層的蝕刻量204在積層構造的深度方向上不均勻一致如此之課題，提供進行蝕刻量不依存於積層構造的深度的SiGe的各向同性乾式蝕刻的電漿處理技術。 [解決問題之技術手段]
簡單說明本發明之中具代表性者的概要時如下述。
提供一種電漿處理技術，其為在將交替重複積層了Si層及SiGe層的積層構造的各SiGe層相對於各Si層選擇性地進行各向同性蝕刻者，重複使用了氧(O)元素含有氣體的電漿氧化與使用了氟(F)及碳(C)元素含有氣體的電漿蝕刻。
其他課題與新穎的特徵將由本說明書的記述及圖式而明朗化。 [對照先前技術之功效]
依上述電漿處理技術時，在適於GAA-FET加工的SiGe選擇性蝕刻，可使Si/SiGe積層構造的各SiGe層的蝕刻量在積層構造的深度方向上為均勻或相同。
以下，就實施例，利用圖式進行說明。其中，於以下的說明，有時對相同構成要素標注相同符號並省略重複的說明。另外，圖式方面，有時為了使說明更明確，與實際的態樣相比，以示意方式表示，惟僅為一例，非限定本發明的解釋者。 [實施例1]
就在本實施例使用的電漿蝕刻裝置300的構成利用圖3及圖4進行說明。
電漿蝕刻裝置300具備使內部為真空狀態的真空室301。此真空室301在內部具備載置被處理基板30的基板載台302。此外，於真空室301，安裝有連通的排氣管303、真空閥304、真空泵305。
於基板載台302的內部，併入加熱器306、冷媒流路308。加熱器306與加熱用的電源307連接。冷媒流路308與冷媒供應部309連接。
於真空室301的內部，安裝有形成多數個小的孔311的多孔板310、介電體窗312。於多孔板310之下部形成減壓室下部區域313，於多孔板310與介電體窗312之間形成減壓室上部區域314。介電體窗312與真空室301之間被真空密封，透過真空泵305，真空室301的內部的減壓室下部區域313與減壓室上部區域314被真空排氣。
320為產生頻率為2.45GHz的微波的磁控管，321為導波管，323為導入微波的空洞部。空洞部323之上表面被以電磁線圈325覆蓋，空洞部323之側面、減壓室下部區域313之側面及減壓室上部區域314之側面被以電磁線圈324將周圍包圍。
於減壓室上部區域314，連接著氣體供應噴嘴330，從在圖4示出其詳細的構成的氣體供應部400供應被調整流量的處理氣體至減壓室上部區域314。
真空閥304、真空泵305、加熱用的電源307、冷媒供應部309、磁控管320、電磁線圈324、電磁線圈325及氣體供應部400的各動作被基於預先設定的程式透過控制部340進行控制。
氣體供應部400具有如示於圖4的構成。亦即，從第1氣體供應源通過配管410而供應的第1氣體方面，流量被以質流控制器(MFC)411進行調整，透過閥412的開閉而使流動被導通關斷，通過配管413、414、401從氣體供應噴嘴330被供應至減壓室上部區域314。
同樣地，從第2氣體供應源通過配管420而供應的第2氣體方面，流量被以質流控制器(MFC)421進行調整，透過閥422的開閉而使流動被導通關斷，通過配管423、414、401從氣體供應噴嘴330被供應至減壓室上部區域314。配管414與401共有第1氣體。
再者，從第3氣體供應源通過配管430而供應的第3氣體方面，流量被以質流控制器(MFC)431進行調整，透過閥432的開閉而使流動被導通關斷，通過配管433，進一步通過與第1氣體及第2氣體共通的配管401從氣體供應噴嘴330被供應至減壓室上部區域314。
此處，MFC411與421及431分別與控制部340連接，流過各者的氣體的流量被透過控制部340進行控制。再者，閥412、422、432亦分別與控制部340連接，閥412、422、432的開閉被透過控制部340進行控制而流過各者的氣體的流動的導通關斷受到控制。
於如以上的構成，透過控制部340的控制在將真空閥304打開的狀態下使真空泵305作動，在將真空室301的內部的減壓室下部區域313、減壓室上部區域314排氣為真空的狀態下，經由氣體供應噴嘴330從氣體供應部400供應氣體而將減壓室下部區域313與減壓室上部區域314設定為期望的壓力。
此狀態下，透過控制部340對電磁線圈324與325進行控制而在真空室301的減壓室上部區域314的內部，予以形成期望的強度的磁場。接著，對磁控管320透過控制部340進行控制而予以產生微波，通過導波管321對減壓室上部區域314與減壓室下部區域313供應微波。
此處，透過電磁線圈324與325而形成的磁場被設定為供應至減壓室下部區域313與減壓室上部區域314的2.45GHz的微波成為會符合電子迴旋共振(ECR)條件的強度。在形成有期望的強度的磁場的區域，產生高密度的電漿。
在減壓室上部區域314產生電漿的情況下，形成於多孔板310的小的孔311被以產生於減壓室上部區域314的高密度的電漿無法通過的程度的孔徑而形成。為此，產生於減壓室上部區域314的高密度的電漿中的離子與一部分的自由基無法到達於處理基板30。僅一部分的自由基可移動至減壓室下部區域313之側，並到達於處理基板30。於減壓室上部區域314產生電漿的處理方面，僅一部分的自由基到達於處理基板30，故在此說明書記載為自由基照射。
另一方面，於減壓室下部區域313產生電漿的情況下，產生的高密度的電漿的離子與自由基可到達於處理基板30。於減壓室下部區域313產生電漿的處理方面，在此說明書，記載為電漿照射。
在本實施例，使用具有如上述說明的構成的電漿蝕刻裝置300而進行如在以下說明的蝕刻處理。
在實施例1，為重複使用了氧(O 2)氣體的電漿照射(亦稱為電漿氧化)與使用了八氟環丁烷(C 4F 8)與三氟化氮(NF 3)的混合氣體的氟碳自由基(稱為CFx自由基)的自由基照射(稱為CFx自由基照射或電漿蝕刻)而實施SiGe的選擇性蝕刻的電漿處理方法。圖5A～5F為就實施例1的SiGe選擇性蝕刻手法進行繪示的Si/SiGe積層構造的截面圖。實施例1的電漿處理方法的處理流程示於圖6。
如已說明，作為低消耗電力且高速地動作的邏輯電路，環繞式閘極電晶體(GAA-FET)受到期待。GAA-FET透過使利用Si層而構成的通道區域為奈米線而將閘極電極配置於其周圍，從而抑制伴隨微細化而表露化的次臨界漏電流。在GAA-FET的製造，於如示於圖5A～5F的Si(矽)層502與SiGe(矽鍺)層503的積層構造(稱為Si/SiGe積層構造)，相對於各Si層502將各SiGe層503選擇性地進行各向同性蝕刻。於圖5A～5F，最下位的Si層502表示半導體基板的矽層，最下位以外的複數個Si層502的各者可構成GAA-FET的通道區域。Si/SiGe積層構造方面，在使用了矽氧化膜(SiO 2)、矽氮化膜(SiN)等的遮罩501之下重複積層SiGe層503與Si層502，預先形成既定深度的溝504。SiGe層503與Si層502個別的膜厚例如為20nm以下。將此Si/SiGe積層構造的各SiGe層503以相同的蝕刻量進行加工。在次世代GAA-FET，為了積體度提升，SiGe/Si積層數被設為3層以上。
以下，利用圖5A～5F及圖6而說明涉及SiGe層503的選擇性蝕刻手法之電漿處理方法。
首先，將在實施例1蝕刻的薄膜構造示於圖5A(對應於圖6的步驟601)。為在蝕刻用的遮罩501之下交替積層Si層502與SiGe層503的構造。遮罩501採用相對於Si、SiGe獲得高的蝕刻選擇比的矽氧化膜(SiO 2)、矽氮化膜(SiN)等的材料，遮罩501被預先圖案化為期望的圖案。各Si層502與各SiGe層503分別為透過磊晶成長法而形成的由結晶Si及由結晶SiGe所成的層。Si層502與SiGe層503的總積層數在此例為2以上。
另外，在實施例1蝕刻的構造非限定於示於圖5A的薄膜構造者，至少具有包含Si、Ge(鍺)、SiGe合金之中2種類以上的積層構造即可。
接著，在步驟602，使用遮罩501作為電漿蝕刻的遮罩，如示於圖5B般，對於Si/SiGe積層構造以電漿蝕刻而形成既定深度的溝510。
接著，在步驟603，如示於圖5C～5D般，重複實施是使Si/SiGe積層構造之側壁表面氧化而形成表面氧化層的氧化程序的步驟603a與是除去該表面氧化層的除去程序的步驟603b。
在步驟603a(氧化程序)，如示於圖5C般，透過使用了氧(O 2)氣體等的含氧氣體的氧電漿504而將Si/SiGe積層構造之側壁表面進行氧化而在Si/SiGe積層構造之側壁表面予以形成矽氧化層(以下，稱為SiOx層)505、矽鍺氧化層(以下，稱為SiGeOx層)506。亦即，在步驟603a，透過使用了氧電漿504之電漿氧化，在Si層502的表面作為表面氧化層形成SiOx層505，在SiGe層503的表面作為表面氧化層形成SiGeOx層506。氧電漿504產生於減壓室下部區域313。圖7示出Si的表面氧化膜(SiOx層505)的厚度的氧化時間依存性。Si表面氧化膜因氧化時間的增加而變厚。其厚度具有隨氧化時間的增加而飽和之傾向。SiGe具有與Si幾乎相同的結晶構造，故如同圖7，SiGe氧化膜(SiGeOx層506)的厚度亦具有隨氧化時間的增加而飽和之傾向。在步驟603a，採用SiGeOx層506的厚度會飽和的氧化時間，故相同的厚度的SiGeOx層506在各SiGe層503被形成於SiGe層503的表面。
在步驟603b(除去程序)，如示於圖5D，透過使用了八氟環丁烷(C 4F 8)與三氟化氮(NF 3)的混合氣體的自由基照射，除去SiGeOx層506。電漿產生於減壓室上部區域314。亦即，在步驟603b(除去程序)，利用透過使用了含有氟元素與碳元素的氣體(八氟環丁烷(C 4F 8)與三氟化氮(NF 3)的混合氣體)的電漿從而生成的自由基而除去SiGeOx層506，從而除去SiGe層503。在使用了C 4F 8與NF 3的混合氣體的自由基照射，到達於處理基板30的蝕刻劑為CFx自由基507(亦即，對處理基板30進行CFx自由基照射)。SiGeOx層506與CFx自由基反應，生成四氟化矽(SiF 4)、四氟化鍺(GeF 4)、一氧化碳(CO)從而被除去。Si-O結合(結合能:779.6 kJ/mol)的結合能比Ge-O結合(結合能:657.5 kJ/mol)高，故SiOx層505因難與CFx自由基發生反應而會殘留。此外，SiGeOx層506被除去，SiGe層503表面的SiGe曝露時，CFx自由基堆積於SiGe的表面。CFx自由基的堆積的結果，SiGe層503的蝕刻會停止。亦即，變成SiGe層503的蝕刻停止(此處，稱為蝕刻停止)。步驟603b的處理時間方面，採用了SiGeOx層506被除去而SiGe被曝露的處理時間。在步驟603a形成的形成於各SiGe層503的表面(側面)的SiGeOx層506的厚度為相同，故在步驟603b的各SiGe層503的蝕刻量為相同。亦即，各SiGe層503的蝕刻量方面，於積層構造的深度方向(或溝510的深度方向)上可作成為均勻。
如示於圖5E，重複步驟603a～603b時，SiGeOx層506的形成與除去使得SiGe層503的蝕刻會進展。Si層502方面SiOx層505不被蝕刻，故殘留於Si層502的表面(側面)。在步驟603a～603b由於使用了SiGe蝕刻量會飽和的條件，故各SiGe層503的蝕刻量508可在積層構造的深度方向(或溝510的深度方向)上均勻一致。圖8示出SiGe蝕刻量與重複循環數的依存性。隨循環數的增加，SiGe蝕刻量成比例地增大。此處，循環數方面，使分別實施一次步驟603a～603b的情況為1循環而表示此1循環的重複次數。
在最後的步驟604，除去殘留於Si層502的表面的SiOx層505。SiOx層505的除去手法方面，已知濕式處理、乾式蝕刻，可使用濕式處理或乾式蝕刻而除去SiOx層505。SiOx層505的厚度例如為數埃程度。
以下，說明在步驟603a～603b使用的電漿處理條件。
在步驟603a，使用了在減壓室下部區域313產生的氧電漿照射。圖9A～9B分別為SiGe的蝕刻速度的電漿照射氧化時間依存性與自由基照射氧化時間依存性。於圖9A～9B，SiGe的蝕刻量被以實線表示，Si的蝕刻量被以點線表示。使用了電漿照射的氧化的情況下，如示於圖9A般，SiGe的蝕刻量隨氧化時間的增加而增加，然後成為大致上一定。此理由應為SiGe氧化膜的厚度成為飽和。另一方面，使用了氧(O)自由基的自由基照射的氧化的情況下，如示於圖9B般，SiGe的蝕刻量比電漿照射的情況(圖9A參照)低，此外SiGe氧化膜的厚度成為飽和為止的氧化時間比電漿照射的情況(圖9A參照)長。此理由為在圖9B的自由基照射的情況下，到達於處理基板30的氧(O)自由基的自由基密度比圖9A的電漿照射的情況少。亦即，在步驟603a，雖可使用自由基照射，惟從提升處理量的觀點而言，較期望上使用電漿照射的氧化。
另外，在步驟603a，不僅氧，只要能以含有氧的氣體將Si與SiGe進行氧化即可。
在步驟603b，使用了電漿產生於減壓室上部區域314的自由基照射。圖10A～10B分別為SiGe蝕刻速度的CFx電漿照射時間依存性與CFx自由基照射氧化時間依存性。於圖10A～10B，SiGe的蝕刻量被以實線表示，Si的蝕刻量被以點線表示。使用了CFx電漿的電漿照射的情況下，如示於圖10A般，SiGe蝕刻量隨照射時間的增加而增加。然而，Si同時被蝕刻，SiGe與Si的選擇比會降低。此理由為在CFx電漿照射，電漿中的離子到達於處理基板30，促進了CFx自由基與SiOx層505的反應。另一方面，使用了CFx自由基的自由基照射的情況下，如示於圖10B般，SiGe蝕刻量因照射時間的增加而增加，然後飽和。Si幾乎不被蝕刻。亦即，在步驟603b，使用電漿照射雖亦可進行SiGe的選擇性蝕刻，惟從選擇比提升的觀點而言，在步驟603b，較期望上使用CFx自由基的自由基照射。
另外，在步驟603b，使用了NF 3/(C 4F 8+NF 3)混合比57%以下的C 4F 8與NF 3的混合氣體。NF 3/(C 4F 8+NF 3)混合比57%以上的情況下，混合氣體中的氟(F)：碳(C)比例成為3:1以上，電漿中的CFx自由基主要為三氟化碳(CF 3)與氟(F)。CF 3不堆積於SiGe表面，故不會引起除去SiGeOx層506後的蝕刻停止。NF 3/(C 4F 8+NF 3)混合比57%以下的情況下，混合氣體中的F：C比例成為3:1以下，電漿中的CFx自由基方面存在二氟化碳(CF 2)等容易堆積的粒子。除去SiGeOx層506後，因CF 2的表面堆積而引起蝕刻停止。圖11示出SiGe與Si的蝕刻速度的NF 3/(C 4F 8+NF 3)氣體混合比依存性。NF 3/(C 4F 8+NF 3)混合比57%以下的情況下，發生蝕刻的停止。
另外，在步驟603b，不僅C 4F 8與NF 3的混合氣體，以含有C、F的氣體而生成CFx自由基即可。除去SiGeOx層506後使蝕刻停止，故期望為F：C比例為3:1以下的混合氣體。亦即，利用於除去程序(步驟603b)的含有氟元素與碳元素的氣體方面，使用相對於碳元素之氟元素的比率成為3以下的氣體為佳。
氟(F)及碳(C)的元素比例為3:1以下的混合氣體方面，可使用以下的混合氣體：三氟化氮(NF 3)氣體、四氟化碳(CF 4)氣體、六氟化硫(SF 6)氣體或氟(F 2)氣體等的氟(F)及碳(C)元素比例為3:1以上的氟(F)元素含有氣體；以及八氟環丁烷(C 4F 8)氣體、八氟環戊烯(C 6F 8)氣體、二氟甲烷(CH 2F 2)氣體或甲烷(CH 4)氣體等氟(F)及碳(C)元素比例為3:1以下的碳(C)元素含有氣體。
另外，在步驟603a使用了電漿照射、在步驟604a使用了自由基照射的情況下，電漿照射、自由基照射可分別在個別的電漿蝕刻裝置的腔室而實施。電漿蝕刻裝置300可在相同腔室301實施電漿照射、自由基照射，故於處理量的提升方面存在優越性。
總結有關實施例1時可謂以下。
1)一種電漿處理方法，其為將交替積層了矽(Si)層502與矽鍺(SiGe)層503的積層構造的各矽鍺(SiGe)層503相對於各矽(Si)層502選擇性地進行各向同性蝕刻者，其具有 透過使用了含氧氣體的電漿使矽鍺(SiGe)層503與矽(Si)層502氧化的氧化程序(603a)；以及 利用透過使用了含有氟元素與碳元素的氣體的電漿而生成的自由基將矽鍺(SiGe)層503除去的除去程序(603b)； 重複前述氧化程序(603a)與前述除去程序(603b)從而蝕刻矽鍺(SiGe)層503。
2)使用相對於前述碳元素之前述氟元素的比率為3以下的氣體作為前述含有氟元素與碳元素的氣體。
3)前述含有氟元素與碳元素的氣體為「三氟化氮(NF 3)氣體、四氟化碳(CF 4)氣體、六氟化硫(SF 6)氣體或氟(F 2)氣體」與「八氟環丁烷(C 4F 8)氣體、八氟環戊烯(C 6F 8)氣體、二氟甲烷(CH 2F 2)氣體或甲烷(CH 4)氣體」的混合氣體。
4)上述1)～3)可利用於將交替積層了矽(Si)層502與矽鍺(SiGe)層503的積層構造的各矽鍺(SiGe)層503相對於各矽(Si)層502選擇性地進行各向同性蝕刻從而形成環繞式閘極電晶體(GAA-FET)的半導體裝置之製造方法。 [實施例2]
遮罩501被以SiO 2形成的情況下，在實施例1有可能遮罩501被與透過步驟604而除去SiOx層505同時除去。對於此課題，在實施例2，於遮罩501被以SiO 2形成的構造，非氧化而是重複實施Si/SiGe積層構造的表面氮化與表面氮化層的除去。將涉及實施例2的SiGe選擇性蝕刻手法的電漿處理方法以流程圖示於圖12。
使用實施例2而處理的Si/SiGe積層構造與實施例1相同。實施例2的步驟1201～1202與實施例1的步驟601～602相同。
實施例2與實施例1的不同點在於在圖12的步驟1203重複實施：步驟1203a，其為透過使用了氮(N 2)氣體等的含氮氣體的電漿照射而使Si/SiGe積層構造之側壁表面的Si層表面與SiGe層表面氮化(電漿氮化)而形成表面氮化物(SiNx、SiGeNx)的氮化程序者；以及步驟1203b，其為透過使用了八氟環丁烷(C 4F 8)氣體與三氟化氮(NF 3)氣體的混合氣體等的含有氟元素與碳元素的氣體的混合氣體的自由基照射，從而除去形成於SiGe層的表面的表面氮化物SiGeNx的除去程序者。在步驟1203a形成的氮化膜(SiNx、SiGeNx)如同在步驟603a形成的氧化膜般其膜厚因照射時間而飽和。在步驟1203b，如同步驟603b般，在除去形成於SiGe層503的表面的表面氮化膜(SiGeNx)後，CFx自由基堆積於SiGe的表面。因CFx自由基的堆積而發生蝕刻的停止。
在步驟1204，除去的對象非氧化膜，變成形成於Si層502的表面的表面氮化膜(SiNx)。利用氮化膜(SiNx)的選擇性蝕刻程序，使得可防止以SiO 2形成的遮罩501的損失(消失)。
另外，在步驟1203a，從處理量提升的觀點而言，雖期望上為電漿照射，惟使用自由基照射亦無妨。
此外，在步驟1203a，不僅N 2，只要能以含有N元素的氣體而將Si與SiGe進行氮化即可。
此外，在步驟1203b，從SiGe/Si選擇比提升的觀點而言，雖期望上為自由基照射，惟使用電漿照射亦無妨。
此外，在步驟1203b，不僅C 4F 8與NF 3的混合氣體，以含有C、F的氣體而生成CFx自由基即可。除去氮化層後使SiGe層503的蝕刻停止，故期望上F：C比例為3:1以下的混合氣體。亦即，利用於除去程序(步驟1203b)的含有氟元素與碳元素的氣體方面，使用相對於碳元素之氟元素的比率成為3以下的氣體為佳。
氟(F)及碳(C)的元素比例為3:1以下的混合氣體方面，可使用以下的混合氣體：三氟化氮(NF 3)氣體、四氟化碳(CF 4)氣體、六氟化硫(SF 6)氣體或氟(F 2)氣體等的氟(F)及碳(C)元素比例為3:1以上的氟(F)元素含有氣體；以及八氟環丁烷(C 4F 8)氣體、八氟環戊烯(C 6F 8)氣體、二氟甲烷(CH 2F 2)氣體或甲烷(CH 4)氣體等氟(F)及碳(C)元素比例為3:1以下的碳(C)元素含有氣體。
此外，在步驟1203a使用了電漿照射、在步驟1203b使用了自由基照射的情況下，電漿照射、自由基照射可分別在個別的電漿蝕刻裝置的腔室而實施。電漿蝕刻裝置300可在相同腔室301實施電漿照射、自由基照射，故於處理量的提升方面存在優越性。
總結有關實施例2時可謂以下。
1)一種電漿處理方法，其為將交替積層了矽(Si)層502與矽鍺(SiGe)層503的積層構造的各矽鍺(SiGe)層503相對於各矽(Si)層502選擇性地進行各向同性蝕刻者，其具有： 透過使用了含氮氣體的電漿使矽鍺(SiGe)層503與矽(Si)層502氮化的氮化程序(1203a)；以及 利用透過使用了含有氟元素與碳元素的氣體的混合氣體的電漿而生成的自由基將矽鍺(SiGe)層503除去的除去程序(1203b)； 重複氮化程序(1203a)與除去程序(1203b)從而蝕刻矽鍺(SiGe)層503。
2)使用相對於前述碳元素之前述氟元素的比率為3以下的氣體作為前述含有氟元素與碳元素的氣體。
3)前述含有氟元素與碳元素的氣體為「三氟化氮(NF 3)氣體、四氟化碳(CF 4)氣體、六氟化硫(SF 6)氣體或氟(F 2)氣體」與「八氟環丁烷(C 4F 8)氣體、八氟環戊烯(C 6F 8)氣體、二氟甲烷(CH 2F 2)氣體或甲烷(CH 4)氣體」的混合氣體。
4)上述1)～3)可利用於將交替積層了矽(Si)層502與矽鍺(SiGe)層503的積層構造的各矽鍺(SiGe)層503相對於各矽(Si)層502選擇性地進行各向同性蝕刻從而形成環繞式閘極電晶體(GAA-FET)的半導體裝置之製造方法。 [實施例3]
在GAA-FET加工，與示於圖5A～5F的程序不同地，如示於圖13A～13B般，需要涉及將寬w為40nm以上的Si層1302與SiGe層1303的Si/SiGe積層構造的SiGe層1303全部除去的程序的電漿處理方法。於圖13A～13B，1301為遮罩層，例如可採用相對於Si、SiGe獲得高的蝕刻選擇比的矽氧化膜(SiO 2)、矽氮化膜(SiN)等的材料。在將此SiGe層1303的全部進行除去的程序，SiGe層1303的蝕刻量比示於圖5F的程序大，故需要高速的蝕刻速度。在實施例3，高速的SiGe層1303的蝕刻手法方面，不使用如步驟603a的氧化步驟，僅以使用了八氟環丁烷(C 4F 8)氣體與三氟化氮(NF 3)氣體的混合氣體的電漿蝕刻而實施。將實施例3的SiGe選擇性蝕刻手法以流程圖示於圖14。
實施例3的步驟1401～1402與實施例1的步驟601～602相同。
實施例3與實施例1的不同點在於在圖14的步驟1403中不使用氧化步驟而僅以使用了C 4F 8氣體與NF 3氣體的混合氣體的電漿蝕刻而實施。如示於圖11的蝕刻速度的NF 3混合比依存性，為了防止SiGe的蝕刻的停止(蝕刻停止)，在步驟1403，期望上使用NF 3/(C 4F 8+NF 3)混合比57%以上的混合氣體。亦即，相對於混合氣體的流量之三氟化氮(NF 3)氣體的流量比為57%以上。NF 3/(C 4F 8+NF 3)混合比57%以上的情況下，C 4F 8與NF 3的混合氣體下的F：C比例成為3:1以上，電漿中的CFx自由基主要為難堆積的三氟化碳(CF 3)，故不會發生CFx自由基的堆積導致的蝕刻停止。
實施例3方面由於獲得最大數100nm/min的SiGe蝕刻速度，故應用在示於圖13A～B的SiGe全部除去程序時，在處理量方面具有優越性。
總結有關實施例3時可謂以下。
1)一種電漿處理方法，其為相對於矽(Si)層1302將矽鍺(SiGe)層1303選擇性地進行電漿蝕刻者， 使用八氟環丁烷(C 4F 8)氣體與三氟化氮(NF 3)氣體的混合氣體而將矽鍺(SiGe)層1303進行電漿蝕刻。
2)相對於混合氣體的流量之三氟化氮(NF 3)氣體的流量比為57%以上。
3)上述1)～2)可利用於將交替積層了矽(Si)層502與矽鍺(SiGe)層503的積層構造的各矽鍺(SiGe)層503相對於各矽(Si)層502選擇性地進行各向同性蝕刻從而形成環繞式閘極電晶體(GAA-FET)的半導體裝置之製造方法。
以上，雖基於實施例具體地說明了本發明人創作的發明，惟本發明不限定於上述實施方式及實施例，可作各種變更不言而喻。
101,201,501,1301:遮罩 102,202,502,1302:Si層 103,203,503,1303:SiGe層 204,508:SiGe層的蝕刻量 300:電漿蝕刻裝置 301:真空室 302:基板載台 310:多孔板 312:介電體窗 313:減壓室下部區域 314:減壓室上部區域 320:磁控管 330:氣體供應噴嘴 340:控制部 400:氣體供應部 411,421,431:質流控制器(MFC) 412,422,432:閥 504:氧電漿 505:SiOx層 506:SiGeOx層 507:CFx自由基
[圖1]為使用於GAA-FET製造的Si/SiGe積層構造的截面圖。 [圖2A]為SiGe各向同性蝕刻中的Si/SiGe積層構造的目標形狀。 [圖2B]為SiGe各向同性蝕刻中的Si/SiGe積層構造的實際的加工形狀。 [圖3]為就執行涉及實施例1之處理的電漿蝕刻裝置的概略的構成進行繪示的大致剖面圖。 [圖4]為就執行涉及實施例1的處理的電漿蝕刻裝置的氣體供應系統的概略的構成進行繪示的區塊圖。 [圖5A]為就實施例1的處理流程進行繪示的Si/SiGe積層構造的截面圖。 [圖5B]為就實施例1的處理流程進行繪示的Si/SiGe積層構造的截面圖。 [圖5C]為就實施例1的處理流程進行繪示的Si/SiGe積層構造的截面圖。 [圖5D]為就實施例1的處理流程進行繪示的Si/SiGe積層構造的截面圖。 [圖5E]為就實施例1的處理流程進行繪示的Si/SiGe積層構造的截面圖。 [圖5F]為就實施例1的處理流程進行繪示的Si/SiGe積層構造的截面圖。 [圖6]為實施例1的SiGe各向同性蝕刻方法的流程圖。 [圖7]為實施例1的Si表面氧化膜厚度的電漿氧化時間依存性。 [圖8]為實施例1的SiGe蝕刻量的循環數依存性。 [圖9A]為實施例1的SiGe蝕刻速度的電漿照射氧化時間依存性。 [圖9B]為實施例1的SiGe蝕刻速度的自由基照射氧化時間依存性。 [圖10A]為實施例1的SiGe蝕刻速度的CFx電漿照射時間依存性。 [圖10B]為實施例1的SiGe蝕刻速度的CFx自由基照射時間依存性。 [圖11]為相對於C 4F 8/NF 3混合氣體中的NF 3的含有率之SiGe、Si的蝕刻速度的依存性。 [圖12]為實施例2的SiGe各向同性蝕刻方法的流程圖。 [圖13A]為就實施例3的處理流程進行繪示的Si/SiGe積層構造的截面圖。 [圖13B]為就實施例3的處理流程進行繪示的Si/SiGe積層構造的截面圖。 [圖14]為實施例3的SiGe各向同性蝕刻方法的流程圖。

Claims (10)

  1. 一種電漿處理方法，其為將交替積層了矽(Si)層與矽鍺(SiGe)層的積層構造的各矽鍺(SiGe)層相對於各矽(Si)層選擇性地進行各向同性蝕刻者，其具有： 透過使用了含氧氣體的電漿使前述矽鍺(SiGe)層與前述矽(Si)層氧化的氧化程序；以及 利用透過使用了含有氟元素與碳元素的氣體的電漿而生成的自由基將前述矽鍺(SiGe)層除去的除去程序； 重複前述氧化程序與前述除去程序從而蝕刻前述矽鍺(SiGe)層。
  2. 如請求項1的電漿處理方法，其中， 使用相對於前述碳元素之前述氟元素的比率為3以下的氣體作為前述含有氟元素與碳元素的氣體。
  3. 一種電漿處理方法，其為將交替積層了矽(Si)層與矽鍺(SiGe)層的積層構造的各矽鍺(SiGe)層相對於各矽(Si)層選擇性地進行各向同性蝕刻者，其具有： 透過使用了含氮氣體的電漿使前述矽鍺(SiGe)層與前述矽(Si)層氮化的氮化程序；以及 利用透過使用了含有氟元素與碳元素的氣體的混合氣體的電漿而生成的自由基將前述矽鍺(SiGe)層除去的除去程序； 重複前述氮化程序與前述除去程序從而蝕刻前述矽鍺(SiGe)層。
  4. 如請求項3的電漿處理方法，其中， 使用相對於前述碳元素之前述氟元素的比率為3以下的氣體作為前述含有氟元素與碳元素的氣體。
  5. 如請求項1～4中任一項的電漿處理方法，其中， 前述含有氟元素與碳元素的氣體為以下的混合氣體：三氟化氮(NF 3)氣體、四氟化碳(CF 4)氣體、六氟化硫(SF 6)氣體或氟(F 2)氣體；以及八氟環丁烷(C 4F 8)氣體、八氟環戊烯(C 6F 8)氣體、二氟甲烷(CH 2F 2)氣體或甲烷(CH 4)氣體。
  6. 一種電漿處理方法，其為相對於矽(Si)層將矽鍺(SiGe)層選擇性地進行電漿蝕刻者， 前述電漿處理方法使用八氟環丁烷(C 4F 8)氣體與三氟化氮(NF 3)氣體的混合氣體而將前述矽鍺(SiGe)層進行電漿蝕刻。
  7. 如請求項6的電漿處理方法，其中， 相對於前述混合氣體的流量之前述三氟化氮(NF 3)氣體的流量比為57%以上。
  8. 一種半導體裝置之製造方法，其為將交替積層了矽(Si)層與矽鍺(SiGe)層的積層構造的各矽鍺(SiGe)層相對於各矽(Si)層選擇性地進行各向同性蝕刻從而形成環繞式閘極電晶體(GAA-FET)者，其具有： 透過使用了含氧氣體的電漿使前述矽鍺(SiGe)層與前述矽(Si)層氧化的氧化程序；以及 利用透過使用了含有氟元素與碳元素的氣體的電漿而生成的自由基將前述矽鍺(SiGe)層除去的除去程序； 重複前述氧化程序與前述除去程序從而蝕刻前述矽鍺(SiGe)層。
  9. 一種半導體裝置之製造方法，其為將交替積層了矽(Si)層與矽鍺(SiGe)層的積層構造的各矽鍺(SiGe)層相對於各矽(Si)層選擇性地進行各向同性蝕刻從而形成環繞式閘極電晶體(GAA-FET)者，其具有： 透過使用了含氮氣體的電漿使前述矽鍺(SiGe)層與前述矽(Si)層氮化的氮化程序；以及 利用透過使用了含有氟元素與碳元素的氣體的混合氣體的電漿而生成的自由基將前述矽鍺(SiGe)層除去的除去程序； 重複前述氮化程序與前述除去程序從而蝕刻前述矽鍺(SiGe)層。
  10. 一種半導體裝置之製造方法，其為將交替積層了矽(Si)層與矽鍺(SiGe)層的積層構造的各矽鍺(SiGe)層相對於各矽(Si)層選擇性地進行各向同性蝕刻從而形成環繞式閘極電晶體(GAA-FET)者， 前述半導體裝置之製造方法使用八氟環丁烷(C 4F 8)氣體與三氟化氮(NF 3)氣體的混合氣體而將前述矽鍺(SiGe)層進行電漿蝕刻。
TW111121839A 2021-06-17 2022-06-13 電漿處理方法及半導體裝置之製造方法 TWI822106B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2021/023097 WO2022264380A1 (ja) 2021-06-17 2021-06-17 プラズマ処理方法および半導体装置の製造方法
WOPCT/JP2021/023097 2021-06-17

Publications (2)

Publication Number Publication Date
TW202301468A true TW202301468A (zh) 2023-01-01
TWI822106B TWI822106B (zh) 2023-11-11

Family

ID=84526956

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111121839A TWI822106B (zh) 2021-06-17 2022-06-13 電漿處理方法及半導體裝置之製造方法

Country Status (5)

Country Link
JP (1) JP7320135B2 (zh)
KR (1) KR102631665B1 (zh)
CN (1) CN115707347A (zh)
TW (1) TWI822106B (zh)
WO (1) WO2022264380A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117038444A (zh) * 2023-08-14 2023-11-10 北京北方华创微电子装备有限公司 干法刻蚀方法和半导体工艺设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3974356B2 (ja) 2001-08-31 2007-09-12 芝浦メカトロニクス株式会社 ＳｉＧｅ膜のエッチング方法
DE102005047081B4 (de) 2005-09-30 2019-01-31 Robert Bosch Gmbh Verfahren zum plasmalosen Ätzen von Silizium mit dem Ätzgas ClF3 oder XeF2
JP4738194B2 (ja) 2006-02-09 2011-08-03 芝浦メカトロニクス株式会社 エッチング方法及び半導体装置の製造方法
JP5819243B2 (ja) * 2012-04-23 2015-11-18 株式会社日立ハイテクノロジーズ ドライエッチング方法
JP6138653B2 (ja) * 2013-10-08 2017-05-31 株式会社日立ハイテクノロジーズ ドライエッチング方法
US9419107B2 (en) * 2014-06-19 2016-08-16 Applied Materials, Inc. Method for fabricating vertically stacked nanowires for semiconductor applications
KR102402769B1 (ko) * 2016-01-06 2022-05-26 삼성전자주식회사 반도체 장치
KR102323389B1 (ko) 2016-03-02 2021-11-05 도쿄엘렉트론가부시키가이샤 튜닝가능한 선택도를 갖는 등방성 실리콘 및 실리콘-게르마늄 에칭
JP6619703B2 (ja) 2016-06-28 2019-12-11 株式会社Ｓｃｒｅｅｎホールディングス エッチング方法
EP3425673A1 (en) 2017-07-04 2019-01-09 IMEC vzw Germanium nanowire fabrication
US10269571B2 (en) 2017-07-12 2019-04-23 Applied Materials, Inc. Methods for fabricating nanowire for semiconductor applications
KR20210023851A (ko) 2018-07-20 2021-03-04 도쿄엘렉트론가부시키가이샤 실리콘-게르마늄 합금의 제어 가능한 에칭 선택도를 가진 기상 에칭
WO2021041389A1 (en) * 2019-08-28 2021-03-04 Mattson Technology, Inc. Methods for processing a workpiece using fluorine radicals
JP7345334B2 (ja) 2019-09-18 2023-09-15 東京エレクトロン株式会社 エッチング方法及び基板処理システム
CN114616650A (zh) 2019-10-29 2022-06-10 东京毅力科创株式会社 基板处理方法、基板处理装置和纳米线或纳米片的晶体管的制造方法

Also Published As

Publication number Publication date
WO2022264380A1 (ja) 2022-12-22
KR20220169452A (ko) 2022-12-27
JP7320135B2 (ja) 2023-08-02
TWI822106B (zh) 2023-11-11
JPWO2022264380A1 (zh) 2022-12-22
KR102631665B1 (ko) 2024-02-01
CN115707347A (zh) 2023-02-17

Similar Documents

Publication Publication Date Title
JP4554461B2 (ja) 半導体装置の製造方法
JP5706946B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
KR101399765B1 (ko) 패턴 형성 방법 및 반도체 장치의 제조 방법
TWI667707B (zh) Dry etching method
KR102204711B1 (ko) 산화물 및 질화물 재료들을 선택적으로 에칭하는 기술들 및 이를 사용하여 형성된 제품들
KR101188553B1 (ko) 플라즈마 산화 처리 방법 및 플라즈마 처리 장치
WO2006129643A1 (ja) プラズマ処理装置およびプラズマ処理方法
WO2008041601A1 (fr) Procédé d'oxydation par plasma, appareil d'oxydation par plasma et support de stockage
JP7257543B2 (ja) 基板処理方法、基板処理装置及びナノワイヤ又はナノシートのトランジスタの製造方法
KR20080055708A (ko) 리세스 에칭 방법들
TWI822106B (zh) 電漿處理方法及半導體裝置之製造方法
WO2021181613A1 (ja) プラズマ処理方法
WO2008041600A1 (fr) Procédé d'oxydation par plasma, appareil de traitement au plasma et support de stockage
WO2021187163A1 (ja) 基板処理方法及び基板処理装置
WO2003056617A1 (fr) Procede de gravure et dispositif de gravure au plasma
US20110171833A1 (en) Dry etching method of high-k film
JP6579786B2 (ja) プラズマエッチング方法
US11373875B2 (en) Plasma processing method
JP7257883B2 (ja) プラズマ処理方法およびプラズマ処理装置
JP6113608B2 (ja) プラズマエッチング方法
JP5579374B2 (ja) 半導体加工方法
JP7296602B2 (ja) ＳｉＣ基板の製造方法
WO2022185491A1 (ja) 半導体装置製造方法およびプラズマ処理方法
JP2009260092A (ja) 多層レジスト膜のドライエッチング方法
JP2006140175A (ja) 半導体装置の製造方法および半導体装置