JP7257883B2 - プラズマ処理方法およびプラズマ処理装置 - Google Patents

プラズマ処理方法およびプラズマ処理装置 Download PDF

Info

Publication number
JP7257883B2
JP7257883B2 JP2019097691A JP2019097691A JP7257883B2 JP 7257883 B2 JP7257883 B2 JP 7257883B2 JP 2019097691 A JP2019097691 A JP 2019097691A JP 2019097691 A JP2019097691 A JP 2019097691A JP 7257883 B2 JP7257883 B2 JP 7257883B2
Authority
JP
Japan
Prior art keywords
layer
plasma processing
film
recess
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019097691A
Other languages
English (en)
Other versions
JP2020025078A (ja
JP2020025078A5 (ja
Inventor
雅弘 田端
翔 熊倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to CN201910660252.XA priority Critical patent/CN110783187B/zh
Priority to TW108125906A priority patent/TWI841579B/zh
Priority to KR1020190089863A priority patent/KR20200011898A/ko
Priority to US16/521,080 priority patent/US11239090B2/en
Publication of JP2020025078A publication Critical patent/JP2020025078A/ja
Priority to US17/560,228 priority patent/US20220115241A1/en
Publication of JP2020025078A5 publication Critical patent/JP2020025078A5/ja
Application granted granted Critical
Publication of JP7257883B2 publication Critical patent/JP7257883B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

以下の開示は、プラズマ処理方法およびプラズマ処理装置に関する。
半導体装置のパターン形成にALD(Atomic Layer Deposition)を含む様々な技術が利用されている。たとえば、被処理基板に形成される開口部の位置に応じて成膜が選択的に促進されるようにALDを利用した手法が提案されている(特許文献1)。また、SAM(Self-assembled monolayer: 自己組織化単分子膜)を選択的に形成し、その後、気相エッチングを行う手法が提案されている(特許文献2)。また、イオン注入を用いて3Dナノ構造体に対する選択的な成膜を実現する手法が提案されている(非特許文献1)。
米国特許出願公開第2017/0140983号明細書 米国特許出願公開第2017/0148642号明細書
半導体装置の製造においては、成膜およびエッチングの処理が実行される。この過程で、既に形成されたパターンが後の工程においてダメージを受ける可能性がある。
本開示は、プラズマ処理においてパターンに与えるダメージを低減することができる技術を提供する。
本開示の一態様によるプラズマ処理装置が実行するプラズマ処理方法は、開口部形成工程と、第1膜形成工程と、第2膜形成工程と、エッチング工程と、を含む。プラズマ処理装置は、開口部形成工程において、下地層と下地層上に形成される第1層とを含む処理対象基板に対してエッチングを施すことにより、第1層に開口部を形成する。プラズマ処理装置は、開口部が所定条件を満足したと判定した場合、第1膜形成工程において、化学気相成長(Chemical Vapor Deposition: CVD)により、開口部の底面にインヒビターを形成することで所定のガス種が吸着しない第1の膜を形成する。プラズマ処理装置は、第1の膜の形成後、第2膜形成工程において、所定のガス種を前駆体ガスとする原子層堆積(Atomic Layer Deposition: ALD)により開口部の側壁に第2の膜を形成する。プラズマ処理装置はさらに、エッチング工程において開口部にエッチングを施す。
本開示によれば、プラズマ処理においてパターンに与えるダメージを低減することができる。
図1は、一実施形態に係るプラズマ処理装置の概略構成を示す断面図である。 図2Aは、インキュベーションタイムの一例について説明するための図である。 図2Bは、インキュベーションのメカニズムの一例について説明するための図である。 図3Aは、インキュベーションを利用した処理対象基板の加工の例(1)について説明するための図である。 図3Bは、インキュベーションを利用した処理対象基板の加工の例(2)について説明するための図である。 図3Cは、インキュベーションを利用した処理対象基板の加工の例(3)について説明するための図である。 図4Aは、図3Aに示す処理対象基板上の分子の状態例(1)について説明するための図である。 図4Bは、図3Aに示す処理対象基板上の分子の状態例(2)について説明するための図である。 図4Cは、図3Bに示す処理対象基板上の分子の状態例(3)について説明するための図である。 図4Dは、図3Cに示す処理対象基板上の分子の状態例(4)について説明するための図である。 図5は、一実施形態に係るプラズマ処理の流れの一例を示すフローチャートである。 図6Aは、一実施形態に係るプラズマ処理が適用される処理対象基板の一例を示す図である。 図6Bは、図6Aに示す処理対象基板に形成される保護層の例を示す図である。 図6Cは、図6Bに示す処理対象基板の開口部にエッチングを施した場合について説明するための図である。 図7Aは、図6Aに示す処理対象基板に対してインヒビター層を形成した場合の一例を示す図である。 図7Bは、図7Aに示す処理対象基板のインヒビター層を利用して保護層を形成した場合の一例を示す図である。 図7Cは、図7Bに示す処理対象基板の開口部にエッチングを施した場合について説明するための図である。 図8は、毛管凝縮を利用したインヒビター層の形成手法の一例について説明するための図である。 図9Aは、毛管凝縮を利用してインヒビター層が形成された処理対象基板の一例を示す図である。 図9Bは、図9Aに示す処理対象基板にアッシングを行った状態の一例を示す図である。 図9Cは、図9Bに示す処理対象基板に保護層を形成した状態の一例を示す図である。 図10Aは、変形例にかかるプラズマ処理が適用される処理対象基板の一例を示す図である。 図10Bは、図10Aに示す処理対象基板に対して変形例にかかるプラズマ処理により保護層を形成した場合の一例を示す図である。 図10Cは、図10Bに示す処理対象基板から変形例にかかるプラズマ処理によりダメージ層を除去した場合の一例を示す図である。
以下に、開示する実施形態について、図面に基づいて詳細に説明する。なお、本実施形態は限定的なものではない。また、各実施形態は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。
<インキュベーションのメカニズム>
実施形態に係るプラズマ処理装置およびプラズマ処理方法について説明する前に、まず、インキュベーションのメカニズムについて説明する。
化学気相成長(CVD)等の成膜処理においては、ガスの供給が始まると直ちに成膜が開始するわけではなく、実際に成膜が始まるまでに何も成膜されない時間が存在する場合があることが知られている。実際の成膜開始までに生じる遅延をインキュベーション、遅延時間をインキュベーションタイムと呼ぶ。インキュベーションが生じる原因には様々な理由があると考えられている。ALDの場合、たとえば、処理対象基板の表面上に成膜を阻害する因子(以下、インヒビターとも呼ぶ)が存在する場合にインキュベーションが発生する。
図2Aは、インキュベーションタイムの一例について説明するための図である。図2Aの例ではまず、SiO2の処理対象基板に対して、C4F6ガスを用いたCVDを10秒間行って処理対象基板上にフルオロカーボン(Fluorocarbon、以下FCと略称)のポリマー層を形成した。その後、前駆体ガスとしてシリコンを含有するガスXを用い、反応ガスとしてCO2ガスを用いたALDサイクルを複数回実行した(パターン1)。また、比較例として、CVDを行わず、ALDサイクルのみ複数回実行する実験を行った(パターン2)。図2Aの縦軸は処理対象基板上に形成された被膜の厚みを示し、横軸は実施したALDサイクルの回数を示す。
図2Aの実線で示すように、パターン1の場合は、ALDサイクルを開始してからも約15サイクルまではほとんど成膜が行われず、約15サイクルを超えてから成膜が開始している。これに対し、図2Aの点線で示すように、パターン2の場合は、ALDサイクルを開始して1サイクル目から成膜が進んでいる。つまり、パターン1のようにCVDの後にALDサイクルを実行した場合、最初の15サイクルに相当する期間がインキュベーションタイムとなっている。
図2Bは、インキュベーションのメカニズムの一例について説明するための図である。図2Bを参照して、パターン1の場合にインキュベーションが生じるメカニズムについて説明する。図2Bの上段の図は、インキュベーションが生じている領域における処理対象基板の状態を示し、下段の図は、成膜が生じている領域における処理対象基板の状態を示す。上段左に示すように、処理対象基板(SiO2)上にフルオロカーボンのポリマー層(FC polymer)が形成されている場合、前駆体ガスX(Gas-X)はポリマー層に化学吸着することができず、吸着しないままパージされる。上段右に示すように、その後に導入される反応ガス(CO2ガス)は、ポリマー層上に結合可能な構成元素が存在しないため、膜を形成しない。かかる場合、ALDサイクルを実行しても成膜することはできないが、CO2ガスから生成されるプラズマによってポリマー層は徐々に消費される。ALDサイクルを繰り返すことで、最終的にはポリマー層を処理対象基板上から除去することができる。
ポリマー層が処理対象基板上から除去されると、図2Bの下段左に示すように、表面に露出したSiO2に前駆体ガスXが吸着できるようになる。そして、下段右に示すように、処理対象基板上に吸着した前駆体ガスXの構成元素と、次に導入される反応ガスCO2ガスの構成元素とが結合して処理対象基板上での成膜が開始する。
このように、処理対象基板上に前駆体ガスの吸着を阻害する因子が存在する場合、インキュベーションタイムが発生する。
<パターンを有する基板への応用>
次に、パターンを有する処理対象基板Sの加工においてインキュベーション効果を利用する例について説明する。図3A乃至図3Cは、インキュベーション効果を利用した処理対象基板Sの加工の例(1~3)について説明するための図である。図4A乃至図4Dは、図3A乃至図3Cに示す処理対象基板S上の分子の状態例(1~4)について説明するための図である。図3A乃至図3Cおよび図4A乃至図4Dに示す処理対象基板S上には、頂部T1、側壁T2、底部T3を有するパターンが形成されている。
ここで、図4Aに示す処理対象基板Sの表面にはヒドロキシ基(OH基)が存在する。表面にOH基が存在する処理対象基板Sに対して、CVDによりフルオロカーボン(FC)のポリマー膜Pを形成する(図3A)。ポリマー膜Pは上述のようにALDサイクルのインヒビターとして機能する。ここではCVDを用いることで、ポリマー膜Pを頂部T1および底部T3に形成し、側壁T2には形成しないよう制御する。ポリマー膜Pが成膜された頂部T1および底部T3においてはOH基がポリマー膜Pに覆われ、表面に露出しなくなる(図4B)。
次に、前駆体ガスXに処理対象基板Sを晒す(図3B)。前駆体ガスXはシリコン(Si)を含有するガスとする。OH基が表面に存在する側壁T2では、OH基に前駆体ガスXのSiが吸着する(図4C)。他方、OH基が表面に存在しない頂部T1および底部T3にはSiが吸着しない。
次に、ALDの反応ガスに処理対象基板Sを晒す(図3C)。反応ガスはたとえば、酸素含有ガス、窒素含有ガスである。ここでは一例として、反応ガスはCO2ガスであるものとして説明する。反応ガスは側壁T2に吸着したSiと結合して(Siを酸化させて)側壁T2上に膜を形成する(図4D)。他方、頂部T1および底部T3においては、反応ガスとSiとの結合が発生しない。逆に反応ガスがプラズマ化することにより、ポリマー膜Pがエッチングされて薄くなる。このように、CVDによってインヒビターを形成する位置を制御することで、後から実行されるALDサイクルにより形成される膜の位置や膜厚分布を制御することができる。なお、ここではCVDはプラズマCVDとして説明するが、プラズマを用いないCVDによりポリマー膜Pを形成してもよい。
<実施形態に係るプラズマ処理装置の一例>
本実施形態に係るプラズマ処理方法およびプラズマ処理装置は、上記インキュベーションタイムとインヒビターの吸着位置に基づく成膜制御を利用して、プラズマ処理におけるパターンのダメージを低減する。
図1は、一実施形態にかかるプラズマ処理装置100の概略構成を示す断面図である。プラズマ処理装置100は、金属製(例えばアルミニウム製)の筒状(例えば円筒状)に形成された処理室(チャンバ)102を備える。
処理室102の底部には、ウエハWを載置するための載置台110が設けられている。載置台110は、アルミニウムなどで略柱状(例えば円柱状)に成形されている。なお、図示はしないが、載置台110にはウエハWを静電気力により吸着保持する静電チャック、ヒータや冷媒流路などの温度調整機構等、必要に応じて様々な機能を設けることができる。エッチング装置の場合、載置台110にはイオンをウエハWに引き込むためのバイアス高周波が印加される。
処理室102の天井部には、例えば石英ガラスやセラミックなどで構成された板状誘電体104が載置台110に対向するように設けられている。具体的には板状誘電体104は例えば円板状に形成され、処理室102の天井部に形成された開口を塞ぐように気密に取り付けられている。
処理室102には、ウエハWを処理するための処理ガスなどを供給するガス供給部120が設けられている。処理室102の側壁部にはガス導入口121が形成されており、ガス導入口121にはガス供給配管123を介してガス供給源122が接続されている。ガス供給配管123の途中には処理ガスの流量を制御する流量制御器例えばマスフローコントローラ124、開閉バルブ126が介在している。このようなガス供給部120によれば、ガス供給源122からの処理ガスは、マスフローコントローラ(MFC)124により所定の流量に制御されて、ガス導入口121から処理室102内に供給される。
図1では説明を簡単にするため、ガス供給部120を一系統のガスラインで表現しているが、ガス供給部120は単一のガス種の処理ガスを供給する場合に限られるものではなく、複数のガス種を処理ガスとして供給するものであってもよい。この場合には、複数のガス供給源を設けて複数系統のガスラインで構成し、各ガスラインにマスフローコントローラを設けてもよい。また、図1ではガス供給部120を処理室102の側壁部からガスを供給するように構成した場合を例に挙げているが、必ずしもこれに限られるものではない。例えば処理室102の天井部からガスを供給するように構成してもよい。この場合には、例えば板状誘電体104の例えば中央部にガス導入口を形成し、そこからガスを供給するようにしてもよい。
このようなガス供給部120により処理室102内に供給する処理ガスとしては、例えば酸化膜のエッチングでは、ClやFなどを含むハロゲン系ガスが用いられる。具体的にはSiO2膜などのシリコン酸化膜をエッチングする場合には、CxFy、CHF3ガスなどのフルオロカーボンガスが処理ガスとして用いられる。
処理室102の底部には、処理室102内の雰囲気を排出する排気部130が排気管132を介して接続されている。排気部130は例えば真空ポンプにより構成され、処理室102内を所定の圧力まで減圧し得るようになっている。処理室102の側壁部にはウエハ搬出入口134が形成され、ウエハ搬出入口134にはゲートバルブ136が設けられている。例えばウエハWを搬入する際には、ゲートバルブ136を開いて図示しない搬送アームなどの搬送機構によってウエハWを処理室102内の載置台110上に載置し、ゲートバルブ136を閉じてウエハWの処理を行う。
処理室102の天井部には、板状誘電体104の上側面(外側面)に平面状の高周波アンテナ140と、高周波アンテナ140を覆うシールド部材160が配設されている。本実施形態における高周波アンテナ140は、大別すると板状誘電体104の中央部に配置された内側アンテナ素子142Aと、その外周を囲むように配置された外側アンテナ素子142Bとで構成される。各アンテナ素子142A,142Bはそれぞれ、例えば銅、アルミニウム、ステンレスなどの導体で構成された渦巻きコイル状に形成される。
本実施形態におけるシールド部材160は、内側アンテナ素子142Aを囲むように各アンテナ素子142A,142Bの間に設けられた筒状の内側シールド壁162Aと、外側アンテナ素子142Bを囲むように設けられた筒状の外側シールド壁162Bとを備える。これにより、板状誘電体104の上側面は、内側シールド壁162Aの内側の中央部(中央ゾーン)と、各シールド壁162A,162Bの間の周縁部(周縁ゾーン)に分けられる。
内側アンテナ素子142A上には、内側シールド壁162Aの開口を塞ぐように円板状の内側シールド板164Aが設けられている。外側アンテナ素子142B上には、各シールド壁162A,162Bの間の開口を塞ぐようにドーナツ板状の外側シールド板164Bが設けられている。
なお、シールド部材160の形状は、円筒状に限られるものではない。シールド部材160の形状を例えば角筒状など他の形状にしてもよいが、処理室102の形状に合わせることが好ましい。ここでは、例えば処理室102を略円筒状としているので、それに合わせてシールド部材160も略円筒状に形成している。
各アンテナ素子142A,142Bにはそれぞれ、高周波電源150A,150Bが別々に接続されている。これにより、各アンテナ素子142A,142Bには同じ周波数または異なる周波数の高周波を印加できる。例えば内側アンテナ素子142Aに高周波電源150Aから所定の周波数(例えば40MHz)の高周波を所定のパワーで供給すると、処理室102内に誘導磁界が形成される。形成された誘導磁界によって、処理室102内に導入された処理ガスが励起され、ウエハW上の中央部にドーナツ型のプラズマが生成される。
また、外側アンテナ素子142Bに高周波電源150Bから所定の周波数(例えば60MHz)の高周波を所定のパワーで供給すると、処理室102内に誘導磁界が形成される。形成された誘導磁界によって、処理室102内に導入された処理ガスが励起され、ウエハW上の周縁部に別のドーナツ型のプラズマが生成される。
これらのプラズマによって、アッシング処理、エッチング処理、成膜処理などウエハに対する所定のプラズマ処理が実行される。各高周波電源150A,150Bから出力される高周波は、上述した周波数に限られるものではない。例えば13.56MHz,27MHz,40MHz,60MHzなど様々な周波数の高周波を供給できる。但し、高周波電源150A,150Bから出力される高周波に応じて各アンテナ素子142A,142Bの電気的長さを調整する必要がある。
プラズマ処理装置100には、制御部(全体制御装置)200が接続されており、この制御部200によってプラズマ処理装置100の各部が制御されるようになっている。また、制御部200には、オペレータがプラズマ処理装置100を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置100の稼働状況を可視化して表示するディスプレイ等からなる操作部210が接続されている。
さらに、制御部200には、プラズマ処理装置100で実行される各種処理を制御部200の制御にて実現するためのプログラムやプログラムを実行するために必要なレシピデータなどが記憶された記憶部220が接続されている。
記憶部220には、例えばウエハWのプロセス処理を実行させるための複数のプロセス処理レシピの他、処理室102内のクリーニング処理などの処理を行うためのレシピなどが記憶されている。これらのレシピは、プラズマ処理装置100の各部を制御する制御パラメータ、設定パラメータなどの複数のパラメータ値をまとめたものである。例えばプロセス処理レシピは、例えば処理ガスの流量比、処理室102内の圧力、各アンテナ素子142A,142Bに印加する高周波の周波数やパワーなどのパラメータ値を有する。
なお、これらのレシピはハードディスクや半導体メモリに記憶されていてもよく、またCD-ROM、DVD等の可搬性のコンピュータにより読み取り可能な記憶媒体に収容された状態で記憶部220の所定位置にセットするようになっていてもよい。
制御部200は、操作部210からの指示等に基づいて所望のプロセス処理レシピを記憶部220から読み出して各部を制御することで、プラズマ処理装置100での所望の処理を実行する。また、操作部210からの操作によりレシピを編集できるようになっている。
なお、ここでは一例としてICP(Inductively Coupled Plasma)装置を示すが、プラズマ処理装置100は、CCP装置であってもよい。また、処理室102の天井部に設けられる高周波アンテナ140の他に、載置台110を構成する下部電極に高周波電力を供給し、プラズマを生成してもよい。
<一実施形態に係るプラズマ処理の流れの一例>
図5は、一実施形態に係るプラズマ処理の流れの一例を示すフローチャートである。まず、処理対象基板であるウエハWを準備し、処理室102内の載置台110上に載置する(ステップS51)。そして、プラズマ処理装置100は、制御部200の制御下で、ウエハWに所定の開口部等を形成するためエッチング等の処理を実行する(ステップS52)。次に、プラズマ処理装置100は、形成したパターンたとえば開口部が所定条件を満足するか否かを判定する(ステップS53)。所定条件を満足しないと判定した場合(ステップS53、No)、プラズマ処理装置100はステップS52に戻り処理を継続する。他方、所定条件を満足すると判定した場合(ステップS53、Yes)、プラズマ処理装置100は、ウエハW上にCVDを用いてインヒビター層を形成する(ステップS54)。インヒビター層は、第1の膜の一例である。次に、プラズマ処理装置100は、ALDサイクルを実行する(ステップS55)。なお、ステップS55においては、複数回数のALDサイクルを実行する。ALDサイクルによって形成される膜は、第2の膜の一例である。次に、プラズマ処理装置100は、ALDサイクル実行後のウエハWが所定条件を満足するか否かを判定する(ステップS56)。所定条件を満足しないと判定した場合(ステップS56、No)、プラズマ処理装置100はステップS54に戻り処理を継続する。他方、所定条件を満足すると判定した場合(ステップS56、Yes)、プラズマ処理装置100は、さらにエッチングを実行する(ステップS57)。これで実施形態に係るプラズマ処理は終了する。
<プラズマ処理により形成されるパターンの一例>
図6Aは、一実施形態に係るプラズマ処理が適用される処理対象基板の一例を示す図である。図6Aの処理対象基板Sは、下地層L1と、第1層L2と、第2層L3と、を有する。処理対象基板Sには開口部Oが形成されている。下地層L1の上に、CVD等の成膜方法を用いて第1層L2を形成した後、第1層L2をエッチングする際のマスクとなる第2層L3を形成する。次に、第2層L3の上からエッチングを行い開口部Oを形成する。開口部Oは側壁T5と底部T6とを有する。かかる処理により、図6Aの処理対象基板Sが形成される。図6Aの状態においては、開口部Oの底面(底部T6の面)は、第1層L2内に位置する。
ここで、第1層L2を下地層L1近傍までエッチングする必要があるとする。また、開口部Oの側壁T5へのダメージを与えずにエッチングを実行することが好ましいとする。また、下地層L1にはダメージを加えずに第1層L2のエッチングを実行することが好ましいとする。
また、下地層L1と第1層L2とは異なる材料で形成されているとする。たとえば、下地層L1は二酸化シリコン(SiO2)で形成され、第1層L2はシリコン(Si)または窒化シリコン(SiN)等で形成されているとする。また、第2層L3はSiO2等で形成されているとする。
このとき、開口部Oの側壁T5に与えるダメージを抑制するためには、側壁T5上に保護層を形成することが考えられる。たとえば、図6Bに示すように、処理対象基板Sに対してALDを実行してSiO2の保護層L4を形成することができる。図6Bは、図6Aに示す処理対象基板Sに形成される保護層の例を示す図である。
しかし、図6Bに示すような保護層L4を形成した場合、以下のような問題が生じる。まず、保護層L4の材料はSiO2であるのに対して、第1層L2の材料はSiまたはSiNである。すると、底部T6をさらにエッチングするためには、まず、保護層L4の材料であるSiO2に適した条件でエッチングを行うことで保護層L4を除去した上で、第1層L2をエッチングすることになる。保護層L4を除去するための工程をブレークスルー工程とも呼ぶ。ブレークスルー工程(例えば、300mmウェハWに対して、CF4、200sccm、30mTorr、アンテナ300W、13MHz、100W)を実行する場合、底部T6の面から下地層L1の上面までの距離が短いと、保護層L4を除去するためのエッチングの影響で下地層L1がダメージを受ける可能性がある。また、保護層L4と第1層L2のエッチングの選択比の制御が困難な場合には、保護層L4をエッチングする際に下地層L1が一緒にエッチングされてしまう可能性がある。この場合、図6Cに示すように、下地層L1がダメージを受ける可能性がある。図6Cは、図6Bに示す処理対象基板Sの開口部Oにエッチングを施した場合について説明するための図である。
これに対して、図5に示す一実施形態に係るプラズマ処理においては、プラズマ処理装置100は、開口部Oが所定の条件を満足した、と判定した場合(図5、ステップS53、Yes)には、その時点でまずエッチングを停止する。そして、プラズマ処理装置100は、インヒビター層を形成した(図5、ステップS54)上で保護層を形成するためのALDサイクル(図5、ステップS55)を実行する。インヒビター層はたとえば、図2において説明したように、後続のALDサイクルにおけるインキュベーションタイムを発生させる層である。たとえば、インヒビター層とは、後続のALDサイクルにおいて前駆体ガスの吸着を阻害する材料で形成される層である。インヒビター層とは、たとえば、疎水性の表面を有する層である。またたとえば、インヒビター層とはフッ素(F)を含む層である。またたとえば、インヒビター層とは、フルオロカーボンを含むガスにより形成される層である。またたとえば、インヒビター層とは、水素を含まないガスにより形成される層である。
図7Aは、図6Aに示す処理対象基板Sに対してインヒビター層L5を形成した場合の一例を示す図である。図6Aに示す開口部Oが形成された処理対象基板Sについて、開口部Oが所定の条件を満足した、と判定された場合に、インヒビター層L5の形成処理が実行される。ここで、開口部Oが満足すべき所定の条件とは、たとえば、開口部Oの深さが所定深さに達したことや、開口部Oの底部T6の面から下地層L1の上面までの距離が所定距離に達したこと、等である。所定の条件が満足されたか否かは、たとえば、処理開始から所定時間が経過したか否かに基づいて判定することができる。ここでは、開口部Oの底部T6の面から下地層L1の上面までの距離が所定距離に達した場合に、プラズマ処理装置100は、開口部Oは所定の条件を満足した、と判定する。所定距離は、その距離以下でブレークスルー工程を入れると下地層L1にダメージが入る可能性があると判断される距離である。たとえば所定距離は、20ナノメートル(nm)である。
インヒビター層L5の形成は、たとえばCVDにより処理対象基板Sが有するパターンの所定部分にフルオロカーボンを堆積させて行う。たとえば、異方性CVDを使用することで概ね一方向にFCが堆積し、一方向と異なる方向にはFCが堆積しない。たとえば、処理対象基板Sの上表面に対して直交する方向にFCが堆積する一方、上表面と水平方向にはFCが堆積しない。図7Aの例では、頂部T4および底部T6にはインヒビター層L5が形成されているが、側壁T5上にはインヒビター層L5は形成されていない。
次に、プラズマ処理装置100はALDサイクルを実行する(図5、ステップS55)。すなわち、プラズマ処理装置100は、インヒビター層L5が形成された処理対象基板Sを前駆体ガスXに晒して、インヒビター層L5が形成されていない部分に前駆体ガスXを吸着させる。たとえば、図7Aの例であれば、インヒビター層L5が形成されていない側壁T5上に前駆体ガスXが吸着する。さらに、プラズマ処理装置100は、処理対象基板Sを反応ガスに晒す。すると、側壁T5上に吸着した前駆体ガスXの原子と反応ガスの原子とが結合し、保護層L6が形成される。図7Bは、図7Aに示す処理対象基板Sのインヒビター層L5を利用して保護層L6を形成した場合の一例を示す図である。保護層L6は、インヒビター層L5が形成されなかった位置に形成される。図7Bの例では、開口部Oの側壁T5上に保護層L6が形成される。なお、図7Bの例は、インヒビター層L5が除去されてなくなるまでALDサイクルを繰り返し実行した後の状態である。
次に、プラズマ処理装置100は、ALDの結果所定条件を満足した、と判定した場合(図5、ステップS56、Yes)、保護層L6が形成された処理対象基板Sの開口部Oをエッチングする(図5、ステップS57)。
図7Bに示す例の場合、図6Bに示す例と異なり、開口部Oの底部T6には保護層L6が形成されていない。このため、ステップS56の判定後に直ちに第1層L2を直接エッチングすることができる。このため、ブレークスルー工程を介在させることなく、第1層L2のエッチングに適した条件でエッチングを実行することができる。また、下地層L1と第1層L2との間で選択比が取れるようにエッチング条件を設定することができる。
図7Cは、図7Bに示す処理対象基板Sの開口部Oにエッチングを施した場合について説明するための図である。図7Bの処理対象基板Sに対してエッチングを行うことで、図7Cに示すように下地層L1近傍まで第1層L2をエッチングしても、下地層L1へのダメージを抑制することができる。また、エッチングの間、側壁T5は保護層L6によって保護されるため、側壁T5へのダメージ(ボーイング)もなくすことができる。
<インヒビター層の形成位置>
図7A乃至図7Cに示す例では、インヒビター層L5を頂部T4および底部T6に形成するものとした。インヒビター層を形成する位置および膜厚分布は、プラズマCVDの条件(たとえば等方性か異方性か等)を変更することにより変更することができる。このため、上記実施形態のようにインヒビター層L5を頂部T4および底部T6に形成する場合は、プラズマCVDの条件を以下の条件等から適宜選択してインヒビター層L5を形成する。
(ガス種)
たとえば、CVDにおいて用いるガス種を変更することにより、インヒビター層の形成位置および膜厚分布を調整することができる。インヒビター層をCVDで形成するガスとしては、C4F6ガスまたはC4F8ガスを用いることができる。C4F6ガスの付着係数はC4F8ガスの付着係数よりも大きい。よって、C4F6を用いると、インヒビター層はウエハWの表面側(低アスペクト領域)により多く形成される。一方、C4F8を用いるとインヒビター層は底部側(高アスペクト領域)により多く形成される。ここでは、低アスペクト領域とは、ウエハWの表面に相対的に近い領域を、高アスペクト領域とは、ウエハWの表面から相対的に遠い領域を指すものとする。このようにガス種によって付着係数が異なるので、ガス種を変更することによってインヒビター層の形成される位置を制御することができる。
(バイアス電力)
また、載置台110に印加されるバイアス高周波電源の電力を変更することにより、インヒビター層の形成位置および膜厚分布を調整することができる。たとえば、当該電力をオン・オフしてもよい。また、当該電力の値を高い値と低い値との間で変化させてもよい。当該電力の値を高くするとインヒビター層はウエハWの水平面(たとえば図6Aの頂部T4と底部T6)に厚く形成される。他方、インヒビター層はウエハWの垂直面(たとえば図6Aの側壁T5)に薄く形成される。当該電力の値を小さくすると、インヒビター層は上部側すなわちウエハW表面に相対的に近い位置により多く形成される。
(ウエハの温度)
また、インヒビター層形成時のウエハWの温度を変更することで、インヒビター層の形成位置および膜厚分布を調整できる。ウエハWの温度が相対的に高くなると、インヒビター層は底部側(高アスペクト領域)により多く成膜される。ウエハWの温度が相対的に低くなると、インヒビター層はウエハWの表面側(低アスペクト領域)により多く形成される。
(圧力)
また、インヒビター層形成時の処理室102内の圧力を変更することで、インヒビター層の形成位置および膜厚分布を調整できる。処理室102内の圧力を相対的に高くすると生成されるプラズマは等方的となる。等方的なプラズマによりウエハWの表面側(低アスペクト領域)により厚いインヒビター層が形成される。他方、処理室102内の圧力が相対的に低くなると生成されるプラズマは異方的となる。異方的なプラズマにより底部側(高アスペクト領域)により厚いインヒビター層が形成される。
(プラズマ生成用の高周波電力)
また、プラズマCVDの際に用いるプラズマ励起用の高周波電力の値を変更することで、インヒビター層の形成位置および膜厚分布を調整できる。プラズマ励起用の高周波電力の値を変更することによって、プラズマの解離状態を変更することができる。従って、当該電力を変更することによって、プラズマCVDにおいて生成されるラジカル種またはラジカル比率が変更され、インヒビター層が成膜される際の付着係数が変更される。付着係数が大きくなるように高周波電力の値を変更すれば、インヒビター層はウエハWの表面側(低アスペクト領域)により多く形成される。また、付着係数が小さくなるように高周波電力の値を変更すれば、インヒビター層はウエハWの底部側(高アスペクト領域)により多く形成される。
(イオンレスでのインヒビター層形成)
図7Aのインヒビター層L5は、頂部T4および底部T6に形成されている。しかし、パターンのアスペクト比が増加するとともにパターンの開口寸法が小さくなると、CVDによって底部T6にインヒビター層L5を形成する際に開口閉塞が生じる可能性がある。インヒビター層L5を形成するための処理ガスを底部T6まで送り込むためには、CVDの際のイオンエネルギーが高くなるよう処理条件を設定することが考えられる。しかし、イオンエネルギーを高く設定すると、インヒビター層L5を形成する際に、下地層L1にもダメージが生じる可能性がある。
そこで、高アスペクト比のパターンの底部にインヒビター層を形成する場合には、イオンレスの処理またはイオンエネルギーを低く設定した処理条件での処理が好ましい。たとえば、毛管凝縮(capillary condensation)を利用した処理を採用することができる。毛管凝縮とは、毛管すなわち細孔内の飽和蒸気圧が平面の飽和蒸気圧よりも低くなる現象をいう。言い換えると、気体が臨界点以下で毛管と接したときに液体となって凝縮する現象である。毛管凝縮式により、毛管の半径が小さいほど毛管内の蒸気圧も小さくなり凝縮が生じやすくなることが知られている。これを、半導体パターンに当てはめると、パターンのアスペクト比が高くなるほど(毛管の半径が小さくなるほど)、当該パターン内の蒸気圧も小さくなり凝縮が生じやすくなると言える。この現象を利用して処理対象基板のパターンのうち開口が小さいパターンに優先的に処理ガスの液化および/または固体化を生じさせることができる。かかる手法は特に高アスペクト比のパターン底部にインヒビター層を形成するときに効果的である。
図8は、毛管凝縮を利用したインヒビター層の形成手法の一例について説明するための図である。図8の実験結果は以下の処理条件1で実験を行って得た。実験にはウエハ上にシリコン窒化膜が形成されたサンプルを用いた。シリコン窒化膜には予めアスペクト比3~5の凹部および平面部を形成した。実験には、処理室上方にプラズマ生成用の高周波HFを供給し、載置台にバイアス引き込み用の高周波LFを供給する誘導結合型プラズマ処理装置を用いた。
<処理条件1>
チャンバ内圧力:50mT(6.65Pa)
ガス種/流量:C4F6、300sccm
ステージ温度:-50℃
高周波HFのパワー:300W
高周波LFのパワー:0W
図8中、(a)~(d)は各々、処理時間を2秒、4秒、7秒および10秒に設定して得られたパターンを示す。図8中、凹部A~G,平面部Hは深さが略同一である。凹部A,C,Eの開口寸法は略同一、凹部B,Dの開口寸法も略同一である。また、凹部Fは、凹部A~Eよりも開口寸法が小さい。凹部Gは、凹部Aよりも開口寸法が大きく、凹部Bよりも開口寸法が小さい。このため、各凹部のアスペクト比は、凹部B,D、凹部G、凹部A,C,E、凹部Fの順に高くなっている。
図8中、(a)において、凹部A,C,Eよりもアスペクト比が高い凹部Fは、凹部A,C,Eよりも早くCF膜で充填されている。また、CF膜は流動性有機膜として凹部F内に充填されるため、凹部Fの開口は閉塞されていない。
また、図8の(b)では、凹部B,DにはCF膜が堆積しておらず、凹部A,C,EにCF膜が充填し、凹部GにもCF膜が充填している。なお、(b)の状態では、平面部HにはCF膜はほとんど形成されていない。
図8の(c)では、平面部HにおいてもCF膜の堆積が認められる。図8の(d)では、凹部A~GはCF膜により概ね充填され、平面部Hもさらに多くのCF膜が堆積している。図8から分かるように、毛管凝縮を利用した手法では、高アスペクト比のパターンにおいて低アスペクト比のパターンよりも早くCF膜が充填される。言い換えれば、アスペクト比が高い凹部ほど成膜速度が速くなる。また、凹部の底面からCF膜が成長するように充填されている。このため、毛管凝縮を利用して処理時間を調整することで、下地層にダメージを与えずにCF膜を形成することができる。
図9Aは、毛管凝縮を利用してインヒビター層L5が形成された処理対象基板Sの一例を示す図である。図9Bは、図9Aに示す処理対象基板Sにアッシングを行った状態の一例を示す図である。図9Cは、図9Bに示す処理対象基板Sに保護層L6を形成した状態の一例を示す図である。
まず、処理対象基板Sに対して、毛管凝縮を利用してインヒビター層L5を形成する。インヒビター層L5は極低温かつイオンレスで形成されるため、下地層L1および第1層L2へのダメージが抑制できる。その後、アッシングを行ってインヒビター層L5の膜厚を調整する。アッシングは省略してもよい。その後、ALDにより保護層L6を形成する。このように、毛管凝縮を利用してインヒビター層L5を形成すれば、開口閉塞や下地層へのダメージを防止することができる。
<毛管凝縮を利用した処理の温度依存性および圧力依存性>
なお、毛管凝縮を利用してインヒビター層をパターン底部から積み上げるように形成する場合、形成されるインヒビター層は温度依存性および圧力依存性を有する。このため、処理時の温度および圧力を制御して処理を実行する。たとえば、載置台110の温度を極低温領域たとえば-70℃~-20℃程度に制御して処理を実行する。また、処理室102内の圧力をたとえば50mT以上に設定する。また、Ei<10eV以下の低イオン量となるように処理条件を調整する。たとえば、載置台110の温度を-20℃以下、処理室102内の圧力を50mT以上に設定することが好ましい。
例として、C4F6ガス流量を300sccm、処理室102内の圧力を100mTに設定して、載置台110の温度を変化させながらインヒビター層を形成した。この場合、-10℃、-20℃では、等方向に膜が形成されて開口が狭まりボイドが発生した。ボイドとは、開口が塞がることで凹部の内部に形成される空洞である。他方、-30℃、-50℃では、パターン底部から積み上げるようにインヒビター層が形成され、ボイドの発生は観察されなかった。
他方、C4F6ガス流量を300sccm、処理室102内の圧力を50mTとした場合、-10℃ではボイドが発生して等方向に成膜された。他方、-20℃、-30℃、-50℃では、パターン底部から積み上げるようにインヒビター層が形成された。
なお、C4F6ガス流量を125sccm、処理室102内の圧力を50mTとした場合には、-10℃および-20℃でボイドが発生して等方向に成膜され、-30℃ではパターン底部から積み上げるようにインヒビター層が形成されている。
また、IPA(イソプロピルアルコール:C3H8O)ガスを75sccm、処理室102内の圧力を50mTとした場合、-10℃および-30℃の場合にボイドが発生して等方向の成膜が行われ、-40℃および-50℃の場合にはボトムアップで流動性の膜が形成された。
このように、ボトムアップでパターン底部にインヒビター層を形成するための処理条件は、ガス種、圧力およびガス流量によって変化する。ただし、少なくともC4F6ガスの流量を300sccmとした場合は、載置台110の温度を-20℃以下の極低温に維持し、処理室102内を50mT以上の圧力に維持することで、ボトムアップ成膜が実現できる。
また、ガス種については、C4F6ガスの蒸気圧曲線が示す温度以上の温度で蒸気圧になるガスを用いる。たとえば、C4F8、C4F6、IPA(イソプロピルアルコール)は、C4F8ガスの蒸気圧曲線が示す温度と同じまたはそれ以上の温度で蒸気圧となる。かかるガスを用いてウエハW上に成膜する。なお、成膜時にはプラズマを生成しても生成しなくてもよい。なお、上記ガスは炭素含有ガスであってもよい。
このように、処理条件や使用するガス種を変更することによって、所望の位置に所望の膜厚分布のインヒビター層を形成してプラズマ処理を実行することができる。また、下地層へのダメージを抑制しつつパターンを形成することができる。
<実施形態の効果>
上記のように、実施形態に係るプラズマ処理方法は、開口部形成工程(ステップS52)と、第1膜形成工程(ステップS54)と、第2膜形成工程(ステップS55)と、エッチング工程(ステップS57)と、を含む。プラズマ処理装置100は、開口部形成工程において、下地層L1と下地層L1上に形成される第1層L2とを含む処理対象基板Sに対してエッチングを施すことにより、第1層S2に開口部Oを形成する。さらに、プラズマ処理装置100は、開口部Oが所定条件を満足したと判定した場合、第1膜形成工程を実行する。第1膜形成工程においては、プラズマ処理装置100は、化学気相成長により、開口部Oの底面T6にインヒビターを形成することで所定のガス種が吸着しない第1の膜(インヒビター層L5)を形成する。プラズマ処理装置100は、第1の膜の形成後、第2膜形成工程において、所定のガス種を前駆体ガスとする原子層堆積により開口部Oの側壁T5に第2の膜(保護層L4)を形成する。そして、プラズマ処理装置100は、エッチング工程において、開口部Oにエッチングを施す。このため、開口部Oの側壁T5は第2の膜によって保護されエッチングによるダメージを受けない。また、開口部Oの底部T6において、ブレークスルー工程が不要となるため、プラズマ処理装置100は、下地層L1にダメージを与えることなく高精度に開口をエッチングすることができる。このように、実施形態に係るプラズマ処理方法は、プラズマ処理においてパターンに与えるダメージを低減することができる。
また、上記実施形態のプラズマ処理方法は、開口部Oの底面T6と下地層L1の表面との間の距離が所定距離以下か否かを判定する判定工程(図5、ステップS53)をさらに含む。そして、プラズマ処理方法は、第1膜形成工程(図5、ステップS54)および第2膜形成工程(図5、ステップS55)は、距離が所定距離以下であると判定した場合(図5、ステップS53、Yes)に実行する。
また、上記実施形態のプラズマ処理方法の判定工程における所定距離は例えば、20ナノメートルである。第1膜形成工程および第2膜形成工程の実行タイミングを、底部T6と下地層L1の表面との距離が20ナノメートル以下となったときとすることで、プラズマ処理装置100は、ダメージから保護したい位置に保護層を形成することができる。また、プラズマ処理装置100は、底部T6と下地層L1とが近くなってから第1層L2のエッチング条件を適切に設定することができる。
また、上記実施形態のプラズマ処理方法の第2膜形成工程において、ALDサイクルは所定回数繰り返し実行する。このため本実施形態によれば、所望の厚みの第2の膜を成膜して後続のエッチングによるダメージを低減することができる。
また、上記実施形態のプラズマ処理方法の各工程は、同一チャンバ内で実行する。このため本実施形態によれば、工程ごとに処理対象基板をチャンバから移動させて処理を行う等の手間を省くことができる。
また、上記実施形態のプラズマ処理方法において、各工程は、下地層L1と第1層L2とが異なる材料で構成される処理対象基板Sに対して実行する。このため本実施形態によれば、通常ブレークスルー工程が必要となる処理対象基板Sについても、ブレークスルー工程の手間を省くとともに、処理対象基板Sへのダメージを低減することができる。
また、上記実施形態のプラズマ処理方法の第2膜形成工程において、第2の膜L6を第1層L2とは異なる材料で形成する。このため本実施形態によれば、第1層L2のエッチング時に、第2の膜L6により保護される部分にダメージを与えないよう選択比を設定して処理を実行することができる。
また、上記実施形態のプラズマ処理方法において、各工程は、下地層L1がSiO2、第1層L2がSiNまたはSiで形成される前記処理対象基板Sに対して実行し、第2膜形成工程は、第2の膜L6をSiO2膜で形成する。また、上記実施形態のプラズマ処理方法において、各工程は、下地層L1がSi、第1層L2がSiO2で形成される処理対象基板Sに対して実行し、第2膜形成工程は、第2の膜L6をSiNで形成する。このため本実施形態によれば、広く利用されている半導体装置材料を対象として、パターンに与えるダメージを低減することができる。
<変形例>
ところで、上記実施形態では、処理対象基板Sが備える開口部Oの底部T6の面と下地層L1の表面までの距離が20ナノメートル以下になると、インヒビター層L5の形成を開始するものとした。これに限らず、たとえば下地層L1にダメージが発生したと判定した場合に、インヒビター層L5の形成を開始するように、プラズマ処理装置100を形成することができる。
図10Aは、変形例にかかるプラズマ処理が適用される処理対象基板の一例を示す図である。図10Aの処理対象基板S1は、図6Aの処理対象基板Sと同様に、下地層L1、第1層L2、第2層L3を有する。ただし、処理対象基板S1においては、第1層L2に形成された開口部O1の底面T9は、下地層L1に達している。また、下地層L1に形成された開口部O1の底面T9はエッチングにより酸化したダメージ層L7となっている。
変形例に係るプラズマ処理の流れは、図5に示す実施形態に係るプラズマ処理の流れと同様である。ただし、変形例においては、ステップS53における所定条件は、下地層L1内に位置する開口部O1の底部T9にダメージ層(酸化層)L7が形成されたこと、である。なお、ダメージ層L7が形成されたか否かの判定は、たとえば、プラズマの発光具合やエッチングの処理時間に基づいて行うことができる。たとえば、エッチングにより開口部O1の底部T9が下地層L1に達する時間を、ステップS52において実行するエッチングの処理時間としてプラズマ処理装置100の記憶部220に設定する。そして、プラズマ処理装置100は、エッチングの処理時間が終了した場合に、ステップS53の所定条件が満足されたと判定する。
変形例に係るプラズマ処理においては、開口部O1を形成するためのエッチング(ステップS52)の結果、下地層L1内に位置する開口部O1の底部T9にダメージ層L7が形成されたと判定された場合(ステップ53、Yes)に、インヒビター層L5を形成する。インヒビター層L5の形成とその後のALDの処理の流れは、実施形態にかかるプラズマ処理と同様である。変形例の場合もインヒビター層L5は、処理対象基板S1の頂部T7と底部T9にCVDによって形成される。その後、インヒビター層L5が形成されていない側壁T8上に保護層L6が形成される(図10B参照)。図10Bは、図10Aに示す処理対象基板Sに対して変形例に係るプラズマ処理により保護層を形成した場合の一例を示す図である。そして、保護層L6の上からダメージ層L7を除去するための処理が実行される。たとえば、化学的酸化物除去(Chemical Oxide Removal: COR)等のエッチングを用いてダメージ層L7を除去する。CORにおいては、HFガス、NF3ガス、NH3ガス等を使用することができる。また、フッ酸などを用いて湿式除去することができる。これによってダメージ層L7除去によりさらにダメージが拡大することを抑制する(図10C参照)。図10Cは、図10Bに示す処理対象基板から変形例にかかるプラズマ処理によりダメージ層を除去した場合の一例を示す図である。
なお、図5に示すフローは一例であって、実施形態に係るプラズマ処理は他の工程を含んでもよい。また、ステップS53およびS56における所定条件の内容に応じて、図示したものとは異なる処理工程や処理順序を採用してもよい。
<変形例の効果>
上記変形例に係るプラズマ処理方法は、開口部形成工程(ステップS52)と、第1膜形成工程(ステップS54)と、第2膜形成工程(ステップS55)と、エッチング工程(ステップS57)と、を含む。プラズマ処理装置100は、開口部形成工程において、下地層L1と下地層L1上に形成される第1層L2とを含む処理対象基板S1に対してエッチングを施すことにより、第1層S2に開口部O1を形成する。さらに、プラズマ処理装置100は、第1膜形成工程において、開口部O1が所定条件を満足したと判定した場合、化学気相成長により、所定のガス種が吸着しない第1の膜(インヒビター層L5)を形成する。プラズマ処理装置100は、第1の膜を、開口部O1の底面T9にインヒビターを形成することで形成する。プラズマ処理装置100は、第1の膜の形成後、第2膜形成工程において、所定のガス種を前駆体ガスとする原子層堆積により開口部O1の側壁T8に第2の膜(保護層L6)を形成する。そして、プラズマ処理装置100は、エッチング工程において、開口部O1にエッチングを施す。プラズマ処理装置100は、エッチング工程が終了すると(ダメージ層L7が形成されたものとして)第1膜形成工程および第2膜形成工程を実行する。そして、プラズマ処理装置100は、エッチング工程においてダメージ層L7を除去する。このため本変形例によれば、処理過程において不所望のダメージ層L7が形成された場合であっても、他の部分にダメージを与えることなく、当該ダメージ層L7を除去することができる。
なお、上記説明においては、下地層L1、第1層L2、第2の膜L6それぞれの材料の組み合わせ例の一つとして、下地層SiO2,第1層SiNまたはSi,第2の膜SiO2という組み合わせを提示した。また、他の組み合わせ例として、下地層Si、第1層SiO2、第2の膜SiNという組み合わせを提示した。ただし、この組み合わせに限らず、他の材料で構成される処理対象基板に本実施形態および変形例のプラズマ処理を適用することができる。
今回開示された実施形態は全ての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲およびその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
100 プラズマ処理装置
102 処理室
110 載置台
L1 下地層
L2 第1層
L3 第2層
L4 保護層
L5 インヒビター層(第1の膜)
L6 保護層(第2の膜)
L7 ダメージ層
O,O1 開口部
S,S1 処理対象基板
T4,T7 頂部
T5,T8 側壁
T6,T9 底部
W ウエハ

Claims (17)

  1. (a)下地層と下地層上に形成される第1層とを含む基板に対してエッチングを施すことにより、前記第1層に部を形成する工程と、
    (b)前記部が所定条件を満足したと判定した場合、前部の底面に所定のガス種が吸着しない第1の膜を形成する工程と、
    (c)前記工程(b)の後、前記所定のガス種を用いて前記部の側壁に第2の膜を形成する工程と、
    (d)前記を介して前記基板にエッチングを施す工程と、
    を含むプラズマ処理方法。
  2. 前記第1の膜は、化学気相成長(chemical Vapor Deposition)により、前記凹部の底面に形成されたインヒビター層である、請求項1に記載のプラズマ処理方法。
  3. 前記工程(c)は、
    (c1)前記基板を前記所定のガス種を含む前駆体ガスに晒し、前記前駆体ガスを前記凹部の側壁に吸着させる工程と、
    (c2)前記基板を反応ガスから生成されたプラズマに晒し、前記前駆体ガス及び前記反応ガスから前記第2の膜を形成する工程と、
    を含む、請求項1または2に記載のプラズマ処理方法。
  4. 前記工程(c)において、前記工程(c1)および(c2)を所定回数繰り返し実行する、請求項3に記載のプラズマ処理方法。
  5. (e)前記凹部の底面と前記下地層の表面との間の距離が所定距離以下か否かを判定する工程をさらに含み、
    前記工程(b)および(c)は、前記距離が前記所定距離以下であると判定した場合に実行する、請求項1から4のいずれか1項に記載のプラズマ処理方法。
  6. 前記所定距離は20ナノメートルである、請求項に記載のプラズマ処理方法。
  7. 前記工程(b)および(c)は、ダメージ層が形成されたと判定した場合に実行し、
    前記工程(d)は、前記ダメージ層を除去する、請求項1から6のいずれか1項に記載のプラズマ処理方法。
  8. 各工程は、同一チャンバ内で実行する、請求項1からいずれか1項に記載のプラズマ処理方法。
  9. 各工程は、前記下地層と前記第1層とが異なる材料で構成される前記基板に対して実行する、請求項1からのいずれか1項に記載のプラズマ処理方法。
  10. 前記工程(c)において、前記第2の膜を前記第1層とは異なる材料で形成する、請求項1からのいずれか1項に記載のプラズマ処理方法。
  11. 各工程は、前記下地層がSiO2、前記第1層がSiNまたはSiで形成される前記基板に対して実行し、
    前記工程(c)は、前記第2の膜をSiO2膜で形成する、請求項1から10のいずれか1に記載のプラズマ処理方法。
  12. 各工程は、前記下地層がSi、前記第1層がSiO2で形成される前記基板に対して実行し、
    前記工程(c)は、前記第2の膜をSiNで形成する、請求項1から10のいずれか1項に記載のプラズマ処理方法。
  13. 前記工程(c)において、前記第1の膜の厚みが減少する、請求項3に記載のプラズマ処理方法。
  14. 前記第1の膜はフッ素を含み、
    前記所定のガス種はシリコンを含み、
    前記反応ガスは酸素又は窒素を含む、請求項3に記載のプラズマ処理方法。
  15. (a)基板をエッチングして凹部を形成する工程と、
    (b)毛管凝縮を利用して前記凹部の底面にインヒビターにより所定のガス種が吸着しない第1の膜を形成する工程と、
    (c)前記工程(b)の後、前記所定のガス種を用いて前記凹部の側壁に第2の膜を形成する工程と、
    (d)前記凹部を介して前記基板をエッチングする工程と、
    を含む、プラズマ処理方法。
  16. 所定のプログラムを記憶する記憶部と、
    前記プログラムの実行を制御する制御部と、
    を備えるプラズマ処理装置であって、
    前記制御部は、前記プログラムを実行することにより、
    (a)下地層と下地層上に形成される第1層とを含む基板に対してエッチングを施すことにより、前記第1層に部を形成する工程と、
    (b)前記部が所定条件を満足したと判定した場合、化学気相成長により、前記部の底面にインヒビターにより所定のガス種が吸着しない第1の膜を形成する工程と、
    (c)前記工程(b)の後、前記所定のガス種を用いて前記部の側壁に第2の膜を形成する工程と、
    (d)前記を介して前記基板にエッチングを施す工程と
    を実行させる、プラズマ処理装置。
  17. 少なくとも1つのガス供給口と、少なくとも1つのガス排出口とを有するチャンバと、
    前記チャンバ内に配置される載置台と、
    制御部と
    を備え、
    前記制御部は、
    (a)下地層と、前記下地層上の第1層とを含む基板を前記載置台上に配置する工程と、
    (b)前記第1層をエッチングして、前記第1層に凹部を形成する工程と、
    (c)前記凹部が所定の条件を満たすかどうかを判定する工程と、
    (d)前記凹部が前記所定の条件を満たすと判定した場合に、インヒビターにより前記凹部の底部に所定のガス種が吸着しない第1の膜を形成する工程と、
    (e)前記凹部の前記底部に、前記第1の膜に所定のガス種を吸着させることなく、前記所定のガス種によって前記凹部の側壁に、前記第1の膜と異なる第2の膜を形成する工程と、
    (f)前記凹部を介して前記第1層をエッチングする工程と、
    を含む処理を実行するように構成されている、プラズマ処理装置。
JP2019097691A 2018-07-25 2019-05-24 プラズマ処理方法およびプラズマ処理装置 Active JP7257883B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201910660252.XA CN110783187B (zh) 2018-07-25 2019-07-22 等离子体处理方法和等离子体处理装置
TW108125906A TWI841579B (zh) 2018-07-25 2019-07-23 電漿處理方法及電漿處理裝置
KR1020190089863A KR20200011898A (ko) 2018-07-25 2019-07-24 플라즈마 처리 방법 및 플라즈마 처리 장치
US16/521,080 US11239090B2 (en) 2018-07-25 2019-07-24 Plasma processing method and plasma processing apparatus
US17/560,228 US20220115241A1 (en) 2018-07-25 2021-12-22 Plasma processing method and plasma processing apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018139450 2018-07-25
JP2018139450 2018-07-25

Publications (3)

Publication Number Publication Date
JP2020025078A JP2020025078A (ja) 2020-02-13
JP2020025078A5 JP2020025078A5 (ja) 2022-05-31
JP7257883B2 true JP7257883B2 (ja) 2023-04-14

Family

ID=69619505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019097691A Active JP7257883B2 (ja) 2018-07-25 2019-05-24 プラズマ処理方法およびプラズマ処理装置

Country Status (2)

Country Link
JP (1) JP7257883B2 (ja)
TW (1) TWI841579B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230154753A1 (en) * 2021-11-17 2023-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Patterned Semiconductor Device and Method
JP2023118554A (ja) * 2022-02-15 2023-08-25 東京エレクトロン株式会社 シリコン窒化膜の形成方法及び成膜装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005213632A (ja) 2004-02-02 2005-08-11 Nec Electronics Corp 成膜方法
JP2008198659A (ja) 2007-02-08 2008-08-28 Tokyo Electron Ltd プラズマエッチング方法
JP2008305921A (ja) 2007-06-06 2008-12-18 Panasonic Corp 半導体装置及びその製造方法
JP2011054742A (ja) 2009-09-01 2011-03-17 Tokyo Electron Ltd 成膜装置及び成膜方法
JP2014017438A (ja) 2012-07-11 2014-01-30 Tokyo Electron Ltd パターン形成方法及び基板処理システム
JP2016181630A (ja) 2015-03-24 2016-10-13 株式会社東芝 パターン形成方法
JP2017005013A (ja) 2015-06-05 2017-01-05 東京エレクトロン株式会社 半導体装置の製造方法
JP2018037453A (ja) 2016-08-29 2018-03-08 東京エレクトロン株式会社 被処理体を処理する方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041389A (ja) * 1996-07-24 1998-02-13 Sony Corp 半導体装置の製造方法
US7829465B2 (en) * 2006-08-09 2010-11-09 Shouliang Lai Method for plasma etching of positively sloped structures
US8574447B2 (en) * 2010-03-31 2013-11-05 Lam Research Corporation Inorganic rapid alternating process for silicon etch
US8999783B2 (en) * 2013-02-06 2015-04-07 Infineon Technologies Austria Ag Method for producing a semiconductor device with a vertical dielectric layer

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005213632A (ja) 2004-02-02 2005-08-11 Nec Electronics Corp 成膜方法
JP2008198659A (ja) 2007-02-08 2008-08-28 Tokyo Electron Ltd プラズマエッチング方法
JP2008305921A (ja) 2007-06-06 2008-12-18 Panasonic Corp 半導体装置及びその製造方法
JP2011054742A (ja) 2009-09-01 2011-03-17 Tokyo Electron Ltd 成膜装置及び成膜方法
JP2014017438A (ja) 2012-07-11 2014-01-30 Tokyo Electron Ltd パターン形成方法及び基板処理システム
JP2016181630A (ja) 2015-03-24 2016-10-13 株式会社東芝 パターン形成方法
JP2017005013A (ja) 2015-06-05 2017-01-05 東京エレクトロン株式会社 半導体装置の製造方法
JP2018037453A (ja) 2016-08-29 2018-03-08 東京エレクトロン株式会社 被処理体を処理する方法

Also Published As

Publication number Publication date
JP2020025078A (ja) 2020-02-13
TW202011481A (zh) 2020-03-16
TWI841579B (zh) 2024-05-11

Similar Documents

Publication Publication Date Title
CN112593212B (zh) 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
JP6373150B2 (ja) 基板処理システム及び基板処理方法
US11380551B2 (en) Method of processing target object
US20220115241A1 (en) Plasma processing method and plasma processing apparatus
TWI766866B (zh) 蝕刻方法
JP2017208469A (ja) 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
JP2018148193A (ja) 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
WO2007052534A1 (ja) エッチング方法及びエッチング装置
JP7257883B2 (ja) プラズマ処理方法およびプラズマ処理装置
JP2022138115A (ja) エッチング方法
JP2010016213A (ja) プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
JP7323330B2 (ja) 基板処理方法および基板処理装置
US20210327719A1 (en) Method for processing workpiece
JP2021515394A (ja) 空隙を形成するためのシステム及び方法
JP7071850B2 (ja) エッチング方法
JP3950446B2 (ja) 異方性エッチング方法
JP7278456B2 (ja) プラズマ処理装置
US12074009B2 (en) Apparatus for processing a substrate
US11201063B2 (en) Substrate processing method and substrate processing apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230404

R150 Certificate of patent or registration of utility model

Ref document number: 7257883

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150