JP2014017438A - パターン形成方法及び基板処理システム - Google Patents

パターン形成方法及び基板処理システム Download PDF

Info

Publication number
JP2014017438A
JP2014017438A JP2012155359A JP2012155359A JP2014017438A JP 2014017438 A JP2014017438 A JP 2014017438A JP 2012155359 A JP2012155359 A JP 2012155359A JP 2012155359 A JP2012155359 A JP 2012155359A JP 2014017438 A JP2014017438 A JP 2014017438A
Authority
JP
Japan
Prior art keywords
gas
film
silicon
etching
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012155359A
Other languages
English (en)
Other versions
JP6001940B2 (ja
Inventor
Kazuhiro Kubota
和宏 久保田
Ryukichi Shimizu
隆吉 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012155359A priority Critical patent/JP6001940B2/ja
Priority to KR1020147034723A priority patent/KR102080246B1/ko
Priority to PCT/JP2013/068883 priority patent/WO2014010630A1/ja
Priority to CN201380030754.5A priority patent/CN104380440B/zh
Priority to US14/406,809 priority patent/US9279184B2/en
Priority to TW102124645A priority patent/TWI576914B/zh
Publication of JP2014017438A publication Critical patent/JP2014017438A/ja
Application granted granted Critical
Publication of JP6001940B2 publication Critical patent/JP6001940B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3347—Problems associated with etching bottom of holes or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】基板上の凹みパターンを良好に形成する。
【解決手段】フッ化炭素（ＣＦ）系ガスを含むエッチングガスから生成されたプラズマにより、マスクを介して基板上のシリコン含有膜をエッチングし、該シリコン含有膜に所定パターンの凹みを形成するエッチング工程と、
シリコン化合物ガスを使用して前記所定パターンの凹みの表面に吸着された層を、酸化性ガス又は窒化性ガスから生成されたプラズマにより酸化又は窒化させ、前記所定パターンの凹みの表面にシリコン酸化膜又はシリコン窒化膜を成膜する成膜工程と、
を含むことを特徴とするパターン形成方法が提供される。
【選択図】図３

Description

本発明は、パターン形成方法及び基板処理システムに関する。
高いアスペクト比を有する深い穴（コンタクトホール）をプラズマによりエッチングする場合、穴底が深くなるに従いプラズマのラジカルが穴底に到達する量が減少し、エッチングレートが下がる。
深さ方向でエッチングレートが低下すると、穴の上部の直径より穴の下方の直径が大きくなるボーイング形状（図２（ｂ）参照）が発生する。また、エッチング中に穴底だけでなく穴の側壁がエッチングされて、穴の上部の直径であるＣＤ値（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ）が大きくなることによりアスペクト比が低下し、所望の半導体デバイス特性が得られなくなってしまう。
ところで、膜の成膜には様々な方法があり、例えば特許文献１には、原子層堆積法ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）により、デバイス上に緻密な誘電体層を成膜することにより、デバイスを保護する技術が開示されている。
特表２０１１−５２６０７８号公報
しかしながら、特許文献１には、エッチングにより形成されたパターン形状を修復する目的で成膜処理を行うことは想定されていない。よって、特許文献１では、エッチングにより形成されたパターン形状を修復する効果は得られない。
そこで、本発明は、上記課題に鑑みてなされたものであり、基板上の凹みパターンを良好に形成することが可能なパターン形成方法及び基板処理システムを提供する。
上記課題を解決するために、本発明のある観点によれば、
フッ化炭素（ＣＦ）系ガスを含むエッチングガスから生成されたプラズマにより、マスクを介して基板上のシリコン含有膜をエッチングし、該シリコン含有膜に所定パターンの凹みを形成するエッチング工程と、
シリコン化合物ガスを使用して前記所定パターンの凹みの表面に吸着された層を、酸化性ガス又は窒化性ガスから生成されたプラズマにより酸化又は窒化させ、前記所定パターンの凹みの表面にシリコン酸化膜又はシリコン窒化膜を成膜する成膜工程と、
を含むことを特徴とするパターン形成方法が提供される。
以上説明したように、本発明によれば、基板上の凹みパターンを良好に形成することができる。
穴のエッチング深さとエッチングレートとの関係を示した図。 穴のアスペクト比とボーイング形状を説明するための図。 第１及び第２実施形態に係るパターン形成方法を説明するための図。 第１実施形態に係るパターン形成処理を示したフローチャート。 第１実施形態に係るＡＬＤ処理を示したフローチャート。 第１実施形態に係るＡＬＤ処理の有無と穴形状を示した図。 第１実施形態に係るＡＬＤ処理の有無と穴形状を示す各種測定値を示した図。 第２実施形態に係るパターン形成処理を示したフローチャート。 第１及び第２実施形態に係る基板処理システムの構成図。 第１及び第２実施形態に係るエッチング装置の構成図。 第１及び第２実施形態に係る成膜装置の構成図。
以下に添付図面を参照しながら、本発明の実施形態について説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
［はじめに］
高いアスペクト比（Ａｓｐｅｃｔ Ｒａｔｉｏ：ＡＲ）を有するコンタクトホール（穴）をプラズマによりエッチングする場合、ホール底が深くなるに従いプラズマのラジカルが穴の底に到達する量が減少し、エッチングレートが低くなる。この現象について、図１及び図２を参照しながら説明する。図１は、コンタクトホールのエッチング深さとエッチングレートとの関係を示した図である。図２は、コンタクトホールのアスペクト比の定義と、ボーイング形状を説明するための図である。
これまでは、求められるコンタクトホールのアスペクト比は５０程度であった。アスペクト比は、図２（ａ）に示したように、穴の開口部の直径φ（トップＣＤ）に対する穴の深さｈにて示される。例えば、穴の直径φが４０ｎｍ、穴の深さｈが２μｍのときアスペクト比は５０となる。
近年、更なる微細加工に伴い、穴の直径φが２０ｎｍ程度の細い穴を形成することが要求されるようになっている。例えば、穴の直径φが２０ｎｍ、穴の深さｈが２μｍのときアスペクト比は１００となる。
しかしながら、エッチングする穴が深くなるにつれ、エッチングレートが低下する。エッチングレートは、単位時間当たりに削ることができる量である。例えば、図１（ａ）には、エッチングによりシリコン酸化膜（ＳｉＯ２）に穴を形成する際のエッチングタイムに応じた穴形状の断面が示されている。この実験では、平行平板プラズマにおいて下部２周波数印加の平行平板エッチング装置（図１０参照）が用いられる。エッチングのプロセス条件は、圧力が２．６６Ｐａ、プラズマ生成用の高周波電力ＨＦの周波数が６０ＭＨｚ、パワーが１２００Ｗ、イオン引き込み用の高周波電力ＬＦの周波数が４００ｋＨｚ、パワーが４５００Ｗ、ガス種がＣ４Ｆ６／Ｃ４Ｆ８／Ａｒ／Ｏ２の混合ガスである。この条件でポリシリコンをマスクとしてシリコン酸化膜をエッチングする。図１（ａ）では、左からエッチングタイム６０ｓ、１８０ｓ・・・６００ｓのときの穴の断面形状と、穴の直径φと、アスペクト比ＡＲの数値が示されている。実験結果によれば、エッチングの深さｈが深くなるにしたがって、穴の直径φが大きくなり、アスペクト比ＡＲが変動している。
図１（ｂ）には、エッチングタイムＥＴ（横軸）に対するエッチング深さ（縦軸）として、シリコン酸化膜のエッチングされた穴の深さと、シリコン酸化膜をエッチングする際のパターンが形成されたポリシリコンマスクの残り量が示されている。図１（ｃ）には、エッチングタイムＥＴ（横軸）に対するエッチングレート（縦軸）として、シリコン酸化膜のエッチングレートとマスクのエッチングレートが示されている。
図１（ｂ）及び図１（ｃ）によれば、エッチングタイムＥＴが長くなり、穴が深くなるほどシリコン酸化膜のエッチングレートが下がり、穴がエッチングされにくくなっていることが分かる。また、エッチングタイムＥＴによらず、マスクのエッチングレートは概ね一定で、ポリシリコンマスクの減り量はほとんど一定である。
以上から、直径が小さく、深い穴をエッチングすると、深さ方向でエッチングレートが低下し、深さ方向に穴の中間部の直径（ボーイングＣＤ）が穴の上部の直径（トップＣＤ）より大きくなるボーイング形状（図２（ｂ）参照）が発生する。
また、エッチング中に穴の側壁がエッチングされ、穴のＣＤが広がる。これにより、所望のアスペクト比が形成できなくなり、所望の半導体デバイス特性が得られなくなってしまう。例えば、トップＣＤがφ２５ｎｍ、穴の深さが２．５μｍの場合、アスペクト比は、１００（＝２．５μｍ／φ２５ｎｍ）となる。しかし、エッチング中に穴の側壁がエッチングされ、トップＣＤがφ４０ｎｍに広がると、アスペクト比は６２．５（＝２．５μｍ／φ４０ｎｍ）と低下し、所望の半導体デバイス特性が得られなくなってしまう。エッチングマスクとしてポリシリコンマスクを用いた場合を説明したが、レジストマスクであってもよい。
そこで、本実施形態に係るパターン形成方法では、エッチングにより形成された穴の表面にＡＬＤ法によりＳｉＯ２を堆積させる。これにより、穴の直径ＣＤの広がりや穴のボーイング形状を補修することができる。このように、本実施形態では、エッチング処理の後にエッチング形状の修復を目的とした成膜処理を行うパターン形成方法を提案する。
本実施形態に係るパターン形成方法では、図３（ａ）に示した初期状態のシリコン酸化膜２６及びシリコン窒化膜２７に対するエッチング処理を実行する。ここでは、シリコン酸化膜２６とシリコン窒化膜２７をそれぞれエッチングしているが、エッチングする膜はシリコン酸化膜２６だけの構成でもよいし、シリコン窒化膜２７だけの構成でもよい。これらの総称として以降では、シリコン含有膜３０と称する。
シリコン含有膜３０をエッチング処理した結果、図３（ｂ）に示したようにＣＤ（ホール径φ）が広がった穴形状が形成される。そこで、形成された穴の表面に、図３（ｃ）に示した修復膜２９を成膜する。これにより、穴を補修し、穴のＣＤを再び細くさせ、これによりアスペクト比を改善する。また、穴の側壁の形状を垂直にする。図３では、一例として、穴の直径φの設計値２５ｎｍに対して（図３（ａ））、エッチング処理時に４０ｎｍに広がった後（図３（ｂ））であっても、ＡＬＤによる成膜処理により再び２５ｎｍに補修された様子（図３（ｃ））が示されている。以下、第１実施形態、第２実施形態の順に各実施形態に係るパターン形成方法について詳しく説明する。
＜第１実施形態＞
第１実施形態に係るパターン形成方法では、図３（ａ）に示したように、シリコン基板（Ｓｉ）２５上にシリコン酸化膜（ＳｉＯ２）２６、シリコン窒化膜（ＳｉＮ）２７、ポリシリコンマスク２８が順に積層された初期状態において、図４に示したパターン形成処理を行う。図４は、第１実施形態に係るパターン形成処理を示したフローチャートである。なお、ポリシリコンマスク２８には、フォトリソグラフィー技術を用いて直径φが２５ｎｍのホールのパターンが形成されている。
[パターン形成処理]
（エッチング処理）
図４に示したパターン形成処理が開始されると、ステップＳ１０にてエッチング処理が実行される。この実験では、平行平板プラズマにおいて下部２周波数印加型の平行平板エッチング装置（図１０参照）が用いられる。エッチングのプロセス条件は、圧力が２．２７Ｐａ、プラズマ生成用の高周波電力ＨＦの周波数が６０ＭＨｚ、パワーが１５００Ｗ、イオン引き込み用の高周波電力ＬＦの周波数が４００ｋＨｚ、パワーが７８００Ｗ、ガス種がＣ４Ｆ６／Ｃ３Ｆ８／Ａｒ／Ｏ２の混合ガスである。この条件でポリシリコンマスク２８を介してシリコン含有膜３０（シリコン窒化膜２７及びシリコン酸化膜２６）をエッチングする。
（マスク除去処理）
次に、ステップＳ１２にてマスク除去処理が実行される場合がある。このマスク除去処理は、エッチング処理のマスクがレジストマスクの場合、実行される。
（成膜処理）
次に、ステップＳ１４にてＡＬＤによる成膜処理（ＡＬＤ処理）が実行される。ここでは、マイクロ波プラズマ装置（図１１参照）が成膜装置として使用される。成膜処理（Ｓ１４）は、図５に示したように、ステップＳ２０のガス吸着工程、ステップＳ２２の第１の排気工程、ステップＳ２４のプラズマ処理工程、ステップＳ２６の第２の排気工程の順に実行される。
１．ガス吸着工程（ステップＳ２０）
図５に示すように、ガス吸着工程では、成膜ガスとして、前駆体（プリカーサ）ガスとしてＢＴＢＡＳ（ｂｉｓ−ｔｅｒｔｉａｒｙｌ−ｂｕｔｈｙｌ−ａｍｉｎｏ−ｓｉｌａｎｅ）及びアルゴンガス（Ａｒ）が供給される。これにより、ＢＴＢＡＳに含まれるシリコン原子が穴の表面に化学的に吸着される。
このガス吸着工程におけるプロセス条件の一例としては、圧力を１３３Ｐａに制御し、ＢＴＢＡＳを３０ｓｃｃｍ、アルゴンガス（Ａｒ）を５４０ｓｃｃｍを供給する。
２．第１の排気工程（ステップＳ２２）
第１の排気工程では、余剰に吸着した成膜ガスを除去する。具体的には、第１の排気工程では、パージガスとしてアルゴンガス（Ａｒ）を供給しながら排気装置を用いて処理容器内の排気が行われる。これにより、穴の表面に過剰に化学的に吸着したケイ素（Ｓｉ）をパージ（除去）することができる。これにより、穴の表面にはケイ素（Ｓｉ）の原子層が形成される。ここでいう原子層は、ケイ素（Ｓｉ）の原子が１原子分だけ層になったもののみならず、複数原子分の層も含む。
この第１の排気工程におけるプロセス条件の一例としては、圧力を２６６Ｐａ以上に制御し、アルゴンガス（Ａｒ）を５４０ｓｃｃｍ供給する。
３．プラズマ処理工程（ステップＳ２４）
プラズマ処理工程では、マイクロ波によるプラズマ処理を行う。具体的には、プラズマ処理工程では、反応性ガスとして酸素ガス（Ｏ２）がアルゴンガス（Ａｒ）と共にプラズマ処理ガスとして処理容器内に供給される。また、マイクロ波が処理容器内に供給される。マイクロ波の電界エネルギーにより、プラズマ処理ガスは電離及び解離され、これによりプラズマが生成される。生成されたプラズマ中の酸素ラジカル（Ｏ＊）により、穴の表面に吸着した原子層が酸化される。これにより、穴の表面には、シリコン酸化膜（ＳｉＯ２）が成膜される。
このプラズマ処理工程におけるプロセス条件の一例としては、圧力を１３３Ｐａに制御し、酸素ガス（Ｏ２）を６０ｓｃｃｍ、アルゴンガス（Ａｒ）を５４０ｓｃｃｍ供給する。このとき、周波数が例えば、２．４５ＧＨｚのマイクロ波の電力を３ｋＷ供給する。
なお、酸素ガス（Ｏ２）の替わりに、オゾン（Ｏ３）、一酸化二窒素（Ｎ２Ｏ）、酸化窒素（Ｎ３Ｏ）、一酸化炭素（ＣＯ）、二酸化炭素（ＣＯ２）またはそれらの組み合わせなどの化合物を含有するガスによっても、プラズマ中の酸素ラジカル（Ｏ＊）により、穴の表面に吸着した原子層を酸化することができる。これらのガスは、酸化性ガスの一例である。また、アルゴンガス（Ａｒ）に替えて他の不活性ガスを用いることもできる。
４．第２の排気工程（ステップＳ２６）
第２の排気工程では、未反応のプラズマ処理ガスを除去する。具体的には、第２の排気工程では、第１の排気工程と同様に、パージガスとしてアルゴンガス（Ａｒ）を供給しながら排気装置を用いて処理容器内の排気を行う。これにより、未反応のプラズマ処理ガスが排気される。
この第２の排気工程におけるプロセス条件の一例としては、第１の排気工程と同様に圧力を２６６Ｐａ以上に制御し、アルゴンガス（Ａｒ）を５４０ｓｃｃｍ供給する。
図５のステップＳ２８では、上記１〜４の各工程を一回ずつ実行した場合を１サイクルとして、予め定められた繰り返し回数分のサイクルを実行したかを判定する。例えば、穴の側壁の片側に５ｎｍの膜厚のシリコン酸化膜（ＳｉＯ２）を成膜したい場合、５ｎｍを１サイクルで形成可能な膜厚で割った値が繰り返し回数となる。例えば、原子層を３０回〜４０回積層させて、所望の膜厚のシリコン酸化膜が形成される。
[実験結果]
図６に上記パターン形成方法による実験結果を示す。図６の左側に示した「エッチングプロセス」は、シリコン含有膜３０（シリコン酸化膜２６及びシリコン窒化膜２７）を被エッチング対象膜として、図４のエッチング処理（ステップＳ１０）を実行した後の穴の断面図を示す。このとき、ポリシリコンマスク２８に替えてレジストマスクが用いられる場合、マスク除去処理（ステップＳ１２）を実行してマスクを除去してもよい。
図６の右側に示した「エッチングプロセス＋ＡＬＤプロセス」は、ポリシリコンマスク２８を介して、シリコン含有膜３０（シリコン酸化膜２６及びシリコン窒化膜２７）を被エッチング対象膜として、エッチング処理（ステップＳ１０）を実行した後、ＡＬＤによる成膜処理（ステップＳ１４）で穴の補修を行った状態の穴の縦断面を示す。「エッチングプロセス＋ＡＬＤプロセス」には、穴の片側の側壁に５ｎｍ（左側）及び１０ｎｍ（右側）の膜厚のシリコン酸化膜を成膜することを目標とした回数分だけ、それぞれ上記１〜４の工程のサイクルを繰り返した場合を示す。
「エッチングプロセス」及び「エッチングプロセス＋ＡＬＤプロセス」のそれぞれについて、左側の描写は膜に形成された穴の全体図を示し、右側の描写は穴の上部拡大図を示す。これによれば、ＡＬＤによる成膜処理を行った場合には、行わなかった場合より穴のボーイング形状が修復され、穴の側壁をより垂直に形成することができた。また、ＡＬＤによる成膜処理を行った場合には、行わなかった場合より穴のＣＤを細くすることができた。
この実験結果を表す各種数値を図７に示す。図７は、穴の上部の径であるトップＣＤ，穴の中間部の径であるボーイングＣＤ、深さｈ、アスペクト比Ａｒ（図２（ｂ）参照）を計測した結果を示している。これによれば、「エッチングプロセス＋ＡＬＤプロセス」で得られた穴のアスペクト比は、「エッチングプロセス」で得られた穴のアスペクト比より大きくなっていた。ＡＬＤ処理により、深さｈに対して穴が細くなりＣＤ値が小さくなったためである。
また、「エッチングプロセス＋ＡＬＤプロセス」で得られたボーイングＣＤとトップＣＤとの差分は、「エッチングプロセス」で得られたボーイングＣＤとトップＣＤとの差分より小さくなった。つまり、ＡＬＤ処理により穴が細っただけでなく、ボーイング形状が改善され、穴の壁面がより垂直になった。
以上に説明したように、本実施形態に係るパターン形成方法によれば、穴の表面に緻密な共形のシリコン酸化膜を堆積させることにより、穴径と穴の形状を修復できる。また、穴に堆積させるシリコン酸化膜の厚さを調整することができる。
（成膜処理の変形例）
ＡＬＤによる成膜処理（ステップＳ１４）の変形例としては、シリコン酸化膜に替えてシリコン窒化膜を成膜してもよい。被エッチング対象膜とＡＬＤにより積層される膜との関係は、被エッチング処理膜がシリコン酸化膜の場合、ＡＬＤによる膜はシリコン酸化膜であってもよいし、シリコン窒化膜であってもよいが、シリコン酸化膜であることが好ましい。また、被エッチング処理膜がシリコン窒化膜の場合、ＡＬＤによる膜はシリコン酸化膜であってもよいし、シリコン窒化膜であってもよいが、シリコン窒化膜であることが好ましい。つまり、被エッチング処理膜とＡＬＤにより積層される膜とは同じ膜であることが好ましい。
シリコン窒化膜を成膜する場合にも、マイクロ波プラズマ装置（図１１参照）が成膜装置として使用される。シリコン窒化膜を成膜する場合も、基本的には、図５の１〜４の工程（ステップＳ２０，Ｓ２２，Ｓ２４，Ｓ２６）を１サイクルとして予め定められた繰り返す回数分のサイクルを繰り返し実行する。ここでは、シリコン窒化膜を成膜する際のプロセス条件を中心に説明する。
１．ガス吸着工程
シリコン窒化膜を成膜する場合、図５のステップＳ２０のガス吸着工程では、穴の表面に前駆体ガスであるＤＣＳ（Dichlorosilane、ジクロロシラン）が供給される。これにより、ＤＣＳに含まれるケイ素（Ｓｉ）が穴の表面に化学的に吸着される。
このガス吸着工程におけるプロセス条件の一例としては、圧力を４００Ｐａに制御し、ＤＣＳを２８０ｓｃｃｍ、アルゴンガス（Ａｒ）を９００ｓｃｃｍ、窒素ガス（Ｎ２）を９００ｓｃｃｍ供給する。
２．第１の排気工程
次に、第１の排気工程では、穴の表面に窒素ガス（Ｎ２）、アンモニアガス（ＮＨ３）及びアルゴンガス（Ａｒ）を供給する。これにより、第１の排気工程では、穴の表面に過剰に化学的に吸着したケイ素（Ｓｉ）が除去され、ケイ素（Ｓｉ）の原子層が形成される。
この第１の排気工程におけるプロセス条件の一例としては、圧力を２６６Ｐａに制御し、窒素ガス（Ｎ２）を９００ｓｃｃｍ、アンモニアガス（ＮＨ３）を４００ｓｃｃｍ、アルゴンガス（Ａｒ）を９００ｓｃｃｍ供給する。
３．プラズマ処理工程
次に、プラズマ処理工程では、穴の表面に反応性ガスとして、窒素ガス（Ｎ２）及びアンモニアガス（ＮＨ３）をアルゴンガス（Ａｒ）と共に供給し、マイクロ波を処理容器内に供給する。これにより、マイクロ波によるプラズマ処理が行われ、穴の表面には、シリコン窒化膜（ＳｉＮ）が成膜される。シリコン窒化膜（ＳｉＮ）は、図３（ｃ）の穴形状を修復するための修復膜２９の一例である。
このプラズマ処理工程におけるプロセス条件の一例としては、圧力を６６７Ｐａに制御し、窒素ガス（Ｎ２）を９００ｓｃｃｍ、アンモニアガス（ＮＨ３）を４００ｓｃｃｍ、アルゴンガス（Ａｒ）を９００ｓｃｃｍ供給する。窒素ガス（Ｎ２）、アンモニアガス（ＮＨ３）は、窒化性ガスの一例である。このとき、例えば、周波数が２．４５ＧＨｚ、電力が４ｋＷのマイクロ波を供給する。
４．第２の排気工程
プラズマ処理後、第２の排気工程では、未反応のプラズマ処理ガスを除去する。具体的には、第２の排気工程では、第１の排気工程と同様に、アルゴンガス（Ａｒ）を供給しながら排気装置を用いて処理容器内の排気を行う。これにより、未反応のプラズマ処理ガスが排気される。
この第２の排気工程におけるプロセス条件の一例としては、第１の排気工程と同様に圧力を２６６Ｐａに制御し、窒素ガス（Ｎ２）、アンモニアガス（ＮＨ３）及びアルゴンガス（Ａｒ）を第１の排気工程と同じ流量だけ供給する。
以上に説明した変形例によれば、成膜装置は、穴の表面に窒素ガス（Ｎ２）又はアンモニアガス（ＮＨ３）等の反応性ガスとともにプラズマを供給し、穴の表面を窒化させる。これにより、シリコン窒化膜（ＳｉＮ）が穴の壁面に成膜される。
これによれば、穴の表面に緻密な共形のシリコン窒化膜を堆積させることにより、穴径と穴の形状を修復できる。また、穴に堆積させるシリコン窒化膜の厚さを調整することができる。
なお、ＡＬＤ法を用いた成膜処理に替えて、ＭＬＤ（Ｍｏｌｅｃｕｌａｒ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いた成膜処理を利用しても良い。これによっても、穴の表面にシリコン酸化膜またはシリコン窒化膜を堆積させることができ、穴径と穴の形状を修復できる。
前駆体ガスの他の例としては、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）が挙げられる。また、ＯＭＣＴＳに加えて、一般式Ｒｘ−Ｓｉ−（ＯＲ'）ｙ（式中、各ＲはＨ、ＣＨ３、ＣＨ２ＣＨ３または他のアルキル基であり、各Ｒ'はＣＨ３、ＣＨ２ＣＨ３または他のアルキル基であり、ｘは０〜４であり、ｙは０〜４であり、ｘ＋ｙ＝４である）を有する、ジメチルジメトキシシラン（ＣＨ３）２−Ｓｉ−（Ｏ−ＣＨ３）２などの前駆体ガスを用い、適切なプロセスウィンドウによって薄い共形層を堆積させることもできる。使用可能な他の前駆体ガスには、構造（Ｒｘ−Ｓｉ−Ｏ−Ｓｉ−Ｒｙ）ｚを有する、１，３−ジメチルジシロキサン（ＣＨ３−ＳｉＨ２−Ｏ−ＳｉＨ２−ＣＨ３）、１，１，３，３−テトラメチルジシロキサン（（ＣＨ３）２−ＳｉＨ−Ｏ−ＳｉＨ−（ＣＨ３）２）、ヘキサメチルジシロキサン（（ＣＨ３）３−Ｓｉ−Ｏ−Ｓｉ−（ＣＨ３）３）などの有機ジシロキサンが含まれる。使用可能な他の前駆体ガスには、環状有機シロキサン（Ｒｘ−Ｓｉ−Ｏ）ｙ（式中、ｙは２より大きく、ｘは１〜２であり、ＲｘはＣＨ３、ＣＨ２ＣＨ３または他のアルキル基である）が含まれる。使用可能な環状有機シリコン化合物は、３つ以上のシリコン原子を有する環式構造を含むことができ、環式構造はさらに、１つまたは複数の酸素原子を含むことができる。市販の環状有機シリコン化合物は、交互のシリコン原子および酸素原子を有し、１つまたは２つのアルキル基がシリコン原子に結合した環を含む。
例えば、環状有機シリコン化合物は、下記化合物の１つまたは複数を含むことができる：
ヘキサメチルシクロトリシロキサン（−Ｓｉ（ＣＨ３）２−Ｏ−）３−環状、
１，３，５，７−テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）（−ＳｉＨ（ＣＨ３）−Ｏ−）４−環状、
オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）（−Ｓｉ（ＣＨ３）２−Ｏ−）４−環状、および
１，３，５，７，９−ペンタメチルシクロペンタシロキサン（−ＳｉＨ（ＣＨ３）−Ｏ−）５環状。
以上の前駆体ガスは、シリコン化合物を含む成膜ガスの一例である。
＜第２実施形態＞
次に、第２実施形態に係るパターン形成方法について、図８を参照しながら説明する。図８は、第２実施形態に係るパターン形成処理を示したフローチャートである。第２実施形態に係るパターン形成処理では、図４に示した第１実施形態に係るパターン形成処理のステップＳ１０、Ｓ１２、Ｓ１４に加えて、ステップＳ３０、Ｓ３２のＡＬＤ処理の繰り返し回数の算出処理が実行される。
つまり、第２実施形態に係るパターン形成処理では、ステップＳ１０のエッチング処理実行中若しくは実行後に、ステップＳ３０にて、エッチングされた穴の形状をモニターする。ステップＳ３２では、モニターの結果に基づき、エッチングされた穴の直径を算出し、算出された穴の直径に応じて、穴の表面に堆積すべき膜厚を算出し、算出された膜厚に対するＡＬＤ処理の繰り返し回数ｎを算出する。
そして、ステップＳ１４にて呼び出される図５のステップＳ２０，Ｓ２２，Ｓ２４，Ｓ２６の１サイクルに対して、ステップＳ３２にて算出された繰り返し回数ｎだけサイクルを繰り返す。つまり、繰り返し回数ｎに基づき、ステップＳ２８の回数が決められることになる。
本実施形態によれば、エッチングされた穴の形状をモニターし、モニターの結果に基づき、エッチング処理状況に応じてＡＬＤによる成膜処理の繰り返し回数を可変に制御する。これにより、エッチング時の実際の穴の形状のバラツキに応じて膜厚を調整することができる。つまり、穴の実際の形状に応じた膜厚のシリコン含有層を穴の表面に堆積させることができる。これにより、穴径と穴の形状を更に高い精度で修復することができる。
以上、第１及び第２実施形態に係るパターン形成方法について詳細に説明した。第１及び第２実施形態に係るパターン形成方法によれば、エッチング後に実行される成膜処理によって、穴径と穴の形状を修復することができる。
第１及び第２実施形態にて形成された修復膜２９を含む深穴のパターンは、電極やキャパシタンスを形成する際の型となる。第１及び第２実施形態に係るパターン形成方法によれば、電極やキャパシタンスを形成する際、修復膜２９は、ＡＬＤ法により緻密に形成されているため、被エッチング対象のシリコン含有膜３０（シリコン酸化膜２６やシリコン窒化膜２７）から剥がれない。よって、電極やキャパシタンスの形成後、修復膜２９をシリコン含有膜３０（シリコン酸化膜２６やシリコン窒化膜２７）と同時に迅速に除去することができる。
［基板処理システム］
次に、第１及び第２実施形態に係るパターン形成方法を実施するための基板処理システムの一例について、図９を参照しながら説明する。図９は、第１及び第２実施形態に係る基板処理システムの構成例である。基板処理システム２００は、図３（ａ）の初期状態に示した積層膜が形成された基板に、図４及び図８のステップＳ１０、Ｓ１２、Ｓ１４を実行するとともに、図８のＳ３０、Ｓ３２の処理を実行可能である。
基板処理システム２００は、エッチング処理（ステップＳ１０）及びマスク除去処理（ステップＳ１２）を行うエッチング装置１、マスク除去処理後のＡＬＤによる成膜処理（ステップＳ１４）を行う成膜装置２を有する。処理装置３，４も同様に、エッチング処理、成膜処理を行う装置としてもよい。
エッチング装置１、成膜装置２、処理装置３，４は、六角形をなす搬送室５の４つの辺に、それぞれ対応して設けられている。また、搬送室５の他の２つの辺には、各々、ロードロック室６、７が設けられている。これらロードロック室６、７の搬送室５と反対側には、搬入出室８が設けられている。搬入出室８のロードロック室６、７と反対側には、ウエハＷを収容可能な３つのフープ（Ｆｏｕｐ）Ｆを取り付けるポート９、１０、１１が設けられている。
エッチング装置１、成膜装置２、処理装置３，４及びロードロック室６、７は、搬送室５の六角形の各辺に、ゲートバルブＧを介して接続されている。各室は、各ゲートバルブＧを開放することにより、搬送室５と連通され、各ゲートバルブＧを閉じることにより、搬送室５から遮断される。また、ロードロック室６、７の搬入出室８に接続される部分にもゲートバルブＧが設けられている。ロードロック室６、７は、ゲートバルブＧを開放することにより搬入出室８に連通され、閉じることにより搬入出室８から遮断される。
搬送室５内には、エッチング装置１、成膜装置２、処理装置３，４及びロードロック室６、７に対して、ウエハＷの搬入出を行う搬送装置１２が設けられている。搬送装置１２は、搬送室５の略中央に配設されており、回転及び伸縮可能な回転・伸縮部１３の先端にウエハＷを保持する２つのブレード１４ａ、１４ｂを有している。ブレード１４ａ、１４ｂは、互いに反対方向を向くように回転・伸縮部１３に取り付けられている。なお、この搬送室５内は所定の真空度に保持されるようになっている。
なお、搬入出室８の天井部には、ＨＥＰＡフィルタ（不図示）が設けられている。ＨＥＰＡフィルタを通過して有機物やパーティクル等が除去された清浄な空気が、搬入出室８内にダウンフロー状態で供給される。そのため、大気圧の清浄空気雰囲気でウエハＷの搬入出が行われる。搬入出室８のフープＦ取り付け用の３つのポート９、１０、１１には、各々シャッター（不図示）が設けられている。これらポート９、１０、１１にウエハＷを収容した又は空のフープが直接取り付けられ、取り付けられた際にシャッターが外れて外気の侵入を防止しつつ搬入出室８と連通する構成になっている。また、搬入出室８の側面には、アライメントチャンバー１５が設けられており、ウエハＷのアライメントが行われる。
搬入出室８内には、フープＦへのウエハＷの搬入出及びロードロック室６、７へのウエハＷの搬入出を行う搬送装置１６が設けられている。搬送装置１６は、２つの多関節アームを有しており、フープＦの配列方向に沿ってレール１８上を走行可能な構造となっている。ウエハＷの搬送は、先端のハンド１７上にウエハＷを載せて実施される。なお、図９では、一方のハンド１７が搬入出室８に存在し、他方のハンドはフープＦ内に挿入されている状態を示している。
基板処理システム２００の構成部（例えばエッチング装置１、成膜装置２、処理装置３，４、搬送装置１２、１６）は、コンピュータからなる制御部２０に接続され、制御される構成となっている。また、制御部２０には、オペレータがシステムを管理するためにコマンドの入力操作等を行うキーボードや、システムの稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース２１が接続されている。
制御部２０には、さらに、システムで実行される、図４、図５、図８に示した各種処理を制御部２０の制御にて実現するための制御プログラムや、処理条件に応じて各構成部に処理を実行させるためのプログラム（即ち処理レシピ）が格納された記憶部２２が接続されている。処理レシピは記憶部２２の中の記憶媒体に記憶されている。記憶媒体は、ハードディスクであっても良く、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであっても良い。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させる構成であっても良い。
基板処理システム２００での処理は、例えば、ユーザーインターフェース２１からの指示等にて任意の処理レシピを記憶部２２から呼び出して制御部２０に実行させることで実施される。なお、制御部２０は、各構成部を直接制御するようにしても良いし、各構成部に個別のコントローラを設け、それらを介して制御するようにしても良い。
本発明の実施の形態に係る基板処理システム２００においては、まず、前処理が行われたウエハＷを収容したフープＦがローディングされる。次いで、大気圧の清浄空気雰囲気に保持された搬入出室８内の搬送装置１６により、フープＦからウエハＷを一枚取り出してアライメントチャンバー１５に搬入し、ウエハＷの位置合わせを行う。引き続き、ウエハＷをロードロック室６、７のいずれかに搬入し、ロードロック内を真空引きする。搬送室５内の搬送装置１２により、ロードロック内のウエハＷを取り出し、ウエハＷをエッチング装置１に装入して、ステップＳ１０のエッチング処理を行い、その後、マスクがレジストの場合、ステップ１２のマスク除去処理を行う。その後、ウエハＷを搬送装置１２により取り出し、成膜装置２に搬入して、ＡＬＤ法によるプラズマ処理を行い、修復膜２９を成膜する。その後、搬送装置１２によりウエハＷを取り出し、ウエハＷを搬送装置１２によりロードロック室６、７のいずれかに搬入し、その中を大気圧に戻す。搬入出室８内の搬送装置１６によりロードロック室内のウエハＷを取り出し、フープＦのいずれかに収容される。以上のような動作を１ロットのウエハＷに対して行い、１セットの処理が終了する。
［エッチング装置の構成例］
次に、基板処理システム２００のエッチング装置１の内部構成の一例を、図１０に基づき説明する。図１０は、第１及び第２実施形態にて図４及び図８のステップＳ１０のエッチング処理を行うエッチング装置１の構成例である。
エッチング装置１は、内部が気密に保持され、電気的に接地されたチャンバＣを有している。エッチング装置１は、ガス供給源１２０に接続されている。ガス供給源１２０はエッチングガスとして、フッ化炭素（ＣＦ）系ガスを含むエッチングガスを供給する。フッ化炭素系ガスは、ヘキサフルオロ１，３ブタジエンＣ４Ｆ６ガスを含有してもよい。
チャンバＣは、円筒状であり、例えば表面を陽極酸化処理されたアルミニウム等から構成され、内部にはウエハＷを支持する載置台１０２が設けられている。載置台１０２は、下部電極としても機能する。載置台１０２は、導体の支持台１０４に支持されており、絶縁板１０３を介して昇降機構１０７により昇降可能となっている。昇降機構１０７は、チャンバＣに配設され、ステンレス鋼よりなるベローズ１０８により覆われている。ベローズ１０８の外側にはベローズカバー１０９が設けられている。載置台１０２の上方の外周には、例えば単結晶シリコンで形成されたフォーカスリング１０５が設けられている。更に、載置台１０２及び支持台１０４の周囲を囲むように、例えば石英等からなる円筒状の内壁部材１０３ａが設けられている。
載置台１０２には、第１の整合器１１１ａを介して第１の高周波電源１１０ａが接続され、第１の高周波電源１１０ａから所定周波数（例えば６０ＭＨｚ）のプラズマ生成用の高周波電力が供給されるようになっている。また、載置台１０２には、第２の整合器１１１ｂを介して第２の高周波電源１１０ｂが接続され、第２の高周波電源１１０ｂから所定周波数（例えば４００ＫＨｚ）のバイアス用の高周波電力が供給されるようになっている。一方、載置台１０２の上方には、載置台１０２と平行に対向するように上部電極として機能するシャワーヘッド１１６が設けられており、シャワーヘッド１１６と載置台１０２とは一対の電極として機能するようになっている。
載置台１０２の上面には、ウエハＷを静電吸着するための静電チャック１０６が設けられている。静電チャック１０６は、絶縁体１０６ｂの間に電極１０６ａを介在している。電極１０６ａには直流電圧源１１２が接続され、直流電圧源１１２から電極１０６ａに直流電圧が印加されることにより、クーロン力によってウエハＷが吸着される。
支持体１０４の内部には、冷媒流路１０４ａが形成されている。冷媒流路１０４ａには、冷媒入口配管１０４ｂ、冷媒出口配管１０４ｃが接続されている。冷媒流路１０４ａ中に適宜冷媒として例えば冷却水等を循環させることにより、ウエハＷを所定の温度に制御する。ウエハＷの裏面側にヘリウムガス（Ｈｅ）等の冷熱伝達用ガス（バックサイドガス）を供給するための配管１３０が設けられている。
シャワーヘッド１１６は、チャンバＣの天井部分に設けられている。シャワーヘッド１１６は、本体部１１６ａと電極板をなす上部天板１１６ｂとを有している。シャワーヘッド１１６は、絶縁性部材１４５を介してチャンバＣの上部に支持されている。本体部１１６ａは、導電性材料、例えば表面が陽極酸化処理されたアルミニウムからなり、その下部に上部天板１１６ｂを着脱可能に支持する。
本体部１１６ａの内部には、ガスの拡散室１２６ａが設けられ、拡散室１２６ａの下部に位置するように、本体部１１６ａの底部には多数のガス通流孔１１６ｄが形成されている。上部天板１１６ｂには、上部天板１１６ｂを厚さ方向に貫通するようにガス導入孔１１６ｅがガス通流孔１１６ｄと連通するように設けられている。このような構成により、拡散室１２６ａに供給されたガスは、ガス通流孔１１６ｄ及びガス導入孔１１６ｅを介してチャンバＣ内のプラズマ処理空間にシャワー状に導入される。なお、本体部１１６ａ等には、冷媒を循環させるための図示しない配管が設けられ、シャワーヘッド１１６を冷却して所望の温度に調整する。
本体部１１６ａには、拡散室１２６ａへガスを導入するためのガス導入口１１６ｇが形成されている。ガス導入口１１６ｇには、ガス供給源１２０が接続されている。
シャワーヘッド１１６には、ローパスフィルタ（ＬＰＦ）１５１を介して可変直流電圧源１５２が電気的に接続されている。可変直流電圧源１５２は、オン・オフスイッチ１５３により給電のオン・オフが可能となっている。第１の高周波電源１１０ａ及び第２の高周波電源１１０ｂから高周波が載置台１０２に印加され、プラズマ処理空間にプラズマが発生する際には、必要に応じてオン・オフスイッチ１５３をオンに制御する。これにより、シャワーヘッド１１６に所定の直流電圧が印加される。
チャンバＣの側壁からシャワーヘッド１１６の高さ位置よりも上方に延びるように円筒状の接地導体１０１ａが設けられている。この円筒状の接地導体１０１ａは、その上部に天板を有している。チャンバＣの底部には、排気口１７１が形成されている。排気口１７１には、排気装置１７３が接続されている。排気装置１７３は、真空ポンプを有し、真空ポンプを作動させることによりチャンバＣ内を所定の真空度まで減圧する。一方、チャンバＣの側壁には、開閉により搬入出口１７４からウエハＷを搬入又は搬出するためのゲートバルブ１７５が設けられている。
載置台１０２の処理時における上下方向の位置に対応するチャンバＣの周囲には、環状又は同心状に延在するダイポールリング磁石１２４が配置されている。
係る構成により、載置台１０２とシャワーヘッド１１６との間の空間には、第１の高周波電源１１０ａにより鉛直方向のＲＦ電界が形成されるとともに、ダイポールリング磁石１２４により水平磁界が形成される。これらの直交電磁界を用いるマグネトロン放電により、載置台１０２の表面近傍に高密度のプラズマを生成することができる。
チャンバＣの内部には、ＣＤ計測器の一例としてスキャトロメトリー１９０が設けられている。スキャトロメトリー１９０は、光波散乱計測によりエッチング中の穴のＣＤを計測する。ＣＤ計測器の他の例としては、エリプソメトリーやＣＤ−ＳＥＭを使用することもできる。
制御部２０１は、ガス供給源１２０におけるガス流量、チャンバＣ内の圧力等、エッチング装置１全体を制御する。また、制御部２０１は、スキャトロメトリー１９０により計測されたエッチング中の穴のＣＤ値を入力し、入力されたＣＤ値に基づき、成膜工程(図５のＳ２０，Ｓ２２，Ｓ２４，Ｓ２６)を１サイクルとして、サイクルの繰り返し回数又は繰り返し時間を算出する。これによれば、計測されたＣＤ値に応じてサイクルの繰り返し回数又は繰り返し時間を可変に制御することができる。つまり、エッチング中の実際の穴の形状をモニターし、モニター結果に基づき上記成膜工程の繰り返し回数を可変に制御する。これにより、エッチングにより形成された穴の実際の形状に応じた膜厚のシリコン含有層を穴の表面に堆積させることができる。これにより、穴径と穴の形状をより精度良く修復することができる。
［成膜装置］
次に、基板処理システムに含まれる成膜装置１の一例について、図１１を参照しながら説明する。図１１は、第１及び第２実施形態にて図４及び図８のステップＳ１４のＡＬＤによる成膜処理を行う成膜装置１０Ａの構成例である。より具体的には、図５のフローチャートの各工程を実行する成膜装置である。
図１１に示す成膜装置１０Ａは、枚葉式の成膜装置であり、前駆体ガスを供給するための処理ヘッドを有するものである。具体的に、成膜装置１０Ａは、処理容器１２Ａ、処理容器１２Ａ内においてウエハＷを保持する載置台１４Ａ、及び、処理容器１２Ａ内に反応性ガスのプラズマを発生させるプラズマ生成部２２Ａを有する。
プラズマ生成部２２Ａは、プラズマ励起用のマイクロ波を発生させるマイクロ波発生器２０２、及び、マイクロ波を処理容器１２Ａ内に導入するためのラジアルラインスロットアンテナ２０４を有している。マイクロ波発生器２０２は、導波管２０６を介して、マイクロ波のモードを変換するモード変換器２０８に接続されている。モード変換器２０８は、内側導波管２１０ａ及び外側導波管２１０ｂを有する同軸導波管２１０を介してラジアルラインスロットアンテナ２０４に接続されている。マイクロ波発生器２０２によって発生したマイクロ波は、モード変換器２０８においてモード変換され、ラジアルラインスロットアンテナ２０４に到達する。マイクロ波発生器２０２が発生するマイクロ波の周波数は、例えば２．４５ＧＨｚである。
ラジアルラインスロットアンテナ２０４は、処理容器１２Ａに形成された開口１２０ａを塞ぐ誘電体窓２１２、誘電体窓２１２の直上に設けられたスロット板２１４、スロット板２１４の上方に設けられた冷却ジャケット２１６、及び、スロット板２１４と冷却ジャケット２１６との間に配置された誘電体板２１８を含んでいる。スロット板２１４は、略円板形状を有している。スロット板２１４には、互いに直交又は交差する方向に延在する二つのスロット孔を含む複数のスロット対が、当該スロット板２１４の径方向及び周方向に配列するよう設けられている。
誘電体窓２１２は、ウエハＷに対面するように設けられている。スロット板２１４の中央には、内側導波管２１０ａが接続されており、冷却ジャケット２１６には、外側導波管２１０ｂが接続されている。冷却ジャケット２１６は導波管としても機能する。これにより、内側導波管２１０ａと外側導波管２１０ｂとの間を伝播するマイクロ波は、誘電体板２１８を透過して、スロット板２１４のスロット孔を通って誘電体窓２１２に伝播し、誘電体窓２１２を透過して処理容器１２Ａ内に伝播する。
処理容器１２Ａの側壁には、反応性ガスの供給口１２０ｂが形成されている。供給口１２０ｂには、反応性ガスの供給源２２０が接続されている。反応性ガスとしては、上述した図５のプラズマ処理工程において、シリコン酸化膜を成膜する場合には、酸化性のガス、例えば酸素（Ｏ２）ガスが、アルゴン（Ａｒ）ガス等と共に供給される。また、シリコン窒化膜を成膜する場合には、窒化性のガス、窒素（Ｎ２）ガスやアンモニア（ＮＨ３）ガスが、アルゴン（Ａｒ）ガス等と共に供給される。成膜装置１０Ａでは、この反応性ガスが、誘電体窓２１２の下面を表面波として伝播するマイクロ波の電界エネルギーにより電離及び解離することにより、反応性ガスのプラズマが生成される。これにより、図５におけるプラズマ処理工程（ステップＳ２４）がウエハＷに実行される。
処理容器１２Ａの底部には、処理容器１２Ａ内のガスを排気するための排気口１２０ｃが形成されている。排気口１２０ｃには、圧力調整器２２２を介して真空ポンプ２２４が接続されている。これら排気口１２０ｃ、圧力調整器２２２及び真空ポンプ２２４が、排気装置として設けられている。載置台１４Ａには、当該載置台１４Ａの温度を調節するための温度調節器２２６が接続されている。
成膜装置１０Ａは、第１の前駆体ガス、第２の前駆体ガス、及びパージガスを噴射するための噴射口２４０ａが形成されたヘッド部２４０を更に備えている。ヘッド部２４０は、支持部２４２を介して駆動装置２４４に接続されている。駆動装置２４４は、処理容器１２Ａの外側に配置されている。駆動装置２４４により、ヘッド部２４０は、載置台１４Ａに対面する位置と、処理容器１２Ａ内に画成された退避空間１２０ｄとの間で移動することができる。なお、ヘッド部２４０が、退避空間１２０ｄ内に位置するときには、シャッター２４７が移動して退避空間１２０ｄを隔離する。
支持部２４２は、噴射口２４０ａにガスを供給するためのガス供給路を画成しており、当該支持部２４２のガス供給路には、第１の前駆体ガスの供給源２４６、第２の前駆体ガスの供給源２４８、及び、パージガスの供給源２５０が接続されている。これら供給源２４６、２４８、及び２５０は、何れも流量制御可能なガス供給源である。したがって、ヘッド部２４０からは、第１の前駆体ガス、第２の前駆体ガス、及び、パージガスを選択的に、ウエハＷに対して噴射可能である。このヘッド部２４０及び上述の排気装置により、図５における、前駆体ガスによるガス吸着工程（ステップＳ２０）、パージガスによる第１及び第２の排気工程（ステップＳ２２及びステップＳ２６）が実行される。
また、成膜装置１０Ａは、制御部２５６を備える。制御部２５６は、マイクロ波発生器２０２、真空ポンプ２２４、温度調節器２２６、駆動装置２４４、及びガス供給源２２０，２４６，２４８，２５０に接続されている。これにより、制御部２５６は、マイクロ波出力、処理容器１２Ａ内の圧力、載置台１４Ａの温度、ヘッド部２４０の移動、並びに、反応性ガス、第１の前駆体ガス、第２の前駆体ガス、パージガスのガス流量及び供給タイミングをそれぞれ制御することができる。例えば、ガス吸着工程(ステップＳ２０)及び第１の排気工程（ステップＳ２２）を行う際は、ウエハＷ上にヘッド部２４０を移動させ、それぞれの工程を行う。その後、ヘッド部２４０を退避空間１２０ｄへ移動させる。次に、上述の反応性ガスによるプラズマ処理工程（ステップＳ２４）を行い、その後、再度ヘッド部２４０をウエハＷ上に移動させて第２の排気工程（ステップＳ２６）を実行する。これらの工程が予め定められた回数実行されることにより、ＡＬＤ処理が実行される。
成膜装置１０Ａのヘッド部２４０は、第１の前駆体ガス、第２の前駆体ガス、及び、パージガスが供給される小空間を載置台１４Ａとの間に画成することができる。また、処理容器１２Ａ内には、常時、反応性ガスのプラズマを生成しておくことができる。このような成膜装置によれば、前駆体ガスを供給する空間を小さくすることができ、且つ、常時、処理容器１２Ａ内にプラズマを生成しておくことができるので、高いスループットを実現することができる。
また、第１の前駆体ガスとしては、ＢＴＢＡＳ（ｂｉｓ−ｔｅｒｔｉａｒｙｌ−ｂｕｔｈｙｌ−ａｍｉｎｏ−ｓｉｌａｎｅ）の前駆体ガスが用いられてもよい。また、第２の前駆体ガスとしては、ジクロロシラン（ＤＣＳ：Ｄｉｃｈｌｏｒｏｓｉｌａｎｅ）ＤＣＳが用いられてもよい。また、ジクロロシランに代えて、シラン、ジシラン、メチルシランＨ４、又はＰＨ３ガスが用いられてもよい。また、パージガスとしては、アルゴン（Ａｒ）ガスや窒素（Ｎ２）ガス等が使用される。
以上、添付図面を参照しながらパターン形成方法及び基板処理システムの好適な実施形態について詳細に説明したが、パターン形成方法及び基板処理システムの技術的範囲はかかる例に限定されない。パターン形成方法及び基板処理システムの技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然にパターン形成方法及び基板処理システムの技術的範囲に属する。また、上記実施形態及び変形例が複数存在する場合、矛盾しない範囲で組み合わせることができる。
本発明に係るパターン形成方法にて利用される成膜処理は、ＡＬＤ法による成膜処理の他に、プラズマＣＶＤにより実行されてもよい。
また、本発明に係る基板処理システムでは、エッチング処理と成膜処理とは、別々の処理装置にて別々に実行されたが、一つの処理装置でエッチング処理と成膜処理の両方の処理を実行してもよい。
また、本発明に係る基板処理システムで処理される対象は、ウエハに限らず、所定の大きさの基板であってもよい。
１：エッチング装置、２：成膜装置、３，４：処理装置、２５：基板、２６：シリコン酸化膜、２７：シリコン窒化膜、２８：ポリシリコンマスク、２９：修復膜、３０：シリコン含有膜、２００：基板処理システム

Claims (9)

  1. フッ化炭素（ＣＦ）系ガスを含むエッチングガスから生成されたプラズマにより、マスクを介して基板上のシリコン含有膜をエッチングし、該シリコン含有膜に所定パターンの凹みを形成するエッチング工程と、
    シリコン化合物ガスを使用して前記所定パターンの凹みの表面に吸着された層を、酸化性ガス又は窒化性ガスから生成されたプラズマにより酸化又は窒化させ、前記所定パターンの凹みの表面にシリコン酸化膜又はシリコン窒化膜を成膜する成膜工程と、
    を含むことを特徴とするパターン形成方法。
  2. 前記成膜工程は、
    前記シリコン化合物ガスとしてシリコン含有の前駆体ガスを供給し、前記所定パターンの凹みの表面に該前駆体ガスに含まれるケイ素（Ｓｉ）を吸着させる吸着工程と、
    前記反応性ガスを供給し、該反応性ガスから生成されたプラズマにより、前記所定パターンの凹みの表面に吸着された層を酸化又は窒化させ、前記シリコン酸化膜又は前記シリコン窒化膜を成膜するプラズマ処理工程と、
    を含むことを特徴とする請求項１に記載のパターン形成方法。
  3. 前記成膜工程は、
    前記吸着工程後であって前記プラズマ処理工程前にパージガスを供給し、前記所定パターンの凹みの表面をパージする第１の排気工程と、
    前記プラズマ処理工程後にパージガスを供給し、前記所定パターンの凹みの表面をパージする第２の排気工程と、
    を更に含むことを特徴とする請求項２に記載のパターン形成方法。
  4. 前記成膜工程は、
    該成膜工程に含まれる各工程を一回ずつ実行した場合を１サイクルとして、予め定められた繰り返し回数又は繰り返し時間、前記サイクルを繰り返し実行することを特徴とする請求項２又は３に記載のパターン形成方法。
  5. 前記エッチング工程中、前記所定パターンの凹みの形状を計測する計測工程と、
    前記計測工程による計測結果に基づき前記繰り返し回数又は前記繰り返し時間を算出する制御工程と、を更に含み、
    前記成膜工程は、
    前記制御工程により算出された前記繰り返し回数又は前記繰り返し時間、前記サイクルを繰り返し実行することを特徴とする請求項２又は３に記載のパターン形成方法。
  6. 前記成膜工程は、
    前記所定パターンの凹みが形成されるシリコン含有膜の種類に応じて、前記酸化性ガス又は前記窒化性ガスのいずれかから選択された反応性ガスを供給することを特徴とする請求項１〜５のいずれか一項に記載のパターン形成方法。
  7. 前記前駆体ガスは、ＢＴＢＡＳ（ｂｉｓ−ｔｅｒｔｉａｒｙｌ−ｂｕｔｈｙｌ−ａｍｉｎｏ−ｓｉｌａｎｅ）又はジクロロシラン（ＤＣＳ：Ｄｉｃｈｌｏｒｏｓｉｌａｎｅ）であることを特徴とする請求項２〜６のいずれか一項に記載のパターン形成方法。
  8. 前記エッチング工程は、
    前記所定パターンの凹みを形成した後、前記マスクを除去する工程を含むことを特徴とする請求項１〜７のいずれか一項に記載のパターン形成方法。
  9. フッ化炭素（ＣＦ）系ガスを含むエッチングガスから生成されたプラズマにより、マスクを介して基板上のシリコン含有膜をエッチングし、該シリコン含有膜に所定パターンの凹みを形成するエッチング装置と、
    シリコン化合物ガスを使用して前記所定パターンの凹みの表面に吸着された層を、酸化性ガス又は窒化性ガスから生成されたプラズマにより酸化又は窒化させ、前記所定パターンの凹みの表面にシリコン酸化膜又はシリコン窒化膜を成膜する成膜装置と、
    を備える基板処理システム。
JP2012155359A 2012-07-11 2012-07-11 パターン形成方法及び基板処理システム Active JP6001940B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012155359A JP6001940B2 (ja) 2012-07-11 2012-07-11 パターン形成方法及び基板処理システム
KR1020147034723A KR102080246B1 (ko) 2012-07-11 2013-07-10 패턴 형성 방법 및 기판 처리 시스템
PCT/JP2013/068883 WO2014010630A1 (ja) 2012-07-11 2013-07-10 パターン形成方法及び基板処理システム
CN201380030754.5A CN104380440B (zh) 2012-07-11 2013-07-10 图案形成方法和基板处理系统
US14/406,809 US9279184B2 (en) 2012-07-11 2013-07-10 Method of forming a pattern and substrate processing system
TW102124645A TWI576914B (zh) 2012-07-11 2013-07-10 Pattern forming method and substrate processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012155359A JP6001940B2 (ja) 2012-07-11 2012-07-11 パターン形成方法及び基板処理システム

Publications (2)

Publication Number Publication Date
JP2014017438A true JP2014017438A (ja) 2014-01-30
JP6001940B2 JP6001940B2 (ja) 2016-10-05

Family

ID=49916080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012155359A Active JP6001940B2 (ja) 2012-07-11 2012-07-11 パターン形成方法及び基板処理システム

Country Status (6)

Country Link
US (1) US9279184B2 (ja)
JP (1) JP6001940B2 (ja)
KR (1) KR102080246B1 (ja)
CN (1) CN104380440B (ja)
TW (1) TWI576914B (ja)
WO (1) WO2014010630A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104882361A (zh) * 2014-02-28 2015-09-02 圆益Ips股份有限公司 氮化膜的制作方法及氮化膜的压缩应力控制方法
JP2016207915A (ja) * 2015-04-27 2016-12-08 東京エレクトロン株式会社 被処理体を処理する方法
US9695512B2 (en) 2014-09-02 2017-07-04 Kabushiki Kaisha Toshiba Semiconductor manufacturing system and semiconductor manufacturing method
KR101878665B1 (ko) * 2016-05-26 2018-07-18 참엔지니어링(주) 기판 처리 방법
KR20180117057A (ko) 2017-04-18 2018-10-26 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법
KR20190095157A (ko) 2018-02-05 2019-08-14 도쿄엘렉트론가부시키가이샤 승강 기구, 배치대 및 플라즈마 처리 장치
US10460950B2 (en) 2014-06-16 2019-10-29 Tokyo Electron Limited Substrate processing system and substrate processing method
US10553446B2 (en) 2017-04-18 2020-02-04 Tokyo Electron Limited Method of processing target object
JP2020025078A (ja) * 2018-07-25 2020-02-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
JP2020202396A (ja) * 2020-09-02 2020-12-17 東京エレクトロン株式会社 被処理体を処理する方法
WO2022050198A1 (ja) * 2020-09-01 2022-03-10 東京エレクトロン株式会社 エッチング方法及びエッチング装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI593015B (zh) 2014-07-10 2017-07-21 東京威力科創股份有限公司 基板之高精度蝕刻方法
JP6378070B2 (ja) * 2014-12-15 2018-08-22 東京エレクトロン株式会社 成膜方法
US11121027B2 (en) * 2017-12-08 2021-09-14 Tokyo Electron Limited High aspect ratio via etch using atomic layer deposition protection layer
US10529581B2 (en) * 2017-12-29 2020-01-07 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude SiN selective etch to SiO2 with non-plasma dry process for 3D NAND device applications
US11320738B2 (en) * 2018-06-27 2022-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern formation method and material for manufacturing semiconductor devices
US11114304B2 (en) * 2018-11-30 2021-09-07 Tokyo Electron Limited Substrate processing method
CN111627809B (zh) * 2019-02-28 2024-03-22 东京毅力科创株式会社 基片处理方法和基片处理装置
WO2023122557A1 (en) * 2021-12-20 2023-06-29 Lam Research Corporation Conformal silicon oxide deposition using aminosilane and chlorosilane precursors

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060566A (ja) * 2006-08-22 2008-03-13 Lam Res Corp プラズマエッチング性能強化方法
JP2008085092A (ja) * 2006-09-28 2008-04-10 Elpida Memory Inc 半導体装置の製造方法
JP2008251897A (ja) * 2007-03-30 2008-10-16 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2009158740A (ja) * 2007-12-27 2009-07-16 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2010103497A (ja) * 2008-09-29 2010-05-06 Tokyo Electron Ltd マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
JP2011176081A (ja) * 2010-02-24 2011-09-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2012049290A (ja) * 2010-08-26 2012-03-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861334B2 (en) * 2001-06-21 2005-03-01 Asm International, N.V. Method of fabricating trench isolation structures for integrated circuits using atomic layer deposition
JP4508893B2 (ja) * 2004-02-02 2010-07-21 エーエスエム インターナショナル エヌ．ヴェー． 半導体処理方法、半導体処理システム及び反応チャンバにガスを供給する方法
US20060099802A1 (en) * 2004-11-10 2006-05-11 Jing-Cheng Lin Diffusion barrier for damascene structures
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
US7867923B2 (en) * 2007-10-22 2011-01-11 Applied Materials, Inc. High quality silicon oxide films by remote plasma CVD from disilane precursors
US8236684B2 (en) 2008-06-27 2012-08-07 Applied Materials, Inc. Prevention and reduction of solvent and solution penetration into porous dielectrics using a thin barrier layer
JP5392269B2 (ja) * 2009-01-28 2014-01-22 Ｊｓｒ株式会社 シリコン含有膜、樹脂組成物およびパターン形成方法
KR20100106127A (ko) * 2009-03-23 2010-10-01 삼성전자주식회사 반도체 소자의 제조 방법
US8637411B2 (en) * 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US8809199B2 (en) * 2011-02-12 2014-08-19 Tokyo Electron Limited Method of etching features in silicon nitride films

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060566A (ja) * 2006-08-22 2008-03-13 Lam Res Corp プラズマエッチング性能強化方法
JP2008085092A (ja) * 2006-09-28 2008-04-10 Elpida Memory Inc 半導体装置の製造方法
JP2008251897A (ja) * 2007-03-30 2008-10-16 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2009158740A (ja) * 2007-12-27 2009-07-16 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2010103497A (ja) * 2008-09-29 2010-05-06 Tokyo Electron Ltd マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
JP2011176081A (ja) * 2010-02-24 2011-09-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2012049290A (ja) * 2010-08-26 2012-03-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び半導体装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015165564A (ja) * 2014-02-28 2015-09-17 ウォニク アイピーエス カンパニー リミテッド 窒化膜の製造方法及び窒化膜の圧縮応力の制御方法
CN104882361B (zh) * 2014-02-28 2018-02-02 圆益Ips股份有限公司 氮化膜的制作方法及氮化膜的压缩应力控制方法
CN104882361A (zh) * 2014-02-28 2015-09-02 圆益Ips股份有限公司 氮化膜的制作方法及氮化膜的压缩应力控制方法
US10460950B2 (en) 2014-06-16 2019-10-29 Tokyo Electron Limited Substrate processing system and substrate processing method
US9695512B2 (en) 2014-09-02 2017-07-04 Kabushiki Kaisha Toshiba Semiconductor manufacturing system and semiconductor manufacturing method
JP2016207915A (ja) * 2015-04-27 2016-12-08 東京エレクトロン株式会社 被処理体を処理する方法
KR101878665B1 (ko) * 2016-05-26 2018-07-18 참엔지니어링(주) 기판 처리 방법
US11139175B2 (en) 2017-04-18 2021-10-05 Tokyo Electron Limited Method of processing target object
KR20180117057A (ko) 2017-04-18 2018-10-26 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법
US10381236B2 (en) 2017-04-18 2019-08-13 Tokyo Electron Limited Method of processing target object
US10553446B2 (en) 2017-04-18 2020-02-04 Tokyo Electron Limited Method of processing target object
KR20190095157A (ko) 2018-02-05 2019-08-14 도쿄엘렉트론가부시키가이샤 승강 기구, 배치대 및 플라즈마 처리 장치
JP2020025078A (ja) * 2018-07-25 2020-02-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
JP7257883B2 (ja) 2018-07-25 2023-04-14 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
WO2022050198A1 (ja) * 2020-09-01 2022-03-10 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP2020202396A (ja) * 2020-09-02 2020-12-17 東京エレクトロン株式会社 被処理体を処理する方法
JP7045428B2 (ja) 2020-09-02 2022-03-31 東京エレクトロン株式会社 被処理体を処理する方法

Also Published As

Publication number Publication date
CN104380440A (zh) 2015-02-25
WO2014010630A1 (ja) 2014-01-16
KR102080246B1 (ko) 2020-02-21
TWI576914B (zh) 2017-04-01
CN104380440B (zh) 2016-12-07
US9279184B2 (en) 2016-03-08
KR20150035593A (ko) 2015-04-06
US20150167163A1 (en) 2015-06-18
TW201417170A (zh) 2014-05-01
JP6001940B2 (ja) 2016-10-05

Similar Documents

Publication Publication Date Title
JP6001940B2 (ja) パターン形成方法及び基板処理システム
US9741558B2 (en) Selectively lateral growth of silicon oxide thin film
US9607811B2 (en) Workpiece processing method
US9324569B2 (en) Plasma etching method and plasma etching apparatus
KR102441116B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US11043375B2 (en) Plasma deposition of carbon hardmask
JP2020017698A (ja) 成膜方法及び成膜装置
KR102340222B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR102016773B1 (ko) 반도체 장치의 제조 방법
KR20220070069A (ko) 플라즈마 cvd 막들에서의 오버레이의 가스 유동 프로파일 조절식 제어
KR102094833B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
TW201316408A (zh) 電漿蝕刻方法
WO2012173122A1 (ja) プラズマエッチング方法
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US10668512B2 (en) Particle removal method and substrate processing method
US20180374682A1 (en) Plasma processing method and plasma processing apparatus
JP2015079793A (ja) プラズマ処理方法
TWI593012B (zh) Plasma processing method and plasma processing device
TWI797134B (zh) 電漿處理方法及電漿處理裝置
TWI822918B (zh) 電漿處理方法及電漿處理裝置
US9305795B2 (en) Plasma processing method
KR101325557B1 (ko) 비정질 탄소막 형성 방법
TW202245056A (zh) 基板處理方法及基板處理裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160902

R150 Certificate of patent or registration of utility model

Ref document number: 6001940

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250