CN111627809B - 基片处理方法和基片处理装置 - Google Patents

基片处理方法和基片处理装置 Download PDF

Info

Publication number
CN111627809B
CN111627809B CN202010101737.8A CN202010101737A CN111627809B CN 111627809 B CN111627809 B CN 111627809B CN 202010101737 A CN202010101737 A CN 202010101737A CN 111627809 B CN111627809 B CN 111627809B
Authority
CN
China
Prior art keywords
film
opening
substrate processing
processing method
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010101737.8A
Other languages
English (en)
Other versions
CN111627809A (zh
Inventor
熊仓翔
户村幕树
木原嘉英
笹川大成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2019203958A external-priority patent/JP7390165B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN111627809A publication Critical patent/CN111627809A/zh
Application granted granted Critical
Publication of CN111627809B publication Critical patent/CN111627809B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]

Abstract

本发明提供基片处理方法和基片处理装置。基片处理方法包括步骤a)和步骤b)。步骤a)是将被处理体提供到腔室内的载置台上的步骤，其中，该被处理体包括基片、形成于基片上的蚀刻对象膜和形成于蚀刻对象膜上的具有开口的掩模。步骤b)是沿掩模的膜厚方向在开口的侧壁形成具有不同厚度的膜的步骤。本发明能够修正掩模的形状。

Description

基片处理方法和基片处理装置
技术领域
本发明涉及基片处理方法和基片处理装置。
背景技术
伴随半导体装置的集成不仅在水平方向而且在垂直方向上进展，在半导体装置的制造过程中形成的图案的高宽比(aspect ratio)变大。例如，在3D NAND的制造中，在贯通多个金属配线层的方向上形成通道孔(channel hole)。在形成64层存储单元的情况下，通道孔的高宽比为45。
为了高精度地形成高高宽比的图案，提出了各种各样的方法。例如，提出了通过在对在半导体基片的电介质材料形成的开口反复执行蚀刻和成膜，来抑制横向上的蚀刻的方法(专利文献1)。另外，提出了将蚀刻和成膜组合来进行用EUV光刻形成的抗蚀剂图案的形状修正的方法(专利文献2)。
现有技术文献
专利文献
专利文献1：美国专利申请公开第2016/0343580号说明书
专利文献2：美国专利申请公开第2018/0190503号说明书
发明内容
发明要解决的技术问题
本发明提供一种能够修正掩模的形状的技术。
用于解决技术问题的技术方案
本发明的一个方式的基片处理方法包括步骤a)和步骤b)。步骤a)是将被处理体提供到腔室内的载置台上的步骤，其中，该被处理体包括基片、形成于基片上的蚀刻对象膜和形成于蚀刻对象膜上的具有开口的掩模。步骤b)是沿掩模的膜厚方向在开口的侧壁形成具有不同厚度的膜的步骤。
发明效果
依照本发明，能够修正掩模的形状。
附图说明
图1是表示第1实施方式的基片处理方法的流程的一例的流程图。
图2是用于说明通过第1实施方式的基片处理方法处理的被处理体的一例的图。
图3是用于说明通过第1实施方式的基片处理方法处理的被处理体的另一例的图。
图4是用于说明用于形成实施方式的膜的处理例1的图。
图5是用于说明用于形成实施方式的膜的处理例2的图。
图6是用于说明通过次保形ALD形成的膜的覆盖率的控制的图。
图7是用于说明通过次保形ALD形成的膜的覆盖率的膜厚的图。
图8是用于说明通过次保形ALD形成的膜的膜厚与腔室内的压力的关系的图。
图9是表示第2实施方式的基片处理方法的流程的一例的流程图。
图10是用于说明通过第2实施方式的基片处理方法处理的被处理体的一例的图。
图11是用于说明通过第2实施方式的基片处理方法处理的被处理体的另一例的图。
图12是用于说明第3实施方式的基片处理方法的图。
图13是表示第3实施方式的基片处理方法的流程的一例的流程图。
图14是表示第4实施方式的基片处理方法的流程的一例的流程图。
图15是用于说明通过第4实施方式的基片处理方法处理的被处理体的一例的图。
图16是用于说明通过第4实施方式的基片处理方法处理的被处理体的另一例的图。
图17是表示变形例1的基片处理方法的流程的一例的流程图。
图18是用于说明变形例1的基片处理方法的图。
图19是用于说明变形例2的基片处理方法的图。
图20A是表示实施方式的基片处理装置的例1的图。
图20B是表示实施方式的基片处理装置的例2的图。
图20C是表示实施方式的基片处理装置的例3的图。
图20D是表示实施方式的基片处理装置的例4的图。
附图标记说明
110、111、112 蚀刻对象膜
120、121、122 掩模
130、130b、131、131b、132a、132b 膜
130a、131a 基底膜
140、141 抑制剂层
200、201、202 开口
200B、201B 底部
200S、201S 侧壁
200T、201T 顶部
200X、201X、202X 凹部
EL 蚀刻对象膜
MA 掩模
OP 开口
P 前体
R 反应气体
S～S7 被处理体。
具体实施方式
以下，基于附图，对所公开的实施方式进行详细说明。此外，本实施方式不限于此。另外，各实施方式在不使处理内容矛盾的范围内能够适当组合。此外，在各附图中对相同或相当的部分标注相同的附图标记。
此外，在以下的说明中，“图案”是指形成于基片上的所有形状。图案例如是指孔(hole)、沟(trench)、线宽和线距(line and space)等、形成于基片上的多个形状整体。另外，“开口”是指形成于基片上的图案之中、在基片的厚度方向上凹陷的形状的部分。另外，开口具有作为凹陷的形状的内周面的“侧壁”、作为凹陷的形状的底部部分的“底部”、作为与侧壁连续的侧壁附近的基片表面的“顶部”。另外，将由开口形成的空间中任意位置的横向尺寸称为“开口”。此外，“开口”这一词汇是为了指出由开口的底部和侧壁包围的空间整体或者空间的任意位置而使用的。
(第1实施方式)
图1是表示第1实施方式的基片处理方法的流程的一例的流程图。首先，提供具有高高宽比的开口的掩模的基片(步骤S110，以下也称为步骤a)。此外，在本实施方式中，“高高宽比的开口”是指深度相对于开口的宽度之比至少为5以上的开口。接着，在开口的内周面形成膜(步骤S120、第1步骤，以下也称为步骤b)。接着，对膜进行修整(步骤S130、第2步骤，以下也称为步骤c)。然后，判断修整后的开口尺寸(例如，Critical Dimension(关键尺寸)：CD)是否成为规定值(步骤S140)。在判断为是规定值的情况下(步骤S140，是)，结束处理。另一方面，在判断为不是规定值的情况下(步骤S140，否)，返回步骤S120反复进行步骤S120～S140的处理。
接着，参照图2，进一步说明第1实施方式的基片处理方法。图2是用于说明通过第1实施方式的基片处理方法处理的被处理体的一例的图。图2中，X方向是基片的厚度方向，Y方向是基片表面的扩展方向。
图2所示的被处理体S包括基片(未图示)、形成于基片上的蚀刻对象膜110和掩模120。在掩模120形成有开口200。开口200包括顶部200T、侧壁200S和底部200B。在开口200的侧壁200S形成有凹部200X。开口200具有高高宽比(深度/直径)。例如，开口200的深度相对于宽度之比为5以上或者10以上。
首先，在步骤S110中，提供图2的(A)所示的被处理体S。然后，步骤S120中，如图2的(B)所示，在开口的内周面形成膜130。膜130沿掩模120的膜厚方向(图2中X方向)具有不同的膜厚。在图2的(B)的例中，膜130具有根据从掩模120的顶部200T起的距离而不同的膜厚，在底部200B侧膜厚逐渐减少。另外，膜130覆盖凹部200X。通过形成膜130，凹部200X的位置处的开口200的开口尺寸减少。
作为形成具有根据从掩模120的顶部200T起的距离而不同的膜厚的膜130的方法，例如能够使用化学气相沉积(Chemical Vapor Deposition：CVD)、原子层沉积(AtomicLayer Deposition：ALD)。用于形成具有不同的膜厚的膜130的方法在后面说明。此外，第1步骤的成膜方法不限于上述内容。
接着，在步骤S130中，对膜130进行修整(trimming)。此处，修整是指除去在步骤S120中形成的膜130的表面的一部分，整理膜的厚度和形状的处理。膜130的表面通过修整被除去，如图2的(C)所示在膜厚方向上变得光滑。在图2的(C)中，与(A)的被处理体S的形状相比，在凹部200X形成膜130而凹部200X的凹陷减少。如上所述，第1步骤前的开口200的顶部200T的开口尺寸、凹部200X的开口尺寸和底部200B的开口尺寸之间的差在第2步骤后减少。
另外，如上所述，在第1步骤中随着从顶部200T去往底部200B而膜130的膜厚变薄的处理条件下成膜。因此，能够抑制在第1步骤前与第2步骤后之间底部200B的开口尺寸变动。例如，图2的(A)的被处理体S的底部200B的开口尺寸W1和图2的(C)的被处理体S的底部200B的开口尺寸W2大致相同。因此，依照第1实施方式。能够不改变开口200的底部200B的开口尺寸，修正如弧弯(bowing)和缩颈(necking)那样的产生在膜厚方向规定位置的形状异常。
在第2步骤后，在步骤S140中判断开口200的开口尺寸是否成为规定值。此处，“开口尺寸成为规定值”例如是指开口200的顶部200T的开口尺寸、侧壁200S的规定位置例如凹部200X的开口尺寸、和底部200B的开口尺寸之差成为规定值内。
开口尺寸是否成为规定值的判断例如基于第1步骤和第2步骤的执行次数(循环数)进行。当第1步骤和第2步骤的执行次数达到规定次数时，判断为开口尺寸成为规定值。在判断为开口尺寸不为规定值的情况下，再次执行第1步骤(步骤S120)和第2步骤(步骤S130)。例如，当被处理体S的形状成为图2的(D)所示的状态时，判断为开口尺寸成为规定值而结束处理。
此外，膜130可以由与掩模120相同种类的材料形成。掩模120例如可以为含碳膜、含硅膜、金属膜等。通过使膜130和掩模120为相同种类的膜，之后的处理的控制变得容易。例如，在蚀刻时能够使膜130和掩模120的蚀刻率一致。因此，在形成膜130后的蚀刻时能够容易地控制开口200的底部200B的尺寸。当使膜130和掩模120为相同种类的膜时，通过蚀刻除去的量的控制变得容易。与之相对，例如在掩模120为含碳膜的情况下，蚀刻对象膜110为含硅膜、金属膜等。含碳膜例如为无定形碳层(ACL)。另外，含硅膜例如可以为含硅电介质膜，可以为硅氧化膜(SiO)、硅氮化膜(SiN)、硅氮氧化膜(SiON)、或者它们的组合。金属膜为钛(Ti)膜、钨(W)膜等。另外，在掩模120为含硅膜的情况下，蚀刻对象膜110为与含碳膜、金属膜、掩模120的组成不同的含硅膜。另外，在掩模120为金属膜的情况下，蚀刻对象膜110为含硅膜、含碳膜等。此外，蚀刻对象膜110可以为将多个层层叠而成的层叠膜。例如，蚀刻对象膜110可以为ONON(硅氧化膜/硅氮化膜)膜、OPOP(硅氧化膜/多晶硅)膜。
另外，可以为第1步骤、第2步骤分别连续执行多次。例如，可以在将第1步骤执行了5次后，将第2步骤执行1次。另外，也可以在将第1步骤执行了10～50次后，将第2步骤执行2次。
图3是用于说明通过第1实施方式的基片处理方法处理的被处理体的另一例的图。图3的(A)所示的被处理体S1具有形成于蚀刻对象膜111上的掩模121。在掩模121形成有随着从顶部201T去往底部201B而前端变细(锥形状)的开口201。在锥形形状的开口201的情况下，在第1步骤中，在开口201的侧壁201S上形成沿掩模121的层叠方向膜厚不同的膜131(图3的(B))。通过膜131修正开口201的内周面的形状，层叠方向上的开口尺寸差减少。接着，在第2步骤中修整膜131。经过第1步骤和第2步骤，能够缓和侧壁201S的锥形形状。因此，如图3的(C)所示，通过反复第1步骤和第2步骤，顶部201T、侧壁201S和底部201B的开口尺寸之差与处理前的开口尺寸之差相比减少。因此，通过反复进行包含第1步骤和第2步骤的循环，能够减小膜厚方向上的开口的尺寸差，修正掩模的形状。
(膜的形成方法的例1-次保形ALD)
接着，说明用于形成膜的处理。图4是用于说明形成实施方式的膜的处理例1的图。另外，图5是用于说明用于形成实施方式的膜的处理例2的图。此外，图4和图5所示的处理一边使用与ALD相同的方法一边形成膜厚不均匀的膜。因此，下面，将图4和图5所示的方法称为次保形ALD(sub-conformal ALD)。
在对次保形ALD进行说明前，在对实施方式的基片处理方法进行说明前，说明所谓的ALD。ALD通常包括4个步骤。首先，在第1步骤中，将第1气体(也称为前体(precursor))导入配置有被处理体例如半导体基片的腔室(处理容器)。第1气体所包含的第1材料吸附在被处理体的表面。在表面被第1材料覆盖后，对腔室进行排气(第2步骤：吹扫)。接着，将包含与第1材料反应的第2材料的第2气体(也称为反应气体)导入腔室。第2材料与被处理体上的第1材料反应而形成膜。通过表面上的与第1材料的反应完成而成膜结束。ALD通过规定的材料自行控制地吸附到存在于被处理体表面的物质，并与之反应而形成膜。因此，ALD通常通过设置充足的处理时间来实现保形的成膜。
对此，本实施方式中使用的保形ALD设定处理条件，以使得被处理体的表面上的自行控制的吸附或者反应不完成。作为处理方式至少具有以下的两种方式。
(1)使前体吸附在被处理体的整个表面。进行控制以使得之后导入的反应气体不遍及在被处理体吸附了前体的整个表面。
(2)使前体仅吸附在被处理体的表面的一部分。进行控制以使得之后导入的反应气体仅与吸附到被处理体的表面的前体反应。
一个实施方式的基片处理方法使用(1)或者(2)的方法，在掩模所具有的开口的内周面上形成膜厚沿层叠方向减少的膜。
图4表示上述方式(1)。图4所示的被处理体包括形成于基片(未图示)上的蚀刻对象膜EL和掩模MA。在掩模MA形成有开口OP。
首先，对配置有被处理体的腔室内导入前体P(图4的(A))。通过设置充足的处理时间以吸附前体P，而前体P吸附在被处理体的整个表面(图4的(B))。在前体P的吸附完成时，对腔室进行吹扫。接着，将反应气体R导入到腔室内(图4的(C))。所导入的反应气体R与被处理体上的前体P反应而从掩模MA的上方逐渐进行成膜。此处，在成膜到达蚀刻掩模MA的下方前，对反应气体R进行吹扫。通过如上述那样进行处理，能够一边使用ALD的方法，一边不在掩模MA的开口的整个内周面形成膜而仅在一部分例如上部形成膜(图4的(D))。
图5表示上述方式(2)。图5所示的被处理体是与图4相同的形状。在图5的例中，使前体P仅吸附在被处理体的上部(图5的(A))。例如，通过CVD来吸附前体P。在对前体P进行了吹扫后，将反应气体R导入腔室(图5的(B))。此时，反应气体R仅在吸附有前体P的位置反应而成膜，因此仅在被处理体的上方形成膜(图5的(C))。
(位置选择的成膜的处理条件)
如上所述，在次保形ALD中，将处理例2中的前体的吸附或者处理例1中的反应气体的反应限定在被处理体的规定部分发生。例如，仅在开口侧壁的上部形成膜。为了可选择位置的成膜而调整的处理参数，例如为载置被处理体的载置台的温度、腔室内的压力、导入的反应气体的气体流量、压力、处理时间等。另外，在使用等离子体的处理的情况下，通过调整为生成等离子体而施加的高频(RF)电功率的值，能够调整成膜位置。
图6是用于说明通过次保形ALD形成的膜的覆盖率的控制的图。在图6中，横轴表示处理时间，纵轴表示覆盖率。另外，实线表示开口顶部(TOP)的覆盖率，点划线表示开口侧壁中央部(MIDDLE)的覆盖率，虚线表示开口底部(BTM)的覆盖率。此外，图6表示大致的倾向，并不表示严格的数值。
如图6所示，在开口的内周面上成膜的情况下，在顶部、侧壁中央部、底部各自中成膜(吸附或者反应)的速度不同。成膜从前体或者反应气体最初进入的顶部侧逐渐向底部进展。首先，如图6中实线所示，在顶部覆盖率逐渐增加，在各部之中最先完成成膜(时刻T1，覆盖率100％)。接着，如点划线所示，在比顶部稍稍延迟地在侧壁中央部进行成膜，在比顶部成膜完成的时刻稍稍延迟的时刻(T2)成膜完成。接着，如虚线所示进行底部的成膜，在各部之中最迟地在时刻T3成膜完成。
所以，在比时刻T1靠后且比时刻T3靠前的时刻使前体的吸附或者反应气体的反应的处理结束时，在开口的顶部吸附前体或者形成膜，不过能够在侧壁中央部、底部的吸附或者膜的形成没有完成的状态下结束处理。
在图6中，作为处理参数以横轴表示处理时间对覆盖率进行了绘图。也可以代替这种方式，而通过使处理时间为一定的，使载置台的温度、腔室内的压力、前体或者反应气体的气体流量(稀释度)，为生成等离子体而施加的高频电功率的绝对值变化，也能够调整覆盖率。例如通过将载置台的温度设定得较低，能够使向开口下方的成膜变慢。另外，通过将腔室内的压力设定得较低，能够使向开口下方的成膜变慢。另外，通过将导入的气体所包含的前体的流量设定得较低，也能够使向开口下方的吸附的进展变慢。另外，通过将导入的反应气体的流量设定得较低，也能够使向开口下方的成膜变慢。另外，在使用等离子体的情况下，通过将为生成等离子体而施加的高频电功率的绝对值设定得较低，而能够使向开口下方的成膜变慢。
例如，在其他处理条件相同的情况下，载置台的温度、腔室内的压力、导入的气体(前体)的稀释度、高频电功率的绝对值各自设定为比完成在被处理体的整个表面吸附前体的数值低的数值。另外，例如在其他处理条件相同的情况下，载置台的温度、腔室内的压力、导入的气体(反应气体)的稀释度、高频电功率的绝对值各自设定为比使被处理体的整个表面中反应气体的反应完成的数值低的数值。
通过如上述那样调整处理条件，如所谓的处理例2所示的前体的吸附或者处理例1所示的反应气体的反应在不饱和状态下结束处理，而能够仅在图案的上方形成膜。
(通过次保形ALD形成的膜的膜厚)
图7是用于说明通过次保形ALD形成的膜的膜厚的图。本发明人，通过实验调查了用次保形ALD形成的膜的膜厚。图7的(A)是实验使用的被处理体的概略图。被处理体具有形成于基片上的蚀刻对象膜EL和掩模MA。掩模MA具有开口OP。图7的(A)表示在开口OP的整个内表面形成有膜F的状态。CD是开口OP的开口尺寸。
图7的(B)是使被处理体的初始状态的开口尺寸、实施例1的处理后的开口尺寸、参考例1的处理后的开口尺寸各自从蚀刻对象膜EL的表面起的深度相关联地进行绘制的图。初始状态是形成膜F前的状态。例1是通过次保形ALD在开口的内周面形成了膜后的状态。具体而言，是使反应气体的反应中的处理时间变短的情况(参照图6的时刻T2)。参考例1是通过通常的ALD在开口的内周面形成了膜后的状态。通常的ALD是指花费充足的时间执行前体、反应气体各自在被处理体整个表面吸附和反应直至完成为止，来实现保形的成膜的ALD。
如图7的(B)所示，首先，在初始状态中，开口尺寸在深度大约0.0微米(μm)的位置为大约40纳米(nm)，在深度大约1.4μm的位置为大约30nm，随着深度增加而开口尺寸减少。与之相对，在执行了通常的ALD后(参考例1)，以与深度无关的大致一定的膜厚形成了膜。在深度大约0.0μm的位置，开口尺寸为大约25nm，在深度大约1.4μm的位置，开口尺寸为大约18nm。虽然因深度而存在一些误差，但是形成了大约12～15nm的膜。与之相对，基于次保形ALD的处理后(实施例1)，在深度大约0.0μm的位置，开口尺寸为30nm，而在深度大约0.4μm的位置为大约34nm，在深度大约1.3μm的位置为大约30nm。即，随着从开口的顶部去往底部，而形成的膜的膜厚逐渐减少。如上所述，通过次保形ALD形成的膜随着从开口上部去往下部而膜厚逐渐变化。即，关于次保形ALD，一边使用ALD的方法，一边不保形地形成所谓次保形的膜。
图8是用于说明通过次保形ALD形成的膜的膜厚的深度方向上的分布与腔室内的压力的关系的图。当使压力以外的处理条件一定时，因压力而沉积膜的总沉积量区别较大，因此，将对至深度1.5μm为止的沉积膜的膜厚累计求得的总沉积量标准化为“1”，对从深度0μm至规定的深度的沉积量的比例进行绘图，示出了条件之间的差异。图8的参考例1是通过通常的ALD在被处理体形成了膜的情况。在通常的ALD中实现保形的成膜，因此在深度方向上膜厚为一定的。因此，在图8的图表中，描绘一次曲线。另外，在图7的(B)中的实施例1的处理条件之中，使进行反应气体的反应时的处理腔室内的压力按200毫托(mT)、20mT、10mT变化的情况下的膜厚的分布。如图8所示，可以在任意压力值下，与参照例1相比深度浅的位置的沉积膜的总沉积量较多。即，表示形成次保形的膜。可知，尤其在压力为10mT的情况下在深度浅的位置的沉积膜的总沉积量较多。换言之，根据深度使膜的膜厚变动，并且越靠顶部附近越使膜厚增大，因此将腔室内的压力设定得较低是有利的。
另外，本发明人将氧气(O2)作为反应气体，将具有高宽比10程度的图案的基片作为被处理体，研究了在图7的(B)中的实施例1的处理条件中、进行反应气体的反应时的氧气的稀释度导致的膜的膜厚变化。氧气的稀释度是指氧气相对于氧气和稀释气体的总流量的比例。可以将氧气的稀释度换而记为氧气的分压。关于反应气体，将O2和氩气以规定的比例混合使用。其结果，根据图案的开口的深度而膜的膜厚变动。另外，O2的稀释度越高，膜厚变动越大。这被认为是因为，O自由基容易充分遍布在开口的底部，通过提高稀释度能够抑制对底部供给的O自由基的量。
如上所述，关于次保形ALD，一边使用ALD的方法一边调整处理条件，而形成沿图案的深度方向具有不同的覆盖率或不同的膜厚的、具有自行控制性的膜。
(膜的形成方法的例2-不使用等离子体的成膜处理)
在另一实施方式中，可以通过不使用等离子体的CVD、ALD来形成膜。另外，也可以不使用等离子体而通过有机化合物的聚合来形成膜。接着，说明不使用等离子体，而通过2种处理气体的反应进行成膜的例。
例如，首先，在腔室内配置被处理体。在被处理体的表面形成有第1有机膜。首先，对腔室内供给第1气体。第1气体包含第1有机化合物。第1有机化合物吸附在被处理体表面的第1有机膜。接着，对腔室进行吹扫。例如，将稀有气体或氮气等非活性气体供给到腔室，除去过剩地沉积在被处理体表面的第1有机化合物。接着，对腔室内供给第2气体。第2气体包含第2有机化合物。供给到被处理体的表面的第2有机化合物与第1有机化合物聚合，在被处理体表面形成第2有机膜。然后，在形成了第2有机膜后，对腔室内供给稀有气体或者氮气等非活性气体，除去过剩地沉积在被处理体表面的第2有机化合物。
此外，在形成第2有机膜的处理中，为了使第1有机化合物和第2有机化合物的聚合发生，加热配置有被处理体的区域。例如，将配置有被处理体的区域加热至30℃以上200℃以下的温度。
如上所述，在通过有机化合物彼此间的聚合而实现了成膜的情况下，不使用氧气。因此，能够实现抑制被处理体的损伤，例如氧化。该处理适用于含碳膜例如无定形碳层(ACL)等上的成膜。
此外，在上述成膜处理中使用的第1有机化合物和第2有机化合物例如为异氰酸酯(Isocyanate)和胺。另外，第1有机化合物和第2有机化合物例如是异氰酸酯和具有羟基的化合物。另外，第1有机化合物和第2有机化合物例如是羧酸和胺。另外，第1有机化合物和第2有机化合物例如是羧酸卤化物和胺。另外，第1有机化合物和第2有机化合物例如，是羧酸和具有羟基的化合物。另外，第1有机化合物和第2有机化合物例如是羧酸卤化物和具有羟基的化合物。另外，第1有机化合物和第2有机化合物例如是无水酸酐和胺。
另外，上述成膜处理的被处理体所具有的掩模可以由有机材料、金属、或者含硅材料形成，蚀刻对象膜可以由其他含硅材料形成。
(第1实施方式的效果)
如上所述，第1实施方式的基片处理方法包括步骤a和步骤b。步骤a是将被处理体提供到腔室内的载置台上的步骤，其中该被处理体包括基片、形成于基片上的蚀刻对象膜和形成于蚀刻对象膜上的具有开口的掩模。步骤b是沿掩模的膜厚方向在开口的侧壁形成具有不同的厚度的膜的步骤。因此，依照第1实施方式，能够修正具有如弧弯那样的形状异常的高高宽比的掩模的形状。
另外，第1实施方式的基片处理方法还可以包含修整膜的步骤c。另外，步骤c之后的掩模的膜厚方向上的开口的开口尺寸的偏差比步骤c之前的掩模的膜厚方向上的开口的开口尺寸的偏差小。因此，对于高高宽比的开口，能够使开口尺寸在深度方向上均匀化。
另外，也可以在步骤b中，在开口的侧壁形成随着从掩模的开口侧去往基片侧而膜厚减少的膜。另外，也可以在步骤b中，膜仅形成在开口的侧壁上方。因此，能够选择性地修正如弧弯那样在顶部附近产生的形状异常。另外，通过在底部不形成膜，在步骤b后继续执行蚀刻对象膜的蚀刻的情况下等，能够不降低选择比地实现处理。
另外，在步骤b中，在开口的侧壁的上部形成开口的开口尺寸的大约10％～大约40％的膜厚的膜。因此，能够防止一边掩模的开口堵塞，一边修正掩模的形状。
另外，步骤b可以在开口的高宽比为10以上时执行。因此，能够修正容易产生异常的高高宽比的开口的形状。
另外，作为修正对象的开口也可以包含弧形或者锥形。实施方式的基片处理方法沿掩模的层叠方向使膜厚变化来形成膜，因此能够修正弧形、锥形这样的其他多种形状的掩模图案。
另外，也可以反复进行步骤b和步骤c。另外，可以反复进行步骤b和步骤c直至开口的开口尺寸的偏差成为预先决定的基准值以下。因此，在仅执行了1次步骤b和步骤c时，在无法实现所希望的形状改善的情况下，通过将步骤b和步骤c反复进行与形状相应的次数，能够实现所希望的形状改善。
另外，在反复执行n次(n为2以上的自然数)以上的步骤b中，可以在第n次的处理和第(n-1)次的处理中改变处理条件。由此，可以改变在反复执行的步骤b中形成的膜的位置和/或厚度。另外，也可以为步骤b通过对腔室内供给第1反应物和第2反应物，使第1反应物与第2反应物反应来形成膜。另外，在反复执行n’次(n’为2以上的自然数)以上的步骤b中，可以改变在第n’次的处理和第(n’-1)次的处理中使用的第1反应物和/或第2反应物。由此，可以改变在步骤b中形成的膜的位置和/或厚度。因此，依照实施方式，能够根据被处理体的状态细致地调整膜的位置和厚度。
另外，也可以为步骤b和步骤c在维持减压气氛且同一腔室内(in situ)或者同一系统内(in system)执行。因此，能够省去送入送出被处理体的步骤、切换腔室内的气氛等的步骤而实现处理。
另外，步骤b也可以通过CVD执行。因此，能够利用通过CVD成膜的膜的位置的膜厚差来修正掩模的形状。
另外，步骤b也可以通过在开口的侧壁上选择性地发生前体的吸附或者反应气体的反应的ALD来执行。ALD能够精密地控制形成的膜的厚度，因此能够一边防止开口堵塞，一边修正掩模的形状。
(第2实施方式)
图9是表示第2实施方式的基片处理方法的流程的一例的流程图。首先，提供具有掩模的基片(步骤S410(步骤a))。接着，在掩模所具有的开口的内周面上形成基底膜(步骤S420(步骤e))。与第1实施方式中的膜不同，基底膜形成在整个开口。例如，基底膜为保形的膜。接着，从基底膜之上起在开口的内周面上形成膜(步骤S430、第1步骤(步骤b))。第2实施方式的膜与第1实施方式的膜同样，沿掩模的层叠方向具有不同的膜厚。接着，对膜进行修整(步骤S440、第2步骤(步骤c))。然后，判断修整后的开口的开口尺寸(CD)是否成为规定值(步骤S450)。在判断为是规定值的情况下(步骤S450，是)，结束处理。在判断为不是规定值的情况下(步骤S450，否)，返回步骤S420反复进行处理。
第2实施方式的基片处理方法与第1实施方式的基片处理方法不同，在掩模上形成2种膜后进行修整。例如，在优选抑制修整(步骤S130)导致的开口210的底部210B的CD增加的情况下，能够应用第2实施方式的基片处理方法。
接着，参照图10，进一步说明第2实施方式的基片处理方法。图10是用于说明通过第2实施方式的基片处理方法处理的被处理体的一例的图。图10的(A)所示的被处理体S2的形状与图2的(A)所示的被处理体S的形状相同。
首先，在步骤S410中，提供图10(A)所示的被处理体S2。然后，如图10(B)所示，在步骤S420中，在开口200形成基底膜130a。在步骤S420中形成的基底膜130a形成在整个开口200。即，基底膜130a可以沿层叠方向不具有不同的膜厚。例如，基底膜130a可以具有随着从顶部200T去往底部200B而一定的膜厚。基底膜130a例如能够通过ALD形成。
接着，在基底膜130a之上形成膜130b(图10、(C))。在步骤S430中形成的膜130b与第1实施方式的膜130同样，沿掩模120的层叠方向具有不同的膜厚。例如，膜130b主要形成在凹部200X上。膜130b的成膜方法与第1实施方式中的膜130的成膜方法相同。
此处，基底膜130a由与掩模120相同种类的材料形成。另一方面，膜130b由与蚀刻对象膜110相同种类的材料形成。另外，选择材料以使得在基底膜130a的材料与膜130b的材料之间获得高选择比。这是因为，形成了膜130b后的修整(第2步骤、步骤S440)是以调整处理条件来主要除去基底膜130a的方式执行的。通过如上述那样设定处理条件，一边使形成于凹部200X上的膜130b残留，一边除去形成于其他部分的基底膜130a。由此，能够一边埋入凹部200X，一边抑制开口200内的其他部分的开口尺寸的变动。
在形成了膜130b后，在步骤S440中对开口200内进行修整。修整后的被处理体S2的形状如图10的(D)所示。在图10的(D)的例中，开口200的侧壁200S下部和底部200B上的基底膜130a被除去，成为从凹部200X去往顶部200T残留有基底膜130a和膜130b的状态。如上所述，通过第2实施方式的基片处理方法，能够修正掩模的形状。
在第2实施方式中，能够反复执行步骤S420、430、440的各步骤(步骤e、b、c)直至开口200的开口尺寸成为规定的值。例如，能够反复执行各步骤，直至开口200的顶部200T、侧壁200S、底部200B的开口尺寸之差成为规定值以内。图10的(E)表示修正开口200的形状而开口尺寸成为规定的值的被处理体的状态。另外，也可以通过在步骤S450后进一步进行蚀刻，来实现图10的(E)的状态。
图11是用于说明通过第2实施方式的基片处理方法处理的被处理体的另一例的图。图11的(A)的被处理体S4具有与图3的(A)的被处理体S1相同的形状。
在图11的例中，也与图10同样，在第1步骤前在整个开口201形成保形的基底膜131a(图11的(B))。之后，在形成沿层叠方向具有不同的膜厚的膜131b(图11的(C))。在形成了膜131b后，执行步骤S440的修整时，在底部201B附近基底膜131a被除去并且由于残存的基底膜131a和膜131b而开口201的锥形减少(图11的(D))。因此，通过反复进行步骤S420～440，能够修正开口201的锥形(图11的(E))。
(第2实施方式的效果)
如上所述，第2实施方式的基片处理方法，还包括在步骤c前在开口的侧壁形成基底膜的步骤e。因此，依照第2实施方式，能够一边调整掩模的开口尺寸一边修正形状。
另外，在第2实施方式中，膜和基底膜各自由具有不同的蚀刻选择比的材料形成。例如，选择材料，以使得通过步骤c的修整除去的基底膜的量比沿层叠方向具有不同的膜厚的膜的量多。这样一来，能够提高基于修整的修正效果。
另外，在第2实施方式中，可以为基底膜与掩模为相同的材料，沿层叠方向具有不同的膜厚的膜与掩模下的蚀刻对象膜为相同的材料。因此，在相应于掩模的蚀刻条件下执行了蚀刻时，能够使膜残存，能够有效地修正掩模的形状。
(第3实施方式)
在上述第2实施方式中，用与掩模相同的材料保形地形成了基底膜。并不限于此，也可以相应于掩模的形状而形成次保形的基底膜。在第3实施方式中，说明次保形的基底膜的形成。
在上述第1实施方式、第2实施方式中，例如通过次保形ALD形成沿层叠方向具有不同的膜厚的膜。但是，基于次保形ALD的成膜，在成膜对象的图案的高宽比小的图案的情况下，难以控制。这是因为，在高宽比小的图案的情况下，前体和反应气体会在短时间内到达图案的底部。
所以，在第3实施方式中，首先，在掩模开口的高宽比变小时，形成基底膜以增加高宽比(以下也称为步骤d)。然后，在预先提高高宽比后，执行次保形ALD来修正掩模形状。此外，在以下的说明中，“低高宽比”是指高宽比不足5。
图12是用于说明第3实施方式的基片处理方法的图。图12的被处理体S5与图2所示的被处理体S同样，包含层叠于基片上的蚀刻对象膜110和掩模120。
首先，准备在掩模120、蚀刻对象膜110形成有高宽比不足5的图案的被处理体S5(图12的(A))。从掩模120的上表面起计算的高宽比可以为1～2程度。
接着，执行用于使形成于被处理体S5的开口200之间的尺寸，即开口200的顶部200T的宽度变窄的处理。例如，通过化学蒸镀(CVD)或者物理蒸镀(PVD)，在开口200的侧壁200S上部形成基底膜130c。关于基底膜130c，使用主要使其形成在开口200的侧壁200S的上部而不形成在开口200的侧壁200S下部和底部200B的处理条件来形成(图12的(B))。
接着，与上述第1实施方式同样，使用前体的吸附或者反应气体的反应不饱和的状态即没有完成至底面的状态下处理结束的条件，通过ALD形成膜130d。此时，膜130d形成在开口200的侧壁200S而不形成在底部200B(图12的(C))图12的(C)的处理例如相当于图1的第1步骤(步骤b)。
接着，对蚀刻对象膜110进行蚀刻(图12的(D))。当开口200的深度尺达到了预先设定的尺寸时，或者蚀刻的处理时间达到了预先设定的处理时间时，结束蚀刻。蚀刻的结束时刻能够任意设定。
接着，除去残存在开口200的上部的基底膜130c和膜130d(图12的(E))。图12的(D)和(E)的处理例如相当于图1的第2步骤(步骤c)。
如上所述，依照第3实施方式的基片处理方法，能够对高宽比小的例如不足5的图案形成次保形的ALD膜。在第1实施方式、第2实施方式中在形成沿层叠方向具有不同的膜厚的膜时，进行控制以使得能够通过调整处理条件，随着从开口的侧壁上部去往下部而成膜量逐渐减少。但是，在形成于被处理体上的图案的高宽比小的情况下，前体和反应气体会在短时间内到达图案底部。因此，即使在处理条件上下功夫，也难以对低高宽比的图案形成次保形的ALD膜。另一方面，在对低高宽比的图案使用了CVD、PVD的情况下，膜厚的细微的控制是困难的。
所以，在第3实施方式中，在形成于被处理体的图案的高宽比小的情况下，预先执行使图案的开口尺寸减少的处理(图12的(B))。通过进行该处理，能够增大图案的高宽比，抑制进入开口内的前体和反应气体的量。因此，依照第3实施方式，对低高宽比的图案也能够形成次保形的ALD膜来实现细微的膜厚控制。
图13是表示第3实施方式的基片处理方法的流程的一例的流程图。首先，提供在蚀刻对象膜110上形成掩模120并在掩模120形成有用于蚀刻的图案的被处理体S5(步骤S1501、步骤a)。接着，对掩模120进行蚀刻(步骤S1502)。判断在蚀刻后形成于蚀刻对象膜110的开口200的深度是否达到规定值(步骤S1503)。在判断为没有达到规定值的情况下(步骤S1503，否)，返回步骤S1502反复进行蚀刻。另一方面，在判断为达到了规定值的情况下(步骤S1503，是)，判断开口200的高宽比是否为规定值(例如10)以上(步骤S1504)。在判断为不足规定值的情况下(步骤S1504，否)，形成基底膜130c以使开口200的宽度变窄(步骤S1505、步骤d)。另一方面，在判断为高宽比为规定值以上的情况下(步骤S1504，是)，形成膜130d(步骤S1506、步骤b)。用于形成膜130d的处理与第1实施方式中用于形成膜130的处理相同。例如，通过执行图1的步骤S120而能够形成膜130d。在形成了膜130d后，进一步执行修整、蚀刻(步骤S1507，步骤c)。然后，判断被处理体S5是否成为规定的形状(步骤S1508)。例如判断通过蚀刻形成于掩模120的开口尺寸是否达到规定值。然后，在判断为不是规定值的情况下(步骤S1508，否)，返回步骤S1504反复进行处理。另一方面，在判断为是规定值情况下(步骤S1508，是)，结束处理。于是，第3实施方式的基片处理方法结束。
如上所述，在第3实施方式中，对低高宽比的图案，也能够通过预先执行使开口变窄的处理来提高高宽比后用次保形ALD形成膜。
此外，关于上述第3实施方式，将“低高宽比”定义为高宽比不足5，适用于低高宽比的图案。但是，在高宽比为5以上的图案中高宽比低于10时，有时难以实现次保形的成膜。因此，第3实施方式的方法可以应用于高宽比为5～10的图案。
此外，基底膜130c优选由在后续的处理中能够除去的材料形成。例如基底膜130c由SiO2、SiN、SiC等形成。在形成SiO2的基底膜130c的情况下，能够将氨基硅烷系的气体、SiCl4、SiF4等用作前体。另外，在形成SiN的基底膜130c的情况下，能够将氨基硅烷系的气体、SiCl4、DCS、HCDS等用作前体。另外，例如基底膜130c可以为含碳膜等的有机膜、含钛(Ti)、钨(W)的金属膜等。
(第3实施方式的效果)
如上所述，第3实施方式的基片处理方法还包括在开口的侧壁上方形成基底膜以使开口的侧壁上方的开口尺寸减少的步骤d。另外，步骤d使开口的高宽比增加。因此，依照第3实施方式，对于高宽比低的开口，也能够实现使用了次保形ALD的成膜。
另外，步骤d也可以在步骤b前执行。因此，依照第3实施方式，与低高宽比的开口相比，能够容易地实现步骤b中的次保形的成膜控制。
另外，步骤d也可以在开口的高宽比不足5时执行。因此，依照第3实施方式，能够在调整开口的高宽比使之成为适合于成膜控制的值之后，进行成膜。
另外，也可以为适用第3实施方式的基片处理方法的被处理体所具有的掩模包含电介质。另外，步骤d也可以在开口的高宽比不足10时执行。因此，依照第3实施方式，能够使用次保形ALD等对于低高宽比的开口使用难以控制的处理，来实现掩模的形状修正。
(第4实施方式)
图14是表示第4实施方式的基片处理方法的流程的一例的流程图。首先，提供具有掩模的基片(步骤S710，步骤a)。接着，在掩模所具有的开口的规定位置形成阻碍因子(步骤S720，步骤f)。例如，通过使用包含阻碍因子(以下也称为抑制剂(inhibitor))的气体的CVD，在掩模上形成抑制剂层。接着，在开口形成膜(步骤S730、步骤b)。然后，对膜进行修整(步骤S740、步骤c)。判断修整后的开口的开口尺寸(CD)是否成为规定值(步骤S750)。在判断为是规定值的情况下(步骤S750，是)，结束处理。另一方面，在判断为不是规定值的情况下(步骤S750，否)，返回步骤S720反复进行处理。
接着，参照图15，进一步说明第4实施方式的基片处理方法。图15是用于说明通过第4实施方式的基片处理方法处理的被处理体的一例的图。图15所示的被处理体S6与图2所示的被处理体S相同。
首先，提供被处理体S6(步骤S710)。然后，对被处理体S6执行步骤S720的处理形成抑制剂层140(图15的(A))。为了形成抑制剂层140而供给的、包含阻碍因子的气体例如是含碳气体。含碳气体例如是碳氟化合物气体(fluorocarbon gas)、氟代烃气体(fluorohydrocarbon gas)、碳氢化合物气体(hydrocarbon gas)。在步骤S720中，使用碳氟化合物气体执行等离子体CVD时，作为抑制剂层140形成碳氟化合物膜。另外，在步骤S720中，使用氟代烃气体执行等离子体CVD时，作为抑制剂层140形成氟代烃膜。另外，在步骤S720中，使用碳氢化合物气体执行等离子体CVD时，作为抑制剂层140形成碳氢化合物膜。碳氟化合物膜、氟代烃膜和碳氢化合物膜是疏水性的膜。
在步骤S720中，调整处理条件，以使得仅在掩模120的上部形成抑制剂层140。抑制剂层140例如形成在与凹部200X相比靠上方的侧壁200S和顶部200T。例如，使用CVD仅在开口200的上部部分形成抑制剂层140。另外，通过使抑制剂层的形成位置具有高宽比相关性，能够调整侧壁上的成膜位置。另外，通过改变抑制剂层的组成，能够阻碍之后执行的ALD的前体的吸附和反应气体的吸附的任意者。例如，当形成含碳的抑制剂层时能够阻碍氧化，当形成包含CF的抑制剂层时能够阻碍前体的吸附。
接着，在步骤S730中，例如，通过ALD形成膜130。ALD包括导入前体的第1反应步骤、除去过剩的前体的第1吹扫步骤、导入反应气体对前体进行改性的改性步骤、除去过剩的反应气体的第2吹扫步骤。
在第1反应步骤中，例如，作为前体能够使用氨基硅烷系气体、含硅气体、含钛气体、含铪气体、含钽气体、含锆气体、含有机物气体等。前体吸附在没有形成抑制剂层140的区域而形成前体层。此外，在吸附前体时也可以不生成等离子体。
第1吹扫步骤是在形成了前体层后，进行基于氩气或氮气等非活性气体的吹扫的步骤。通过吹扫，能够减少或除去残留在腔室内的主要气相中的前体。吹扫可以通过对腔室内进行抽真空来执行。过剩地附着的前体通过吹扫而被除去，前体层成为大致单分子层。
在改性步骤中，将前体层暴露于反应气体，将前体层转换(改性)为原子层。在改性步骤中使用的反应气体为含氧气体、含氮气体、含氢气体等。反应气体例如可以包含O2气体、CO2气体、NO气体、SO2气体、N2气体、H2气体、NH3气体的任意者。用反应气体将前体层改性而形成膜130，同时抑制剂层140的表面被除去，抑制剂层140的膜厚减少。
在改性步骤后，在第2吹扫步骤中，通过氩气或氮气等非活性气体将处理空间排气。通过吹扫，使残留在处理腔室内的反应气体减少或者消失。吹扫可以通过对腔室内进行抽真空来进行。
此外，能够根据形成的膜种类，来选择前体和反应气体的种类。例如，在作为膜130形成硅氧化膜的情况下，前体能够使用氨基硅烷系、SiCl4、SiF4等，反应气体能够使用O2等含氧气体。另外，在作为膜130形成硅氮化膜的情况下，前体能够使用氨基硅烷系、SiCl4、二氯硅烷(DCS)、六氯乙硅烷(HCDS)等，反应气体能够使用N2、NH3等的含氮气体。另外，作为在形成有机膜作为膜130的情况下的方法，能够使用分子膜沉积(Molecular LayerDeposition：MLD)。另外，在作为膜130形成钛膜、氧化钛膜的情况下，前体能够使用TDMAT(tetrakis(dimethylamino)titanium：四(二甲氨基)钛)、四氯化钛(TiCl4)，反应气体能够使用还原系气体或氧化系气体。另外，在形成钨膜的情况下，前体能够使用WF6，反应气体能够使用还原系气体。
此外，为了控制形成的膜130的深度，能够选择前体。例如，在氨基硅烷系气体之中，作为用于仅在更靠图案上方形成膜130的前体的选择，与具有1个氨基的氨基硅烷(1价氨基硅烷)气体相比，优选使用具有2个或者3个氨基的氨基硅烷(2价氨基硅烷或者3价氨基硅烷)气体。另外，为了在图案较深的位置形成膜130，优选使用1价氨基硅烷气体。并且，通过将处理时间、载置台的温度、处理腔室内的压力等处理参数组合，能够提高覆盖率的控制性。
如上所述，在步骤S730中，膜130选择性地形成在没有形成抑制剂层140的区域。例如，在图15的(B)所示的例子中，抑制剂层140形成在比凹部200X靠上的侧壁200S和顶部200T。然后，膜130不形成在形成有抑制剂层140的区域，而形成于没有形成抑制剂层140的凹部200X上。此外，第4实施方式的膜130与第1实施方式同样沿层叠方向具有不同的膜厚。例如，使用上述的次保形ALD，以在比凹部200X靠底部200B侧的区域不形成膜130的方式选择性地成膜。
接着，在步骤S740中，对膜130进行修整。通过修整，能够除去抑制剂层140并且削减膜130的表面，开口200的内周面变得光滑(图15的(C))。通过反复进行抑制剂层140的形成(步骤S720)、以及第1步骤(步骤b)和第2步骤(步骤c)，能够逐渐填埋凹部200X来修正掩模的形状。最终凹部200X填埋后，被处理体S6成为图15的(D)所示的状态。
如上所述，在第4实施方式中，使用抑制剂层140防止在开口200的顶部200T附近形成膜130，防止开口堵塞。为了将蚀刻对象膜110蚀刻为所希望的形状，优选抑制如凹部200X这样的形状，同时需要防止开口210的开口堵塞。这一方面，如第4实施方式那样，通过不在开口210的顶部210T形成膜130，而能够防止膜130导致的开口堵塞。另外，当膜130的形成中使用次保形ALD时，能够高精度地控制膜厚。
另外，也可以反复执行多次抑制剂层140的形成(步骤f)和膜130的形成(步骤b)。例如，当一边改变形成抑制剂层140的位置一边反复执行步骤S720和S730时，能够一边与凹部200X的形状相应地调整形成的膜130的膜厚，一边填埋凹部200X。在该情况下，也可以在将步骤S720和步骤S730反复执行了多次后，执行步骤S740的修整。
图16是用于说明通过第4实施方式的基片处理方法处理的被处理体的另一例的图。图16的被处理体S7与图3的被处理体S1相同。在该锥形形状的被处理体S7中，最初在掩模的上部形成抑制剂层141(图16的(A))，之后，形成膜131(图16的(B))。然后，通过对膜131进行修整(图16的(C))，能够一边防止开口堵塞，一边修正开口201的形状(图16的(D))。在图16的被处理体S7的情况下，也可以一边使形成抑制剂层141的位置错开，一边将抑制剂层141的形成和膜131的形成反复执行多次。通过使形成抑制剂层141的位置错开，能够按照与开口201反向的锥形形成膜131。即，能够形成随着从顶部201T去往底部201B而膜厚减少的膜131。通过形成这样的膜131，能够以更少的步骤修正掩模图案的形状。
此外，在第4实施方式中，通过CVD形成抑制剂层140、141。在通过CVD进行了成膜的情况下，在如开口201中的凹部201X这样的从开口侧观察成为阴影的部分难以形成抑制剂层140、141。因此，能够在比凹部201X靠上侧处容易地形成抑制剂层140。
另外，在第4实施方式中，通过利用抑制剂层140、141，在顶部200T、201T不形成膜130、131。因此，能够防止膜130、131导致的开口堵塞。
此外，在上述实施方式中，可以在形成了抑制剂层140、141后，通过次保形ALD形成膜130、131。另外，也可以代替这种方式，而使用在掩模120、121进行化学吸附但在抑制剂层140、141不进行化学吸附的有机材料，来形成自组装单分子膜(Self-AssembledMonolayer：SAM)。
(第4实施方式的效果)
如上所述，第4实施方式的基片处理方法，还包括在步骤b前形成阻碍膜的形成的阻碍因子的步骤(步骤f)。因此，能够更精密地控制形成膜的位置。另外，通过在开口上部形成阻碍膜的形成的抑制剂层，能够防止膜导致的开口堵塞。
(开口尺寸的调整)
通过上述实施方式的基片处理方法，能够修正形状以使得掩模的开口尺寸在顶部、侧壁、底部大致相同。可以在修正了掩模的形状后，还执行用于调整开口尺寸的处理。或者，可以在修正掩模的形状的同时，执行用于调整开口尺寸的处理。
例如，通过第1实施方式至第4实施方式的基片处理方法，将被处理体的形状能够修正为图2的(D)所示的形状。之后，还可以执行蚀刻或者成膜，以使开口210的底部210B的开口尺寸减少或者增加。
另外，例如，也可以在通过第2实施方式的基片处理方法修正被处理体的形状时，通过调整在步骤S420中形成的基底膜的膜厚，使开口210的开口尺寸减少。
另外，例如，对于低高宽比的图案中顶部以锥形形状扩展的形状，首先，在执行了通过CVD、PVD使横宽变窄的处理(第3实施方式)后，通过执行次保形ALD，能够修正锥形形状。另外，高高宽比的图案在反复进行处理的期间变成低高宽比的情况下，通过执行使横宽尺寸变窄的处理，也能够容易地实现次保形ALD。另外，在进行掩模形状的细微调整的情况下，在CVD、PVD中高分辨性的控制变得困难。因此，当为低高宽比的掩模时，通过CVD、PVD使横宽变窄后，执行次保形ALD、ALD从而能够实现细微的调整。
(处理时刻)
此外，上述第1实施方式乃至第4实施方式的基片处理方法也可以在刚形成掩模之后(即，蚀刻对象膜的蚀刻前)执行。另外，也可以在开始蚀刻对象膜的蚀刻后产生了掩模的形状异常的情况下执行。在任一情况下，都能够根据作为修正对象的形状异常的位置、形状，选择或组合第1实施方式至第4实施方式，来抑制对蚀刻对象膜的性质的影响并且修正掩模的形状。
(变形例1-掩模高度减少时的调整)
在通过实施方式的基片处理方法修正了掩模的形状后，对蚀刻对象膜进行蚀刻。通过蚀刻，不仅削减蚀刻对象膜还削减掩模。因此，第1步骤中形成的膜的位置在掩模的深度方向上相对地变化。因此，可以根据掩模的膜厚的变化来调整第1步骤的处理条件。
图17是表示变形例1的基片处理方法的流程的一例的流程图。图18是用于说明变形例1的基片处理方法的图。
在变形例1的基片处理方法中，步骤S110～S140的处理与第1实施方式(图1)相同。在通过步骤S110～S140的处理修正了掩模形状后，对蚀刻对象膜进行蚀刻(步骤S150)。判断蚀刻后的形状是否为规定的形状(步骤S160)。在判断为不是规定的形状的情况下(步骤S160，否)，判断掩模高度是否为规定值(步骤S170)。在判断为掩模高度是规定值的情况下(步骤S170，是)，改变第1步骤的处理条件(步骤S180)。然后，在已改变的处理条件下再次执行第1步骤(步骤S120)。另一方面，在判断为掩模高度不是规定值的情况下(步骤S170，否)，返回步骤S150反复进行蚀刻。另一方面，在步骤S160中判断为是规定的形状的情况下(步骤S160，是)，结束处理。
参照图18，进一步说明变形例1的基片处理方法。图18所示的被处理体S8在基片上形成有蚀刻对象膜112和掩模122。掩模122具有开口202。在开口202的深度方向中央形成有凹部202X。当对图18的(A)所示的被处理体S8执行步骤S120时，如(B)所示形成膜132a。在修整了膜132a后，开口尺寸成为规定值时，执行蚀刻(步骤S150)。通过蚀刻，掩模122逐渐被削减，掩模高度减少。(C)表示通过蚀刻(步骤S150)而掩模高度已减少的被处理体S7。另外，(C)的被处理体S8在掩模122存在凹部202X。步骤S160的“规定的形状”可以包括蚀刻对象膜112是否为所希望的形状和掩模122是否为所希望的形状的判断。而且，掩模122是否为所希望的形状的判断可以为掩模122是否无形状异常的判断。因此，在掩模122具有凹部202X的情况下，作为存在形状异常(步骤S160，否)，研究了掩模高度。然后，当掩模高度为规定值以下时(步骤S170，是)，改变为与掩模高度相应的第1步骤的处理条件(步骤S180)。在图18的(C)中掩模高度减少，因此，改变成与从顶部202T至凹部202X的距离相应的处理条件。例如，改变处理条件以使得膜132a形成在从顶部202T至凹部202X之间。然后，返回步骤S120在改变后的处理条件下执行第1步骤时，(B)所示的膜132a在不同的范围形成膜132b(图18(D))。这样一来，在基片处理的过程中掩模高度发生了变化的情况下，与变化后的掩模高度相应地调整第1步骤的处理条件。另外，在处理的过程中再次层叠了掩模的情况下，与最终层叠后的掩模高度相应地改变第1步骤的处理条件。
(变形例2-被处理体的温度控制)
在上述实施方式中，通过处理条件调整了在第1步骤中形成的膜的位置和膜厚。也可以进一步进行调整以使得膜的膜厚通过被处理体的温度控制而在被处理体的面内变得不同。
图19是用于说明变形例2的基片处理方法的图。图19的(A)表示被处理体(例如，晶片)的温度与形成于被处理体的膜的膜厚的关系。如图19的(A)所示，膜的膜厚随着被处理体的温度上升而增加。
图19的(B)表示支承被处理体的载置台的区域分割例。被处理体通常为直径300mm程度的圆形，在基片处理中，支承在圆形的载置台上。载置台具有温度调节机构。所以，将载置台分割为多个例如27的区域。在图19的(B)的例中，在周向和径向上将载置台分割为多个区域。然后，能够彼此独立地控制各区域的温度。然后，对于要增加膜的成膜量的位置使温度相对高，对于要减少成膜量的位置使温度相对低。当如上述方式进行调整时，在一个晶片形成多个开口时，能够根据晶片上的位置来改变形成在开口的膜的膜厚。
此外，在晶片面内通过蚀刻等在开口侧壁上形成的凹部有在径向中心较小、而在径向外侧变大的倾向。因此，例如，控制各区域以使得在晶片的径向中心温度变低且在晶片的径向外侧温度变高，由此能够提高晶片面内的开口尺寸的均匀性。但是，不限于此，通过调整载置台的温度，能够根据晶片面内的位置使形成的膜的膜厚变化，能够修正多种形状。
如上所述，在上述实施方式中，也可以在步骤b中，将设置于载置被处理体的载置台的能够独立地控制温度的多个区域各自控制成根据该多个区域各自的面内位置而不同的温度，使膜的厚度根据多个区域的温度变化。例如，可以使第1步骤(图1，步骤S120)中形成的膜的厚度根据载置台的温度而变化。因此，依照实施方式，能够提高晶片面内的膜的均匀性。另外，依照实施方式，能够根据晶片面内的位置来修正膜的膜厚。
另外，在上述实施方式中，可以将步骤b反复执行至少n”(n”为2以上的自然数)次。然后，可以在第(n”-1)次的步骤b中，将设置于载置被处理体的载置台的能够独立地控制温度的多个区域各自控制成第1温度分布。由此，可以形成在深度方向上具有第1膜厚分布的膜。并且，也可以在第n”次的步骤b中，将多个区域各自控制成第2温度分布。由此，可以形成在深度方向上具有第2膜厚分布的膜。因此，依照实施方式，能够根据载置台的温度分布在不同的位置和/或以不同的厚度形成膜。因此，依照实施方式，不仅能够控制根据面内位置形成的膜的位置和/或厚度，还能够控制在每个步骤中形成的膜的位置和/或厚度。
(腔室内的调理)
但是，在上述实施方式中，例如可以在一个腔室内执行图1的第1步骤(步骤S120、步骤b)和第2步骤(步骤S130、步骤c)。另外，可以在第2步骤后反复执行第1步骤。在该情况下，通过第2步骤生成的副生成物附着在腔室内，可能对第1步骤的处理结果(膜的性能)产生影响。对此，在其他腔室内执行了第1步骤和第2步骤的情况下，在执行第1步骤的腔室的内壁其他的部件表面附带地形成与膜相同种类的膜。另外，在执行第2步骤的腔室的内壁其他的部件表面仅附着因修整而产生的副生成物。因此，在一个腔室仅执行第1步骤、第2步骤的任一者的情况下和在一个腔室既执行第1步骤又执行第2步骤的情况下，存在形成的膜的状态不同的可能性。
所以，也可以在执行了本实施方式的第2步骤(例如图1的步骤S130、步骤c)后，执行在腔室内的等离子体空间露出的表面的调理(conditioning)。作为调理能够执行(1)腔室内的清洁、(2)腔室内的涂敷。
腔室内的清洁例如通过将规定的清洁气体在腔室内进行等离子体化后排出来执行。作为清洁气体能够使用O2、CO2等含氧气体、H2、NH3等含氢气体等。此外，清洁的方法没有特别限定。腔室内的清洁例如在除去附着于最表面上的碳和氟的条件下执行。
另外，腔室内的涂敷通过将规定的涂敷气体在腔室内等离子体化后排出来执行。能够通过使用作为涂敷气体的SiCl4、氨基硅烷系气体等含硅气体和O2等含氧气体等的CVD、ALD，来形成硅氧化膜(SiO2)等。此外，涂敷的方法没有特别限定。另外，涂敷的材料也没有特别限定。涂敷例如在使用氟(CF等)的等离子体处理之后执行。通过涂敷，使得将露出于腔室的最表面的副生成物覆盖而不露出到等离子体处理空间。
此外，用于调理的清洁和涂敷，在不仅载置被处理体的载置台周边而且腔室的内壁整体成为处理对象的条件下执行。另外，用于调理的清洁和涂敷可以每执行一次等离子体处理而执行，也可以每执行规定次数的等离子体处理而执行。由此，能够防止附着有副生成物的内表面露出到等离子体处理空间。因此，能够防止在每次处理中腔室内的条件、状态变动，而使形成的膜的状态稳定。
如上所述，还可以执行第3步骤(步骤g)，该第3步骤在上述实施方式的例如图1所示的第2步骤(步骤S130、步骤c)后实施覆盖附着在腔室的内壁的副生成物的涂敷。因此，能够防止因在第2步骤中生成的副生成物的影响而在第1步骤中形成的膜的性质变动。
(基片处理装置的构成例)
接着，说明实施上述实施方式的基片处理方法的基片处理装置的例子。图20A、图20B、图20C和图20D各自是表示实施方式的基片处理装置的例1～4的图。
上述实施方式的基片处理方法可以以在一个基片处理装置内维持真空气氛的方式执行，也可以以使被处理体移动到不同的腔室的方式执行。即，实施方式的基片处理方法可以以通过in-situ(维持被处理体周围的真空气氛)生成等离子体的方式执行，也可以以通过ex-situ(在与被处理体隔开间隔的位置形成的真空气氛下)生成等离子体的方式执行。
图20A所示的基片处理装置是电容耦合等离子体(Capacitively CoupledPlasma：CCP)系统的例子。CCP系统在由上部电极UEL和下部电极LEL夹着的处理空间生成等离子体。下部电极LEL也作为静电吸盘ESC发挥作用。另外，下部电极LEL作为保持被处理体例如半导体基片的载置台发挥作用。CCP系统通过对上部电极UEL和下部电极LEL的至少一者供给高频(RF)电功率来生成等离子体。可以为高频电源与上部电极UEL和下部电极LEL这两者连接，也可以为多个高频电源与一个电极连接。另外，可以为高频电源供给不同频率的高频电功率。另外，可以为直流(DC)电源与上部电极连接。
图20B所示的基片处理装置是电感耦合等离子体(Inductively Coupled Plasma：ICP)系统的例子。ICP系统在电感元件(例如，平面线圈、电磁线圈或螺旋线圈)和下部电极LEL夹着的处理空间生成等离子体。下部电极LEL也作为静电吸盘ESC发挥作用。另外，下部电极LEL作为保持被处理体例如半导体基片的载置台发挥作用。ICP系统通过对电感元件供给高频电功率来生成等离子体。如图20B所示，高频电源与电感元件和下部电极LEL这两者连接。也可以为高频电源供给不同频率的高频电功率。
图20C所示的基片处理装置是表面波等离子体(Surface Wave Plasma：SWP)系统的例子。SWP系统在缝隙天线和下部电极LEL夹着的处理空间生成等离子体。下部电极LEL也作为静电吸盘ESC发挥作用。另外，下部电极LEL作为保持被处理体例如半导体基片的载置台发挥作用。SWP系统通过对缝隙天线经微波导波路径供给微波的高频电功率来生成等离子体。如图20C所示，高频电源与缝隙天线和下部电极LEL这两者连接。也可以为高频电源供给不同频率的高频电功率。
图20D所示的基片处理装置是远程等离子体系统的例子。远程等离子体系统在与被处理体隔开间隔的位置生成等离子体。例如，远程等离子体系统用阻碍对被处理体周边区域输送荷电粒子的过滤器在与被处理体周边区域隔开间隔的区域生成等离子体。下部电极LEL作为保持被处理体例如半导体基片的载置台发挥作用。远程等离子体系统通过对配置于与被处理体隔开间隔的位置的等离子体生成装置供给高频电功率来生成等离子体。如图20D所示，高频电源与等离子体生成装置和下部电极LEL这两者连接。也可以为高频电源供给不同频率的高频电功率。
此外，图20A～图20D所示的、上述实施方式的基片处理装置包括腔室、载置台、气体供给部和控制部。腔室提供处理空间。载置台设置于腔室的内部，用于载置被处理体。气体供给部对腔室的内部供给处理气体。控制部执行基片处理方法。基片处理方法包括步骤a)和步骤b)。步骤a)是将被处理体提供到腔室内的载置台上的步骤，其中该被处理体包括基片、形成于基片上的蚀刻对象膜和形成于蚀刻对象膜上的具有开口的掩模。步骤b)是沿掩模的膜厚方向形成在开口的侧壁具有不同厚度的膜的步骤。通过如上述方式构成，实施方式的基片处理装置能够修正掩模的形状。
此外，也可以将图20A～图20D所示的基片处理装置组合或者使之变形，来执行上述实施方式。
应当认为，本次公开的实施方式在所有方面均是例示而并非限制性的。上述的实施方式在不脱离所附的权利要求的范围及其主旨的情况下，能够以各种的方式省略、置换、改变。

Claims (23)

1.一种基片处理方法，其特征在于，包括：
a)将被处理体提供到腔室内的载置台上的步骤，其中，所述被处理体包括基片、形成于所述基片上的蚀刻对象膜和形成于所述蚀刻对象膜上的具有开口的掩模；
b)沿所述掩模的膜厚方向在所述开口的侧壁形成具有不同厚度的膜的步骤；以及
c)对所述膜进行修整的步骤，
在反复执行n次以上的所述b)中，通过在第n次的处理和第(n-1)次的处理中改变处理条件，来改变在反复执行的所述b)中形成的所述膜的位置和/或厚度，其中n为2以上的自然数，
所述c)之后的所述掩模的膜厚方向上的所述开口的开口尺寸的偏差比所述c)之前的所述掩模的膜厚方向上的所述开口的开口尺寸的偏差小。
2.如权利要求1所述的基片处理方法，其特征在于：
反复进行所述b)和所述c)。
3.如权利要求1所述的基片处理方法，其特征在于：
反复进行所述b)和所述c)，直至所述开口的开口尺寸的偏差成为预先决定的基准值以下。
4.如权利要求1至3中任一项所述的基片处理方法，其特征在于：
在所述b)中，在所述开口的侧壁形成随着从所述掩模的开口侧去往所述基片侧而厚度减少的所述膜。
5.如权利要求1至3中任一项所述的基片处理方法，其特征在于：
在所述b)中，所述膜仅形成在所述开口的侧壁上方。
6.如权利要求1至3中任一项所述的基片处理方法，其特征在于：
在所述b)中，在所述开口的侧壁的上部形成成为该开口的开口尺寸的10％～40％的膜厚的所述膜。
7.如权利要求1至3中任一项所述的基片处理方法，其特征在于：
在所述开口的高宽比为10以上时执行所述b)。
8.如权利要求1至3中任一项所述的基片处理方法，其特征在于：
所述开口包括弧形或者锥形。
9.如权利要求1至3中任一项所述的基片处理方法，其特征在于：
在所述b)中，对所述腔室内供给第1反应物和第2反应物，使所述第1反应物与所述第2反应物反应来形成膜，
通过在反复执行n’次以上的所述b)中改变在第n’次的处理和第(n’-1)次的处理中使用的所述第1反应物和/或所述第2反应物，来改变在所述b)中形成的所述膜的位置和/或厚度，其中n’为2以上的自然数。
10.如权利要求1至3中任一项所述的基片处理方法，其特征在于，还包括：
d)在所述开口的侧壁上方形成基底膜，使所述开口的侧壁上方的开口尺寸减少的步骤。
11.如权利要求10所述的基片处理方法，其特征在于：
在所述b)之前执行所述d)。
12.如权利要求10所述的基片处理方法，其特征在于：
在所述开口的高宽比不足10时执行所述d)。
13.如权利要求1至3中任一项所述的基片处理方法，其特征在于：
维持减压气氛在同一腔室内(in-situ)或者同一系统内(in-system)执行所述b)和所述c)。
14.如权利要求1至3中任一项所述的基片处理方法，其特征在于：
在所述b)中，将设置于载置被处理体的载置台的能够独立地控制温度的多个区域各自控制成根据该多个区域各自的面内位置而不同的温度，使所述膜的厚度根据所述多个区域的温度变化。
15.如权利要求1至3中任一项所述的基片处理方法，其特征在于：
将所述b)反复执行至少n”次，其中n”为2以上的自然数，
在第(n”-1)次的所述b)中，将设置于载置被处理体的载置台的能够独立地控制温度的多个区域各自控制成第1温度分布，形成在深度方向上具有第1膜厚分布的所述膜，
在第n”次的所述b)中，将所述多个区域各自控制成第2温度分布，形成在深度方向上具有第2膜厚分布的所述膜。
16.如权利要求1至3中任一项所述的基片处理方法，其特征在于：
通过化学气相沉积来执行所述b)。
17.如权利要求1至3中任一项所述的基片处理方法，其特征在于：
通过原子层沉积来执行所述b)，其中所述原子层沉积使前体的吸附或者反应气体的反应在所述开口的侧壁上选择性地发生。
18.如权利要求1至3中任一项所述的基片处理方法，其特征在于，还包括：
e)在所述c)之前在所述开口的侧壁形成基底膜的步骤。
19.如权利要求18所述的基片处理方法，其特征在于：
所述膜和所述基底膜分别由具有不同的蚀刻选择比的材料形成。
20.如权利要求18所述的基片处理方法，其特征在于：
所述基底膜与所述掩模为相同的材料，
所述膜与所述掩模下的蚀刻对象膜为相同的材料。
21.如权利要求1至3中任一项所述的基片处理方法，其特征在于，还包括：
f)在所述b)之前，形成阻碍所述膜的形成的阻碍因子的步骤。
22.如权利要求1至3中任一项所述的基片处理方法，其特征在于，还包括：
g)在所述c)之后，实施覆盖附着于所述腔室的内壁的副生成物的涂敷的步骤。
23.一种基片处理装置，其特征在于，包括：
提供处理空间的腔室；和
设置在所述腔室的内部的载置台，其用于载置被处理体；
用于对所述腔室的内部供给处理气体的气体供给部；和
控制部，
所述控制部执行基片处理方法，该基片处理方法包括：
a)将被处理体提供到腔室内的载置台上的步骤，其中，该被处理体包括基片、形成于所述基片上的蚀刻对象膜和形成于所述蚀刻对象膜上的具有开口的掩模；
b)沿所述掩模的膜厚方向在所述开口的侧壁形成具有不同厚度的膜的步骤；以及
c)对所述膜进行修整的步骤，
在反复执行n次以上的所述b)中，通过在第n次的处理和第(n-1)次的处理中改变处理条件，来改变在反复执行的所述b)中形成的所述膜的位置和/或厚度，其中n为2以上的自然数，
所述c)之后的所述掩模的膜厚方向上的所述开口的开口尺寸的偏差比所述c)之前的所述掩模的膜厚方向上的所述开口的开口尺寸的偏差小。
CN202010101737.8A 2019-02-28 2020-02-19 基片处理方法和基片处理装置 Active CN111627809B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019-036709 2019-02-28
JP2019036709 2019-02-28
JP2019-203958 2019-11-11
JP2019203958A JP7390165B2 (ja) 2019-02-28 2019-11-11 基板処理方法および基板処理装置

Publications (2)

Publication Number Publication Date
CN111627809A CN111627809A (zh) 2020-09-04
CN111627809B true CN111627809B (zh) 2024-03-22

Family

ID=72236275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010101737.8A Active CN111627809B (zh) 2019-02-28 2020-02-19 基片处理方法和基片处理装置

Country Status (2)

Country Link
US (1) US11728166B2 (zh)
CN (1) CN111627809B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023205570A1 (en) * 2022-04-21 2023-10-26 Lam Research Corporation Nonconformal oxide film deposition using carbon-containing inhibitor

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284666B1 (en) * 2000-05-31 2001-09-04 International Business Machines Corporation Method of reducing RIE lag for deep trench silicon etching
KR20020006450A (ko) * 2000-07-11 2002-01-19 니시가키 코지 능동 매트릭스 기판 제조 방법
KR20050114949A (ko) * 2004-06-02 2005-12-07 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성 방법
JP2006261530A (ja) * 2005-03-18 2006-09-28 Toshiba Corp 半導体装置の製造方法
CN101510503A (zh) * 2008-02-15 2009-08-19 东京毅力科创株式会社 图案形成方法、半导体装置的制造方法以及制造装置
WO2009140094A2 (en) * 2008-05-13 2009-11-19 Applied Materials, Inc. Method for critical dimension shrink using conformal pecvd films
WO2010083184A1 (en) * 2009-01-16 2010-07-22 Microchip Technology Incorporated Multiple depth shallow trench isolation process
WO2012115043A1 (ja) * 2011-02-22 2012-08-30 東京エレクトロン株式会社 パターン形成方法及び半導体装置の製造方法
JP2013214584A (ja) * 2012-04-02 2013-10-17 Hitachi High-Technologies Corp プラズマ処理装置及びプラズマ処理方法
WO2014010630A1 (ja) * 2012-07-11 2014-01-16 東京エレクトロン株式会社 パターン形成方法及び基板処理システム
CN104081502A (zh) * 2012-02-17 2014-10-01 东京毅力科创株式会社 半导体器件的制造方法
JP2016136616A (ja) * 2015-01-16 2016-07-28 東京エレクトロン株式会社 エッチング方法
JP2017073535A (ja) * 2015-10-06 2017-04-13 東京エレクトロン株式会社 被処理体を処理する方法
WO2017170405A1 (ja) * 2016-03-29 2017-10-05 東京エレクトロン株式会社 被処理体を処理する方法
CN108735596A (zh) * 2017-04-18 2018-11-02 东京毅力科创株式会社 处理被处理体的方法
JP2018182310A (ja) * 2017-04-18 2018-11-15 東京エレクトロン株式会社 被処理体を処理する方法
CN108885990A (zh) * 2016-03-29 2018-11-23 东京毅力科创株式会社 对被处理物进行处理的方法
CN108885991A (zh) * 2016-03-29 2018-11-23 东京毅力科创株式会社 对被处理物进行处理的方法
CN109103075A (zh) * 2017-06-21 2018-12-28 清华大学 纳米级沟道的制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040097077A1 (en) * 2002-11-15 2004-05-20 Applied Materials, Inc. Method and apparatus for etching a deep trench
US20040256353A1 (en) * 2003-04-24 2004-12-23 Tokyo Electron Limited Method and system for deep trench silicon etch
JP2007294905A (ja) * 2006-03-30 2007-11-08 Hitachi High-Technologies Corp 半導体製造方法およびエッチングシステム
US10170324B2 (en) * 2014-12-04 2019-01-01 Lam Research Corporation Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch
US9384998B2 (en) * 2014-12-04 2016-07-05 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9997373B2 (en) 2014-12-04 2018-06-12 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9922839B2 (en) 2015-06-23 2018-03-20 Lam Research Corporation Low roughness EUV lithography

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284666B1 (en) * 2000-05-31 2001-09-04 International Business Machines Corporation Method of reducing RIE lag for deep trench silicon etching
KR20020006450A (ko) * 2000-07-11 2002-01-19 니시가키 코지 능동 매트릭스 기판 제조 방법
KR20050114949A (ko) * 2004-06-02 2005-12-07 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성 방법
JP2006261530A (ja) * 2005-03-18 2006-09-28 Toshiba Corp 半導体装置の製造方法
CN101510503A (zh) * 2008-02-15 2009-08-19 东京毅力科创株式会社 图案形成方法、半导体装置的制造方法以及制造装置
WO2009140094A2 (en) * 2008-05-13 2009-11-19 Applied Materials, Inc. Method for critical dimension shrink using conformal pecvd films
WO2010083184A1 (en) * 2009-01-16 2010-07-22 Microchip Technology Incorporated Multiple depth shallow trench isolation process
WO2012115043A1 (ja) * 2011-02-22 2012-08-30 東京エレクトロン株式会社 パターン形成方法及び半導体装置の製造方法
CN104081502A (zh) * 2012-02-17 2014-10-01 东京毅力科创株式会社 半导体器件的制造方法
JP2013214584A (ja) * 2012-04-02 2013-10-17 Hitachi High-Technologies Corp プラズマ処理装置及びプラズマ処理方法
WO2014010630A1 (ja) * 2012-07-11 2014-01-16 東京エレクトロン株式会社 パターン形成方法及び基板処理システム
JP2016136616A (ja) * 2015-01-16 2016-07-28 東京エレクトロン株式会社 エッチング方法
JP2017073535A (ja) * 2015-10-06 2017-04-13 東京エレクトロン株式会社 被処理体を処理する方法
WO2017170405A1 (ja) * 2016-03-29 2017-10-05 東京エレクトロン株式会社 被処理体を処理する方法
CN108885990A (zh) * 2016-03-29 2018-11-23 东京毅力科创株式会社 对被处理物进行处理的方法
CN108885991A (zh) * 2016-03-29 2018-11-23 东京毅力科创株式会社 对被处理物进行处理的方法
CN108735596A (zh) * 2017-04-18 2018-11-02 东京毅力科创株式会社 处理被处理体的方法
JP2018182310A (ja) * 2017-04-18 2018-11-15 東京エレクトロン株式会社 被処理体を処理する方法
CN109103075A (zh) * 2017-06-21 2018-12-28 清华大学 纳米级沟道的制备方法

Also Published As

Publication number Publication date
CN111627809A (zh) 2020-09-04
US20200279733A1 (en) 2020-09-03
US11728166B2 (en) 2023-08-15

Similar Documents

Publication Publication Date Title
US11908684B2 (en) Method of forming an electronic structure using reforming gas, system for performing the method, and structure formed using the method
US11961746B2 (en) Substrate processing method and substrate processing apparatus
JP7422557B2 (ja) 基板処理方法および基板処理装置
US10991573B2 (en) Uniform deposition of SiOC on dielectric and metal surfaces
US11551925B2 (en) Method for manufacturing a semiconductor device
US11251040B2 (en) Cyclical deposition method including treatment step and apparatus for same
US11643724B2 (en) Method of forming structures using a neutral beam
US10714335B2 (en) Method of depositing thin film and method of manufacturing semiconductor device
US20210035854A1 (en) Method of forming a structure using fluorine removal
US9627221B1 (en) Continuous process incorporating atomic layer etching
US9139906B2 (en) Doping with ALD technology
TWI803636B (zh) 用於蝕刻期間之低介電常數溝槽保護的原子層沉積
CN114512398A (zh) 基板处理方法和基板处理系统
CN111627809B (zh) 基片处理方法和基片处理装置
JP7390165B2 (ja) 基板処理方法および基板処理装置
CN112838004A (zh) 蚀刻方法以及蚀刻装置
US10916420B2 (en) Processing method and plasma processing apparatus
US20240162037A1 (en) Method of forming an electronic structure using reforming gas, system for performing the method, and structure formed using the method
US20220102190A1 (en) Semiconductor processing method
KR102125076B1 (ko) 박막 증착 방법
TW202328486A (zh) 薄膜沉積方法及系統以及根據此方法形成的結構
KR20200032960A (ko) 기판 처리 방법 및 이에 의하여 제조되는 반도체 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant