KR20200032960A - 기판 처리 방법 및 이에 의하여 제조되는 반도체 소자 - Google Patents
기판 처리 방법 및 이에 의하여 제조되는 반도체 소자 Download PDFInfo
- Publication number
- KR20200032960A KR20200032960A KR1020180112244A KR20180112244A KR20200032960A KR 20200032960 A KR20200032960 A KR 20200032960A KR 1020180112244 A KR1020180112244 A KR 1020180112244A KR 20180112244 A KR20180112244 A KR 20180112244A KR 20200032960 A KR20200032960 A KR 20200032960A
- Authority
- KR
- South Korea
- Prior art keywords
- reactant
- trench
- thin film
- raw material
- reaction
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 109
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims description 24
- 239000002994 raw material Substances 0.000 claims abstract description 120
- 239000010409 thin film Substances 0.000 claims abstract description 95
- 239000000463 material Substances 0.000 claims abstract description 58
- 238000003672 processing method Methods 0.000 claims abstract description 28
- 239000000376 reactant Substances 0.000 claims description 158
- 238000006243 chemical reaction Methods 0.000 claims description 135
- 239000007789 gas Substances 0.000 claims description 67
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 34
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- 229910052757 nitrogen Inorganic materials 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 19
- 230000003213 activating effect Effects 0.000 claims description 18
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 10
- 150000001412 amines Chemical class 0.000 claims description 10
- 229910000077 silane Inorganic materials 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 6
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000002401 inhibitory effect Effects 0.000 claims description 2
- 238000010926 purge Methods 0.000 description 33
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 125000004433 nitrogen atom Chemical group N* 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 125000004430 oxygen atom Chemical group O* 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- OWKFQWAGPHVFRF-UHFFFAOYSA-N n-(diethylaminosilyl)-n-ethylethanamine Chemical compound CCN(CC)[SiH2]N(CC)CC OWKFQWAGPHVFRF-UHFFFAOYSA-N 0.000 description 5
- 230000009257 reactivity Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 238000009751 slip forming Methods 0.000 description 4
- 229910007991 Si-N Inorganic materials 0.000 description 3
- 229910006294 Si—N Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910018557 Si O Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- GIRKRMUMWJFNRI-UHFFFAOYSA-N tris(dimethylamino)silicon Chemical compound CN(C)[Si](N(C)C)N(C)C GIRKRMUMWJFNRI-UHFFFAOYSA-N 0.000 description 2
- ZZHXBZOWQPNBCA-UHFFFAOYSA-N N-(propan-2-ylamino)silylpropan-2-amine Chemical compound CC(C)N[SiH2]NC(C)C ZZHXBZOWQPNBCA-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- -1 bis (ethylmethylamino) bisethylmethylamino silane Chemical compound 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- WZUCGJVWOLJJAN-UHFFFAOYSA-N diethylaminosilicon Chemical compound CCN([Si])CC WZUCGJVWOLJJAN-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- FZHAPNGMFPVSLP-UHFFFAOYSA-N silanamine Chemical compound [SiH3]N FZHAPNGMFPVSLP-UHFFFAOYSA-N 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 기판 처리 방법 및 이에 의하여 제조되는 반도체 소자에 관한 것으로서, 보다 상세하게는 트렌치가 형성된 기판에 박막을 형성하기 위한 기판 처리 방법 및 이에 의하여 제조되는 반도체 소자에 관한 것이다.
본 발명의 실시 예에 따른 기판 처리 방법은, 트렌치가 형성된 기판을 마련하는 단계; 및 상기 트렌치를 포함하는 기판 상에 원료 물질 및 반응 물질을 공급하여 박막을 형성하는 단계;를 포함하고, 상기 박막을 형성하는 단계는, 상기 트렌치의 영역 별로 박막의 형성 속도를 다르게 제어하는 단계;를 포함한다.
본 발명의 실시 예에 따른 기판 처리 방법은, 트렌치가 형성된 기판을 마련하는 단계; 및 상기 트렌치를 포함하는 기판 상에 원료 물질 및 반응 물질을 공급하여 박막을 형성하는 단계;를 포함하고, 상기 박막을 형성하는 단계는, 상기 트렌치의 영역 별로 박막의 형성 속도를 다르게 제어하는 단계;를 포함한다.
Description
본 발명은 기판 처리 방법 및 이에 의하여 제조되는 반도체 소자에 관한 것으로서, 보다 상세하게는 트렌치가 형성된 기판에 박막을 형성하기 위한 기판 처리 방법 및 이에 의하여 제조되는 반도체 소자에 관한 것이다.
반도체 소자의 집적도가 향상됨에 따라 반도체 소자를 구성하는 요소들의 선폭과 간격이 점차 미세해지고 있다. 예를 들어, 반도체 소자를 구성하는 금속 배선의 폭과 간격이 점차 미세해지고 있으며, 소자 분리막 또한 그 폭 및 간격이 점차 미세해지고 있다. 이에, 소자 분리막을 형성하기 위하여 종래의 LOCOS(LOCal Oxidation Silicon) 공정 대신에 반도체 기판에 좁고 깊은 트렌치(trench)를 형성한 후, 이를 절연 물질로 갭 필(gap fill)하는 STI(Shallow Trench Isolation) 기술이 주로 사용되고 있다.
소자 분리막을 형성하기 위한 트렌치 또는 금속 배선 사이 등의 갭 필 공정은, 트렌치의 바닥면에서부터 순차적으로 절연막이 증착되어 트렌치가 완전히 갭 필되어야 한다. 그러나, 트렌치의 바닥면 뿐만 아니라 입구나 측벽에도 동시에 절연막이 증착됨으로써 발생하는 오버행(overhang) 현상 때문에, 트렌치가 완전히 갭 필되기 이전에 트렌치 상부가 막혀 트렌치 내부에 보이드(void)가 발생되는 현상이 발생하게 된다. 이러한 보이드는 트렌치의 종횡비(aspect ratio)가 커질수록 빈번하게 발생되고, 또한 소자의 특성을 저하시키는 원인이 된다. 따라서, 트렌치 갭 필 공정에서는 보이드의 발생을 억제하는 것이 중요한 공정 목표 중의 하나라고 할 수 있다.
본 발명은 기판에 형성되는 트렌치를 보이드가 발생되지 않도록 갭 필할 수 있는 기판 처리 방법 및 이에 의하여 제조되는 반도체 소자를 제공한다.
본 발명의 실시 예에 따른 기판 처리 방법은, 트렌치가 형성된 기판을 마련하는 단계; 및 상기 트렌치를 포함하는 기판 상에 원료 물질 및 반응 물질을 공급하여 박막을 형성하는 단계;를 포함하고, 상기 박막을 형성하는 단계는, 상기 트렌치의 영역 별로 박막의 형성 속도를 다르게 제어하는 단계;를 포함한다.
상기 박막의 형성 속도를 다르게 제어하는 단계는, 상기 트렌치의 상부 영역에서의 박막의 형성 속도보다 하부 영역에서의 박막의 형성 속도를 상대적으로 빠르게 제어할 수 있다.
상기 반응 물질은 제1 반응 물질 및 상기 제1 반응 물질과 상이한 제2 반응 물질을 포함하고, 상기 박막을 형성하는 단계는, 상기 원료 물질, 상기 제1 반응 물질 및 상기 제2 반응 물질을 순차적으로 공급하는 단계;를 포함할 수 있다.
상기 제1 반응 물질은 상기 제2 반응 물질보다 상기 원료 물질과의 반응 속도가 낮을 수 있다.
상기 박막을 형성하는 단계는, 상기 제1 반응 물질을 활성화시키는 단계; 및 상기 제2 반응 물질을 상기 제1 반응 물질과 다른 방식으로 활성화시키는 단계;를 포함할 수 있다.
상기 제1 반응 물질을 활성화시키는 단계는, 플라즈마를 형성하여, 상기 제1 반응 물질을 활성화시키는 단계;를 포함할 수 있다.
상기 박막을 형성하는 단계는, 상기 활성화된 제1 반응 물질을 상기 트렌치의 소정 깊이까지 제공하는 단계;를 포함할 수 있다.
상기 활성화된 제1 반응 물질은 상기 원료 물질과 반응하여, 상기 트렌치의 소정 깊이 내에서 상기 제2 반응 물질이 상기 원료 물질과 반응하는 것을 억제시킬 수 있다.
상기 제1 반응 물질을 활성화시키는 단계는, 상기 플라즈마의 밀도를 조절하여, 상기 활성화된 제1 반응 물질이 상기 트렌치에 제공되는 깊이를 제어하는 단계;를 포함할 수 있다.
상기 제2 반응 물질을 활성화시키는 단계는, 처리 공간을 500 내지 650℃의 온도로 가열하여, 상기 제2 반응 물질을 활성화시키는 단계;를 포함할 수 있다.
상기 박막을 형성하는 단계는, 상기 활성화된 제2 반응 물질을 상기 트렌치의 전체 영역으로 제공하는 단계;를 포함할 수 있다.
상기 원료 물질은 아민계 실란 가스를 포함할 수 있다.
상기 제1 반응 물질은 질소 함유 가스를 포함할 수 있다.
상기 제2 반응 물질은 산소 함유 가스를 포함할 수 있다.
상기 박막은 실리콘 산화물 박막을 포함할 수 있다.
또한, 본 발명의 실시 예에 따른 반도체 소자는, 트렌치가 형성된 기판; 및 상기 기판 상에 형성되는 실리콘 산화물 박막;을 포함하고, 상기 실리콘 산화물 박막은 상기 트렌치의 영역 별로 상이한 질소의 함량을 가진다.
상기 트렌치의 영역은 상기 트렌치의 깊이에 따라 구분될 수 있다.
상기 실리콘 산화물 박막은 상기 트렌치의 깊이가 증가할수록 질소의 함량이 감소할 수 있다.
본 발명의 실시 예에 따른 기판 처리 방법 및 이에 의하여 제조되는 반도체 소자에 의하면, 트렌치의 깊이에 따른 영역 별로 박막의 형성 속도를 다르게 제어하여, 보이드 등의 결함 없이 미세 패턴 사이의 트렌치를 균일하게 갭 필할 수 있다.
이에 의하여, 제조되는 반도체 소자의 특성을 향상시킬 수 있으며, 공정 시간 및 비용을 감축시켜 생산성을 향상시킬 수 있다.
또한, 플라즈마의 밀도를 조절하여 트렌치의 영역 별로 박막의 형성 속도를 제어함으로써 폭 및 깊이에 따라 다양한 종횡비를 가지는 트렌치에 대하여 원하는 프로파일을 가지는 박막을 증착할 수 있다.
또한, 제1 반응 물질로 수소 플라즈마를 사용하지 않고, 질소 플라즈마를 사용하여 형성되는 실리콘 옥사이드 박막의 막질을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 기판 처리 방법을 개략적으로 나타내는 도면.
도 2는 본 발명의 실시 예에 따른 기판 처리 방법의 증착 사이클을 나타내는 도면.
도 3은 본 발명의 실시 예에 따른 제1 반응 물질이 원료 물질과 제2 반응 물질의 반응을 억제하는 원리를 설명하기 위한 도면.
도 4는 본 발명의 실시 예에 따라 트렌치에 원료 물질이 흡착되는 모습을 나타내는 도면.
도 5는 본 발명의 실시 예에 따라 제1 반응 물질이 원료 물질과 반응하는 모습을 나타내는 도면.
도 6은 본 발명의 실시 예에 따라 제2 반응 물질이 원료 물질과 반응하는 모습을 나타내는 도면.
도 7은 본 발명의 실시 예에 따른 기판 처리 방법을 수행하는 기판 처리 장치를 예시적으로 나타내는 도면.
도 8은 도 7의 기판 처리 장치에 구비되는 가스 공급부를 개략적으로 나타내는 도면.
도 2는 본 발명의 실시 예에 따른 기판 처리 방법의 증착 사이클을 나타내는 도면.
도 3은 본 발명의 실시 예에 따른 제1 반응 물질이 원료 물질과 제2 반응 물질의 반응을 억제하는 원리를 설명하기 위한 도면.
도 4는 본 발명의 실시 예에 따라 트렌치에 원료 물질이 흡착되는 모습을 나타내는 도면.
도 5는 본 발명의 실시 예에 따라 제1 반응 물질이 원료 물질과 반응하는 모습을 나타내는 도면.
도 6은 본 발명의 실시 예에 따라 제2 반응 물질이 원료 물질과 반응하는 모습을 나타내는 도면.
도 7은 본 발명의 실시 예에 따른 기판 처리 방법을 수행하는 기판 처리 장치를 예시적으로 나타내는 도면.
도 8은 도 7의 기판 처리 장치에 구비되는 가스 공급부를 개략적으로 나타내는 도면.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 발명의 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 실시 예에 따른 기판 처리 방법을 개략적으로 나타내는 도면이고, 도 2는 본 발명의 실시 예에 따른 기판 처리 방법의 증착 사이클을 나타내는 도면이다. 또한, 도 3은 본 발명의 실시 예에 따른 제1 반응 물질이 원료 물질과 제2 반응 물질의 반응을 억제하는 원리를 설명하기 위한 도면이다. 도 4는 본 발명의 실시 예에 따라 트렌치에 원료 물질이 흡착되는 모습을 나타내는 도면이고, 도 5는 본 발명의 실시 예에 따라 제1 반응 물질이 원료 물질과 반응하는 모습을 나타내는 도면이며, 도 6은 본 발명의 실시 예에 따라 제2 반응 물질이 원료 물질과 반응하는 모습을 나타내는 도면이다.
도 1 내지 도 6을 참조하면, 본 발명의 실시 예에 따른 기판 처리 방법은 트렌치(T)가 형성된 기판(S)을 마련하는 단계(S100) 및 상기 트렌치(T)를 포함하는 기판(S) 상에 원료 물질 및 반응 물질을 공급하여 박막을 형성하는 단계(S200)를 포함한다. 또한, 상기 박막을 형성하는 단계(S200)는 상기 트렌치(T)의 영역 별로 박막의 형성 속도를 다르게 제어하는 단계를 포함한다.
기판(S)을 마련하는 단계(S100)는 트렌치(T)가 형성된 기판(S)을 마련한다.
여기서, 기판(S)은 200mm, 300mm 또는 450mm 실리콘 웨이퍼일 수 있으며, 실리콘 웨이퍼 상에는 유전체층, 도전체층 및 반도체층 중 적어도 하나의 층이 형성되어 있을 수 있다.
또한, 기판(S)에는 트렌치(T)(trench)가 형성되는데, 이와 같은 트렌치(T)는 소자 분리 마스크를 이용한 사진 및 식각 공정으로 기판(S) 상의 소정 영역을 소정 깊이로 식각하여 형성될 수 있다. 이와 같은, 트렌치(T)는 종 방향의 길이, 즉 트렌치(T)의 깊이에 대한 횡 방향의 길이, 즉 트렌치(T)의 폭이 2:1 내지 10:1 또는 그 이상의 종횡비(aspect ratio)를 가질 수 있다.
박막을 형성하는 단계(S200)는 상기와 같이 트렌치(T)가 형성된 기판(S) 상에 원료 물질 및 반응 물질을 공급하여 박막을 형성한다. 여기서, 트렌치(T)가 형성된 기판(S) 상에 원료 물질 및 반응 물질을 공급하여 박막을 형성하는 경우, 원료 물질 및 반응 물질은 트렌치(T)의 상부로부터 공급되게 된다. 이와 같이, 원료 물질 및 반응 물질이 트렌치(T)의 상부로부터 공급되게 되면, 높은 종횡비를 가지는 트렌치(T)의 경우 원료 물질 및 반응 물질이 트렌치(T)의 바닥면까지 원활하게 도달하기 어렵게 된다. 또한, 원료 물질 및 반응 물질이 트렌치(T)의 바닥면까지 공급되어 트렌치(T) 내에서 균일한 박막의 형성 속도를 가지는 경우에도 트렌치(T)의 내부에는 보이드(void)가 발생할 수 있다. 즉, 높은 종횡비를 가지는 트렌치(T)의 경우 깊이에 비하여 그 폭이 상대적으로 매우 좁다. 따라서, 트렌치(T)의 바닥면과 측벽에 각각 동일한 속도로 박막이 증착되는 경우에도 바닥면으로부터 충분한 두께의 박막이 증착되기 전에 트렌치의 측벽에 증착되는 박막에 의하여 트렌치(T)의 입구는 폐쇄될 수 있다. 이와 같이, 트렌치(T)의 바닥면으로부터 충분한 두께의 박막이 증착되기 전에 트렌치(T)의 입구가 폐쇄되게 되면, 트렌치(T) 내부에 빈 공간, 즉 보이드(void)가 발생하게 되며, 이에 의하여 반도체 소자의 특성은 저하되게 된다.
이에, 본 발명의 실시 예에 따른 기판 처리 방법은 기판(S) 상에 원료 물질 및 반응 물질을 공급하여 박막을 형성하는 단계(S200)에서 트렌치(T)의 영역 별로 박막의 형성 속도를 다르게 제어하는 단계를 포함한다. 여기서, 트렌치(T)의 영역은 트렌치(T)의 깊이에 따라 구분되는 영역을 의미한다. 또한, 박막의 형성 속도를 다르게 제어하는 단계는 트렌치(T)의 상부 영역, 즉 트렌치(T)의 입구에 인접한 영역에서의 박막의 형성 속도를 트렌치(T)의 하부 영역에 비해 상대적으로 느리게 조절하고, 트렌치(T)의 하부 영역, 즉 트렌치(T)의 바닥면에 인접한 영역에서의 박막의 형성 속도를 트렌치(T)의 상부 영역에 비해 상대적으로 빠르게 조절할 수 있다.
이와 같이, 트렌치(T)의 하부 영역에서의 박막의 형성 속도를 상대적으로 빠르게 제어하는 경우, 트렌치(T)의 측벽에 증착되는 박막에 의하여 트렌치(T)의 입구가 폐쇄되기 전에, 트렌치(T)의 바닥면으로부터 충분한 두께로 박막을 증착할 수 있다. 이에 의하여, 트렌치(T)는 증착되는 박막에 의하여 완전하게 채워질 수 있게 되며, 트렌치(T) 내부에 보이드가 발생하는 것을 방지할 수 있게 된다.
여기서, 원료 물질은 박막을 형성함에 있어서, 박막의 원료가 되는 물질을 의미한다. 본 발명의 실시 예에 따른 기판 처리 방법에서는 기판(S) 상에 실리콘 산화물 박막을 형성할 수 있으며, 이 경우 원료 물질은 아민(아미노)계 실란 가스를 포함할 수 있다. 이와 같은, 아민계 실란 가스로는 비스 다이에틸아미노 실란(BDEAS: bis (diethylamino) silane), 다이 이소프로필아미노 실란(DIPAS: di (isopropylamino) silane), 비스 에틸메틸아미노 실란(BEMAS: bis (ethylmethylamino) silane) 및 트리스 디메틸아미노 실란(TDMAS: tris (dimethylamino) silane) 중 적어도 하나의 가스를 사용할 수 있다.
반응 물질은 원료 물질과 반응하기 위한 물질을 의미한다. 여기서, 반응 물질은 제1 반응 물질 및 상기 제1 반응 물질과 상이한 제2 반응 물질을 포함할 수 있다. 또한, 제1 반응 물질은 원료 물질과의 반응 속도가 제2 반응 물질에 비해 상대적으로 매우 낮은 물질일 수 있으며, 제2 반응 물질은 원료 물질과의 반응 속도가 제1 반응 물질에 비해 상대적으로 매우 높은 물질일 수 있다.
여기서, 제1 반응 물질은 질소 함유 가스를 사용할 수 있다. 이와 같은 질소 함유 가스로는 N2 가스, NH3 가스 및 N2O 가스 중 적어도 하나의 가스를 사용할 수 있다. 여기서, N2 가스는 NH3 가스 및 N2O 가스에 비하여 아민계 실란 가스에 대하여 반응성이 더욱 낮은 바, 원료 물질로 아민계 실란 가스를 사용하는 경우 질소 함유 가스로는 N2 가스를 사용할 수 있다.
제2 반응 물질은 산소 함유 가스를 사용할 수 있다. 이와 같은 산소 함유 가스로는 O2 가스, O3 가스 및 H2O 가스 중 적어도 하나의 가스를 사용할 수 있다. 여기서, O3 가스는 O2 가스 및 H2O 가스에 비하여 아민계 실란 가스에 대하여 반응성이 더욱 높은 바, 아민계 실란 가스를 사용하는 경우 산소 함유 가스로는 O3 가스를 사용할 수 있다.
박막을 형성하는 단계(S200)는 원료 물질, 제1 반응 물질 및 제2 반응 물질을 순차적으로 공급하여 기판(S) 상에 박막을 형성한다. 즉, 박막을 형성하는 단계(S200)는 원료 물질, 제1 반응 물질 및 제2 반응 물질을 순차적으로 공급하는 원자층 증착(ALD: Atomic Layer Deposition) 공정에 의하여 이루어질 수 있다.
이를 위하여, 박막을 형성하는 단계(S200)는, 기판(S) 상에 원료 물질을 공급하는 단계(S210), 기판(S) 상에 제1 반응 물질을 공급하는 단계(S230) 및 기판(S) 상에 제2 반응 물질을 공급하는 단계(S250)를 포함할 수 있다. 또한, 원료 물질을 공급하는 단계(S210)와 제1 반응 물질을 공급하는 단계(S230) 사이에는 원료 물질을 퍼지하는 단계(S220)가 포함될 수 있으며, 제1 반응 물질을 공급하는 단계(S230)와 제2 반응 물질을 공급하는 단계(S250) 사이에는 제1 반응 물질을 퍼지하는 단계(S240)이 포함될 수 있다. 뿐만 아니라, 제2 반응 물질을 공급하는 단계(S250) 이후에는 제2 반응 물질을 퍼지하는 단계(S260)가 포함될 수 있으며, 각 퍼지 단계(S220, S240, S260)에서는 화학적으로 안정한 가스, 예를 들어 N2 가스나, Ar 가스 등의 비활성 가스가 퍼지 가스로서 기판(S) 상에 공급될 수 있다.
원료 물질을 공급하는 단계(S210)는 기판(S) 상에 원료 물질을 공급한다. 원료 물질은 비스 다이에틸아미노 실란(BDEAS: bis (diethylamino) silane) 가스일 수 있으며, 공급된 원료 물질은 기판(S)의 표면 상에 흡착된다. 이에 의하여, 트렌치(T)의 측벽과 바닥면에는 도 4에 도시된 바와 같이 실리콘을 함유하는 원료 물질층(100)이 형성되게 된다.
원료 물질을 퍼지하는 단계(S220)는 기판(S) 상에 퍼지 가스를 공급하여 기판(S) 상에서 흡착되지 않은 과잉의 원료 물질을 퍼지한다. 여기서, 퍼지 가스는 N2 가스 또는 Ar 가스일 수 있으며, 원료 물질을 퍼지하는 단계(S220)는 필요에 따라 생략될 수도 있다.
제1 반응 물질을 공급하는 단계(S220)는 기판(S) 상에 제1 반응 물질을 공급한다. 제1 반응 물질은 원료 물질, 예를 들어 비스 다이에틸아미노 실란(BDEAS: bis (diethylamino) silane)과의 반응 속도가 상대적으로 매우 낮은 N2 가스일 수 있으며, 기판(S) 상에 공급된 제1 반응 물질은 기판(S) 상에 흡착된 원료 물질과 매우 느리게 반응하게 된다.
제1 반응 물질은 원료 물질과 반응하여, 이후에 공급되는 제2 반응 물질이 원료 물질과 반응하는 것을 억제시킨다. 즉, 제1 반응 물질에 포함되는 질소 원자(N)는 원료 물질에 포함되는 실리콘 원자(Si)와 매우 느린 반응 속도로 반응하여 Si-N 결합을 형성하게 되고, 이와 같은 Si-N 결합에 의하여 제2 반응 물질에 포함되는 산소 원자(O)가 원료 물질에 포함되는 실리콘 원자(Si)와 반응하여 Si-O 결합을 형성하는 것을 억제시키게 된다.
이를 보다 상세히 설명하면, 원료 물질을 공급하는 단계(S210)에서 기판(S) 상에 원료 물질이 공급되면, 공급된 원료 물질은 기판(S)의 표면 상에 흡착(도 3(a))된다. 예를 들어, 원료 물질은 비스 다이에틸아미노 실란을 포함할 수 있다. 원료 물질이 흡착된 기판(S) 상에 제1 반응 물질, 예를 들어 N2 가스를 공급(도 3(b))하면, 제1 반응 물질에 포함되는 질소 원자(N)는 원료 물질에 포함되는 비스 다이에틸아미노 실란의 원자간 결합, 예를 들어 Si-N 결합, N-C 결합 또는 C-C 결합 등을 끊고 반응하여 증착(도 3(c))된다. 이때, N2 가스는 반응성이 낮으므로, 플라즈마를 형성하여 활성화시킬 수 있으며, 이에 의하여 후술하는 바와 같이 반응 영역을 제어할 수 있게 된다. 또한, 제1 반응 물질로 H2 가스를 사용할 수도 있으나, H2 가스로부터 공급되는 수소 원자(H)는 반도체 소자의 전하 특성 및 형성되는 실리콘 옥사이드(SiO, SiO2 등) 박막의 막질을 악화시키는 문제를 야기할 수 있으므로, 수소 원자(H)를 포함하지 않고 원료 물질에 포함되는 질소 원자(N)와 동일한 원자를 가지는 N2 가스를 사용할 수 있다.
이후, 제2 반응 물질, 예를 들어 O2 가스를 공급(도 3(d))하면, 제2 반응 물질에 포함되는 산소 원자(O)는 원료 물질과 반응하여 증착(도 3(e))된다. 이때, 산소 원자(O)는 전술한 제1 반응 물질에 포함되는 질소 원자(N)가 반응하지 않은 위치에서 원료 물질과 반응할 수 있다. 또한, 제1 반응 물질에 포함되는 질소 원자(N)는 원료 물질과 반응하여 불완전한 결합을 형성한다. 즉, 질소 원자(N)는 원료 물질과 반응하여 결합된 후에 제2 반응 물질에 포함되는 산소 원자(O)에 의하여 결합이 분리될 수 있다. 이와 같이 제1 반응 물질에 포함되는 질소 원자(N)는 원료 물질과 산소 원자(O)가 반응하는 위치를 제한하거나, 원료 물질과의 불완전 결합에 의하여, 원료 물질과 제2 반응 물질에 포함되는 산소 원자(O)가 반응하여 Si-O 결합을 형성하는 것을 억제시키게 된다.
여기서, 트렌치(T)의 상부 영역에서는 박막의 형성 속도를 상대적으로 느리게 조절하고, 트렌치(T)의 하부 영역에서는 박막의 형성 속도를 상대적으로 빠르게 조절하기 위하여는, 제1 반응 물질이 원료 물질과 반응하는 반응 영역을 트렌치(T)의 상부 영역으로 제어할 필요가 있다. 즉, 제1 반응 물질이 트렌치(T)의 전체 영역에서 원료 물질과 반응하게 된다면, 이후에 공급되는 제2 반응 물질이 원료 물질과 반응하는 반응 속도 또한 트렌치(T)의 전 영역에서 균등하게 저하되는 바, 트렌치(T)의 영역 별로 박막의 형성 속도를 다르게 제어할 수 없게 된다.
이에, 제1 반응 물질을 공급하는 단계(S230)는 제1 반응 물질을 활성화시키는 단계 및 활성화된 제1 반응 물질을 공급하는 단계를 포함할 수 있으며, 제1 반응 물질을 활성화시키는 단계는 제1 반응 물질을 제2 반응 물질과 다른 방식으로 활성화시키는 단계를 포함할 수 있다.
즉, 본 발명의 실시 예에 따른 기판 처리 방법에서는 제1 반응 물질과 제2 반응 물질을 서로 다른 방식으로 활성화시킴으로써, 제1 반응 물질이 원료 물질과 반응하는 제1 반응 영역(A)과 제2 반응 물질이 원료 물질과 반응하는 제2 반응 영역(B)이 적어도 일부 영역에서 서로 상이하도록 제어할 수 있다. 이를 위하여, 제1 반응 물질은 플라즈마를 형성하여 활성화시킬 수 있으며, 제2 반응 물질은 처리 공간을 가열하여 열적으로 활성화시킬 수 있다.
도 5에 도시된 바와 같이, 제1 반응 물질은 플라즈마, 예를 들어 질소 플라즈마를 형성하여 활성화됨으로써 기판(S)에 흡착된 원료 물질층(100)과 제1 반응 영역(A)에서 반응할 수 있다. 여기서, 플라즈마는 처리 공간 내에서 직접 형성되거나, 처리 공간의 외부에서 형성되어 처리 공간으로 공급되는 리모트 플라즈마일 수도 있다.
플라즈마를 형성하여 활성화된 제1 반응 물질은 트렌치(T)의 소정 깊이까지 제공되어 원료 물질층(100)과 제1 반응 영역(A)에서 반응하게 된다. 즉, 제1 반응 물질로부터 플라즈마를 형성하는 경우, 플라즈마 밀도는 플라즈마를 형성하기 위하여 인가되는 전압의 세기 또는 전원 주파수 등을 변화시켜 조절될 수 있다. 이에, 형성되는 플라즈마의 밀도를 증가시키는 경우 제1 반응 물질로부터 형성되는 플라즈마는 트렌치(T)의 바닥면을 향하여 보다 깊이 제공될 수 있으며, 형성되는 플라즈마의 밀도를 감소시키는 경우 제1 반응 물질로부터 형성되는 플라즈마는 트렌치(T)의 입구 측으로 보다 얕게 제공될 수 있다.
이처럼, 제1 반응 물질을 활성화시키는 단계는 플라즈마의 밀도를 조절하여 활성화된 제1 반응 물질이 트렌치(T)에 제공되는 깊이를 조절할 수 있다. 플라즈마의 밀도를 조절하여 활성화된 제1 반응 물질이 트렌치(T)의 소정 깊이, 즉 제1 반응 영역(A)까지 제공되는 경우 활성화된 제1 반응 물질은 원료 물질층(100)과 제1 반응 영역(A)에서 반응하여 제1 반응층(200)을 형성하게 된다. 이와 같이 형성된 제1 반응층(200)은 제1 반응 영역(A)에서 이후에 공급되는 제2 반응 물질이 원료 물질과 반응하는 것을 억제시키며, 이에 의하여 제1 반응 영역(A)에서 제2 반응 물질의 반응 속도는 저하된다.
반면, 제1 반응 영역(A)을 제외한 영역(C)에서는 제1 반응층(200)이 형성되지 않는 바, 제2 반응 물질의 원료 물질과의 반응 속도는 제1 반응 물질의 공급과 무관하게 유지될 수 있다. 이에, 제2 반응 물질은 제1 반응 영역(A)에 비하여 제1 반응 영역(A)을 제외한 영역(C)에서 원료 물질과 상대적으로 높은 반응 속도를 가질 수 있게 된다.
여기서, 도 5에서는 제1 반응 영역(A)의 전부에서 원료 물질층(100)이 제1 반응 물질과 반응하여 제1 반응층(200)을 형성하는 것으로 도시되었지만, 이는 설명의 편의를 위한 것으로써 제1 반응 물질은 제1 반응 영역(A)에서 원료 물질층(100)의 일부와 반응할 수 있음은 물론이다.
제1 반응 물질을 퍼지하는 단계(S240)는 기판(S) 상에 퍼지 가스를 공급하여 기판(S) 상에서 원료 물질층(100)과 반응하지 않은 과잉의 제1 반응 물질을 퍼지한다. 여기서, 퍼지 가스는 N2 가스 또는 Ar 가스일 수 있으며, 제1 반응 물질을 퍼지하는 단계(S240)는 필요에 따라 생략될 수도 있음은 전술한 바와 같다.
제2 반응 물질을 공급하는 단계(S250)는 기판(S) 상에 제2 반응 물질을 공급한다. 제2 반응 물질은 원료 물질, 예를 들어 비스 다이에틸아미노 실란(BDEAS: bis (diethylamino) silane)과의 반응 속도가 상대적으로 매우 높은 O3 가스일 수 있으며, 기판(S) 상에 공급된 제2 반응 물질은 제1 반응 물질에 비하여 기판(S) 상에 흡착된 원료 물질과 상대적으로 매우 빠르게 반응하게 된다.
여기서, 제2 반응 물질을 공급하는 단계(S250)는 제2 반응 물질을 활성화시키는 단계 및 활성화된 제2 반응 물질을 공급하는 단계를 포함할 수 있다. 또한, 제2 반응 물질을 활성화시키는 단계는 제2 반응 물질을 제1 반응 물질과 다른 방식으로 활성화시키는 단계를 포함할 수 있다. 즉, 제2 반응 물질은 후술할 처리 챔버에 의하여 형성되는 처리 공간을 500 내지 650℃, 즉 500℃ 이상 650℃ 이하의 온도로 가열하여 열적으로 활성화된다.
도 6에 도시된 바와 같이, 제2 반응 물질은 열적으로 활성화됨으로써 기판(S)에 흡착된 원료 물질층(100)과 제2 반응 영역(B), 즉 트렌치(T)의 전체 영역에서 반응할 수 있다. 즉, 처리 공간 내에서 열적으로 활성화된 제2 반응 물질은 트렌치(T)의 바닥면까지 제공될 수 있으며, 제2 반응 영역(B), 즉 트렌치(T)의 전체 영역으로 제공된 활성화된 제2 반응 물질은 기판(S)에 흡착된 원료 물질층(100)과 반응하게 된다. 여기서, 전술한 바와 같이 제1 반응 영역(A)에는 원료 물질층(100)과 제1 반응 물질이 부분적으로 반응하여 제1 반응층(200)이 형성되어 있다. 이에, 제2 반응 영역(B)에 공급된 제2 반응 물질은 제1 반응 영역(A)에서는 제1 반응층(200)에 의하여 원료 물질과의 반응이 억제되어 그 반응 속도가 저하된다. 또한, 제2 반응 물질은 제1 반응 영역(A)을 제외한 영역(C)에서는 원료 물질과의 반응 속도가 유지될 수 있다. 즉, 제1 반응 영역(A)을 제외한 영역(C)에는 제1 반응층(200)이 형성되지 않는 바, 제2 반응 물질은 그 반응 속도를 유지하면서 원료 물질과 반응할 수 있게 된다. 여기서, 제2 반응 물질은 원료 물질층(100)과 반응하여 제2 반응층(300), 즉 박막을 형성하게 된다.
이와 같이, 제1 반응 영역(A)과 상기 제1 반응 영역(A)을 제외한 영역(C)에서 제2 반응 물질이 원료 물질층(100)과 반응하는 반응 속도의 차이가 발생하는 경우, 제1 반응 영역(A)과 상기 제1 반응 영역(A)을 제외한 영역(C)에서 증착되는 박막의 두께에도 차이가 발생하게 된다. 즉, 제1 반응 영역(A)에는 제2 반응 물질이 원료 물질층(100)과 느리게 반응하게 되어 상대적으로 얇은 두께의 제2 반응층(300a)이 형성된다. 반면, 제1 반응 영역(A)을 제외한 영역(C)에는 제2 반응 물질이 원료 물질층(100)과 빠르게 반응하게 되어 상대적으로 두꺼운 두께의 제2 반응층(300b)이 형성된다. 결국, 제1 반응 영역(A)을 제외한 영역(C)에서 제2 반응 물질이 원료 물질층(100)과 반응하는 반응 속도를 제1 반응 영역(A)에 비해 상대적으로 증가시킴으로써, 트렌치(T)의 하부 영역에서의 박막의 형성 속도를 트렌치(T)의 상부 영역에서의 박막의 형성 속도보다 빠르게 제어할 수 있게 된다.
여기서, 제2 반응층(300)은 제1 반응 영역(A)에 원료 물질층(100)과 반응하는 제1 반응 물질이 이미 공급된 바, 비록 소량이지만 질소를 함유하게 된다. 여기서, 제1 반응 물질은 제1 반응 영역(A)으로 제공된 바, 제2 반응층(300)에 포함되는 질소는 제1 반응 영역(A)을 제외한 영역(C)에 비하여 제1 반응 영역(A)에서 보다 많이 제2 반응층(300)에 함유된다. 또한, 활성화된 제1 반응 물질은 기판(S)의 상부로부터 제공되는 바, 제1 반응 영역(A) 내에서도 트렌치(T)의 바닥면을 향하여 갈수록 그 반응성이 점점 저하되어 제2 반응층(300)에 포함되는 질소의 함량은 트렌치(T)의 깊이가 증가할수록 점차 감소하게 된다.
이와 같이 제2 반응층(300)에 포함되는 질소의 함량이 트렌치(T)의 깊이가 증가할수록 점차 감소되도록 분포하는 경우, 이후의 증착 사이클에서도 제2 반응 물질은 트렌치(T)의 상부 영역보다 하부 영역에서 상대적으로 높은 반응 속도로 원료 물질과 반응할 수 있게 되며, 이에 의하여 트렌치(T)의 상부 영역에는 상대적으로 얇은 두께를 가지는 박막이 계속적으로 형성되고, 트렌치(T)의 하부 영역에는 상대적으로 두꺼운 두께를 가지는 박막이 계속적으로 형성될 수 있게 된다.
제2 반응 물질을 퍼지하는 단계(S260)는 기판(S) 상에 퍼지 가스를 공급하여 기판(S) 상에서 원료 물질층(100)과 반응하지 않은 과잉의 제2 반응 물질을 퍼지한다. 여기서, 퍼지 가스는 N2 가스 또는 Ar 가스일 수 있으며, 제2 반응 물질을 퍼지하는 단계(S240)는 필요에 따라 생략될 수도 있음은 전술한 바와 같다.
이와 같이, 원료 물질을 공급하는 단계(S210), 원료 물질을 퍼지하는 단계(S220), 제1 반응 물질을 공급하는 단계(S230), 제1 반응 물질을 퍼지하는 단계(S240), 제2 반응 물질을 공급하는 단계(S250) 및 제2 반응 물질을 퍼지하는 단계(S260)는 하나의 증착 사이클(cycle)을 형성하게 된다. 이에, 소정 두께의 박막이 형성되었는지 여부를 확인하는 단계(S300)에서는 기판(S) 상에 원하는 두께의 박막이 형성되었는지 여부를 확인하고, 박막이 원하는 두께까지 형성되지 않은 경우에는 다시 기판(S) 상에 원료 물질을 공급하는 단계(S210)를 수행하여 증착 사이클을 반복하고, 박막이 원하는 두께까지 형성된 경우에는 증착 공정을 종료하게 된다.
이와 같이, 본 발명의 실시 예에 따른 기판 처리 방법에 의하여 제조되는 반도체 소자는 트렌치(T)가 형성된 기판(S) 및 상기 기판(S) 상에 형성되는 실리콘 산화물 박막을 포함한다. 즉, 전술한 기판 처리 방법에서 원료 물질로 아민계 실란 가스를 사용하고, 제2 반응 물질로 산소 함유 가스를 사용하게 되면, 기판(S) 상에는 실리콘 산화물 박막이 형성된다. 여기서, 실리콘 산화물 박막은 전술한 박막을 형성하는 단계(S200)가 적어도 일 사이클 이상 수행되어 형성될 수 있다.
이 경우, 실리콘 산화물 박막은 기판(S)에 형성된 트렌치(T)의 영역 별로 상이한 질소의 함량을 가진다. 여기서, 실리콘 산화물 박막은 전술한 바와 같이 트렌치(T)의 깊이가 증가할수록 질소의 함량이 감소하도록 형성될 수 있다.
즉, 기판(S) 상에 형성되는 박막은 제2 반응 물질의 원료 물질과의 반응 속도가 제1 반응 물질에 비하여 매우 높기 때문에, 아민계 실란 가스를 포함하는 원료 물질과 산소 함유 가스를 포함하는 제2 반응 물질에 의하여 전체적으로 실리콘 산화물 박막을 형성한다. 그러나, 상대적으로 매우 낮은 반응 속도를 가지기는 하나, 트렌치(T)의 영역 별로 박막의 형성 속도를 다르게 제어하기 위하여 기판(S) 상에는 제1 반응 물질이 공급되는 바, 실리콘 산화물 박막은 소량의 질소를 함유하게 된다.
여기서, 전술한 바와 같이 제1 반응 물질은 제1 반응 영역(A)으로 제공된 바, 제2 반응층(300)에 포함되는 질소는 제1 반응 영역(A)을 제외한 영역(C)에 비하여 제1 반응 영역(A)에서 보다 많이 제2 반응층(300)에 함유된다. 또한, 활성화된 제1 반응 물질은 기판(S)의 상부로부터 제공되는 바, 제1 반응 영역(A) 내에서도 트렌치(T)의 바닥면을 향하여 갈수록 그 반응성이 점점 저하되어 제2 반응층(300)에 포함되는 질소의 함량은 트렌치(T)의 깊이가 증가할수록 점차 감소하게 된다.
이와 같이 제2 반응층(300)에 포함되는 질소의 함량이 트렌치(T)의 깊이가 증가할수록 점차 감소되도록 분포하는 경우, 이후의 증착 사이클에서도 제2 반응 물질은 트렌치(T)의 상부 영역보다 하부 영역에서 상대적으로 높은 반응 속도로 원료 물질과 반응할 수 있게 되며, 이에 의하여 트렌치(T)의 상부 영역에는 상대적으로 얇은 두께를 가지는 박막이 계속적으로 형성되고, 트렌치(T)의 하부 영역에는 상대적으로 두꺼운 두께를 가지는 박막이 계속적으로 형성될 수 있게 된다.
또한, 본 발명의 기판 처리 방법은 처리 공간 내에 원료 물질, 제1 반응 물질 및 제2 반응 물질을 순차적으로 공급하는 기판 처리 장치에 의하여 수행될 수도 있으나, 원료 물질, 제1 반응 물질 및 제2 반응 물질을 공간적으로 분리하여 공급하는 하기와 같은 기판 처리 장치에 의하여 수행될 수 있다.
여기서, 도 7은 본 발명의 실시 예에 따른 기판 처리 방법을 수행하는 기판 처리 장치를 예시적으로 나타내는 도면이고, 도 8은 도 7의 기판 처리 장치에 구비되는 가스 공급부를 개략적으로 나타내는 도면이다.
즉, 기판 처리 장치는 처리 챔버(10), 복수의 기판(S)을 지지하도록 상기 처리 챔버(10) 내에 설치되는 기판 지지부(40) 및 상기 기판 지지부(40)에 대향되도록 상기 처리 챔버(10)에 설치되어, 원료 물질, 제1 반응 물질 및 제2 반응 물질을 각각 공급하기 위한 원료 물질 공급 영역(51), 제1 반응 물질 공급 영역(53) 및 제2 반응 물질 공급 영역(55)이 방사형으로 배치되는 공급부(50)를 포함할 수 있다.
처리 챔버(10)는 복수의 기판(S)을 처리하기 위한 처리 공간을 형성하며, 상면이 개방되는 챔버 몸체(12) 및 상기 챔버 몸체(12)의 개방된 상면에 결합되어 처리 공간을 밀폐하는 챔버 리드(14)를 포함할 수 있다. 챔버 몸체(12)의 하측 면에는 복수 개의 기판(S)을 지지하기 위한 기판 지지부(40)가 지지축(20)에 지지되어 설치될 수 있으며, 지지축(20)의 외측으로는 벨로우즈 등의 밀폐 부재(30)가 설치되어 처리 공간을 밀폐할 수 있다. 지지축(30)은 모터 또는 실린더 등과 같은 구동부(미도시)에 연결되어 승강 및 회전할 수 있으며, 이로 인하여 기판 지지부(40)는 승강 및 회전할 수 있게 된다.
챔버 리드(14)에는 기판 지지부(40)와 대향되도록 공급부(50)가 설치될 수 있다. 여기서, 기판 지지부(40)와 대향하는 공급부(50)의 일면에는 원료 물질, 제1 반응 물질 및 제2 반응 물질을 각각 공급하기 위한 원료 물질 공급 영역(51), 제1 반응 물질 공급 영역(53) 및 제2 반응 물질 공급 영역(55)이 방사형으로 배치된다. 또한, 원료 물질 공급 영역(51)과 제1 반응 물질 공급 영역(53) 사이, 제1 반응 물질 공급 영역(53)과 제2 반응 물질 공급 영역(55) 사이 및 제2 반응 물질 공급 영역(55)와 원료 물질 공급 영역 사이에는 각각 퍼지 가스 공급 영역(52, 54, 56)이 형성될 수 있다.
본 발명의 실시 예에 따른 기판 처리 방법에서 원료 물질을 공급하는 단계(S210), 원료 물질을 퍼지하는 단계(S220), 제1 반응 물질을 공급하는 단계(S230), 제1 반응 물질을 퍼지하는 단계(S240), 제2 반응 물질을 공급하는 단계(S250) 및 제2 반응 물질을 퍼지하는 단계(S260)는 원료 물질 공급 영역(51), 퍼지 가스 공급 영역(52), 제1 반응 물질 공급 영역(53), 퍼지 가스 공급 영역(54), 제2 반응 물질 공급 영역(55) 및 퍼지 가스 공급 영역(56)이 순차적으로 배치되는 공급부를 회전시키거나, 방사형으로 배치된 복수 개의 기판(S)을 지지하는 기판 지지부를 회전시켜 이루어질 수 있다.
여기서, 제1 반응 물질 공급 영역에서는 플라즈마를 형성하여 제1 반응 물질을 공급할 수 있으며, 이 경우 플라즈마는 제1 반응 물질 공급 영역에서 직접 형성되거나, 처리 공간의 외부에서 형성되어 제1 반응 물질 공급 영역을 통해 공급되는 리모트 플라즈마일 수도 있다. 또한, 처리 챔버(10) 내의 처리 공간은 제2 반응 물질의 활성화를 위하여 500 내지 650℃로 가열될 수 있으며, 원료 물질을 공급하는 단계(S210), 원료 물질을 퍼지하는 단계(S220), 제1 반응 물질을 공급하는 단계(S230), 제1 반응 물질을 퍼지하는 단계(S240), 제2 반응 물질을 공급하는 단계(S250) 및 제2 반응 물질을 퍼지하는 단계(S260)는 모두 500 내지 650℃로 가열된 처리 공간 내에서 수행될 수 있다.
이와 같이, 본 발명의 실시 예에 따른 기판 처리 방법 및 이에 의하여 제조되는 반도체 소자에 의하면, 트렌치(T)의 깊이에 따른 영역 별로 박막의 형성 속도를 다르게 제어하여, 보이드 등의 결함 없이 미세 패턴 사이의 트렌치(T)를 균일하게 갭 필할 수 있다.
이에 의하여, 제조되는 반도체 소자의 특성을 향상시킬 수 있으며, 공정 시간 및 비용을 감축시켜 생산성을 향상시킬 수 있다.
또한, 플라즈마의 밀도를 조절하여 트렌치(T)의 영역 별로 박막의 형성 속도를 제어함으로써 폭 및 깊이에 따라 다양한 종횡비를 가지는 트렌치(T)에 대하여 원하는 프로파일을 가지는 박막을 증착할 수 있다.
또한, 제1 반응 물질로 수소 플라즈마를 사용하지 않고, 질소 플라즈마를 사용하여 형성되는 실리콘 옥사이드 박막의 막질을 향상시킬 수 있다.
상기에서, 본 발명의 바람직한 실시 예가 특정 용어들을 사용하여 설명 및 도시되었지만 그러한 용어는 오로지 본 발명을 명확하게 설명하기 위한 것일 뿐이며, 본 발명의 실시 예 및 기술된 용어는 다음의 청구범위의 기술적 사상 및 범위로부터 이탈되지 않고서 여러 가지 변경 및 변화가 가해질 수 있는 것은 자명한 일이다. 이와 같이 변형된 실시 예들은 본 발명의 사상 및 범위로부터 개별적으로 이해되어져서는 안 되며, 본 발명의 청구범위 안에 속한다고 해야 할 것이다.
10: 처리 챔버
12: 챔버 몸체
14: 챔버 리드 20: 지지축
30: 밀폐 부재 40: 기판 지지부
50: 공급부
100: 원료 물질층 200: 제1 반응층
300: 제2 반응층
14: 챔버 리드 20: 지지축
30: 밀폐 부재 40: 기판 지지부
50: 공급부
100: 원료 물질층 200: 제1 반응층
300: 제2 반응층
Claims (18)
- 트렌치가 형성된 기판을 마련하는 단계; 및
상기 트렌치를 포함하는 기판 상에 원료 물질 및 반응 물질을 공급하여 박막을 형성하는 단계;를 포함하고,
상기 박막을 형성하는 단계는, 상기 트렌치의 영역 별로 박막의 형성 속도를 다르게 제어하는 단계;를 포함하는 기판 처리 방법. - 청구항 1에 있어서,
상기 박막의 형성 속도를 다르게 제어하는 단계는, 상기 트렌치의 상부 영역에서의 박막의 형성 속도보다 하부 영역에서의 박막의 형성 속도를 상대적으로 빠르게 제어하는 기판 처리 방법 - 청구항 1에 있어서,
상기 반응 물질은 제1 반응 물질 및 상기 제1 반응 물질과 상이한 제2 반응 물질을 포함하고,
상기 박막을 형성하는 단계는, 상기 원료 물질, 상기 제1 반응 물질 및 상기 제2 반응 물질을 순차적으로 공급하는 단계;를 포함하는 기판 처리 방법. - 청구항 3에 있어서,
상기 제1 반응 물질은 상기 제2 반응 물질보다 상기 원료 물질과의 반응 속도가 낮은 기판 처리 방법. - 청구항 3에 있어서,
상기 박막을 형성하는 단계는,
상기 제1 반응 물질을 활성화시키는 단계; 및
상기 제2 반응 물질을 상기 제1 반응 물질과 다른 방식으로 활성화시키는 단계;를 포함하는 기판 처리 방법. - 청구항 5에 있어서,
상기 제1 반응 물질을 활성화시키는 단계는,
플라즈마를 형성하여, 상기 제1 반응 물질을 활성화시키는 단계;를 포함하는 기판 처리 방법. - 청구항 6에 있어서,
상기 박막을 형성하는 단계는,
상기 활성화된 제1 반응 물질을 상기 트렌치의 소정 깊이까지 제공하는 단계;를 포함하는 기판 처리 방법. - 청구항 7에 있어서,
상기 활성화된 제1 반응 물질은 상기 원료 물질과 반응하여, 상기 트렌치의 소정 깊이 내에서 상기 제2 반응 물질이 상기 원료 물질과 반응하는 것을 억제시키는 기판 처리 방법. - 청구항 6에 있어서,
상기 제1 반응 물질을 활성화시키는 단계는,
상기 플라즈마의 밀도를 조절하여, 상기 활성화된 제1 반응 물질이 상기 트렌치에 제공되는 깊이를 제어하는 단계;를 포함하는 기판 처리 방법. - 청구항 5에 있어서,
상기 제2 반응 물질을 활성화시키는 단계는,
처리 공간을 500 내지 650℃의 온도로 가열하여, 상기 제2 반응 물질을 활성화시키는 단계;를 포함하는 기판 처리 방법. - 청구항 5에 있어서,
상기 박막을 형성하는 단계는,
상기 활성화된 제2 반응 물질을 상기 트렌치의 전체 영역으로 제공하는 단계;를 포함하는 기판 처리 방법. - 청구항 1에 있어서,
상기 원료 물질은 아민계 실란 가스를 포함하는 기판 처리 방법. - 청구항 3에 있어서,
상기 제1 반응 물질은 질소 함유 가스를 포함하는 기판 처리 방법. - 청구항 3에 있어서,
상기 제2 반응 물질은 산소 함유 가스를 포함하는 기판 처리 방법. - 청구항 1에 있어서,
상기 박막은 실리콘 산화물 박막을 포함하는 기판 처리 방법. - 트렌치가 형성된 기판; 및
상기 기판 상에 형성되는 실리콘 산화물 박막;을 포함하고,
상기 실리콘 산화물 박막은 상기 트렌치의 영역 별로 상이한 질소의 함량을 가지는 반도체 소자. - 청구항 16에 있어서,
상기 트렌치의 영역은 상기 트렌치의 깊이에 따라 구분되는 반도체 소자. - 청구항 16에 있어서,
상기 실리콘 산화물 박막은 상기 트렌치의 깊이가 증가할수록 질소의 함량이 감소하는 반도체 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180112244A KR20200032960A (ko) | 2018-09-19 | 2018-09-19 | 기판 처리 방법 및 이에 의하여 제조되는 반도체 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180112244A KR20200032960A (ko) | 2018-09-19 | 2018-09-19 | 기판 처리 방법 및 이에 의하여 제조되는 반도체 소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20200032960A true KR20200032960A (ko) | 2020-03-27 |
Family
ID=69959159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180112244A KR20200032960A (ko) | 2018-09-19 | 2018-09-19 | 기판 처리 방법 및 이에 의하여 제조되는 반도체 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20200032960A (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090001229A (ko) | 2007-06-29 | 2009-01-08 | 주성엔지니어링(주) | 반도체 소자의 갭필 방법 |
-
2018
- 2018-09-19 KR KR1020180112244A patent/KR20200032960A/ko not_active Application Discontinuation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090001229A (ko) | 2007-06-29 | 2009-01-08 | 주성엔지니어링(주) | 반도체 소자의 갭필 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11261523B2 (en) | Method of depositing silicon oxide films | |
| US20190333753A1 (en) | PLASMA ENHANCED ATOMIC LAYER DEPOSITION (PEALD) OF SiN USING SILICON-HYDROHALIDE PRECURSORS | |
| KR102310232B1 (ko) | 3d-nand 디바이스들에서의 워드라인 분리를 위한 방법들 | |
| US6861334B2 (en) | Method of fabricating trench isolation structures for integrated circuits using atomic layer deposition | |
| JP2021511672A (ja) | 窒化ケイ素の薄膜のための処理方法 | |
| KR101502205B1 (ko) | 성막 장치 및 성막 방법 | |
| JP2020136677A (ja) | 基材表面内に形成された凹部を充填するための周期的堆積方法および装置 | |
| US7972977B2 (en) | ALD of metal silicate films | |
| US8685832B2 (en) | Trench filling method and method of manufacturing semiconductor integrated circuit device | |
| US7202185B1 (en) | Silica thin films produced by rapid surface catalyzed vapor deposition (RVD) using a nucleation layer | |
| US20120164848A1 (en) | Method for forming nitride film | |
| US7271112B1 (en) | Methods for forming high density, conformal, silica nanolaminate films via pulsed deposition layer in structures of confined geometry | |
| CN114512398A (zh) | 基板处理方法和基板处理系统 | |
| JP7175209B2 (ja) | 成膜方法 | |
| KR20210048565A (ko) | 알루미늄 함유 막들을 이용한 갭충전 | |
| US9388495B2 (en) | Method of forming mask structure | |
| KR20200032960A (ko) | 기판 처리 방법 및 이에 의하여 제조되는 반도체 소자 | |
| US20100210116A1 (en) | Methods of forming vapor thin films and semiconductor integrated circuit devices including the same | |
| US11728166B2 (en) | Substrate processing method and substrate processing apparatus | |
| KR20230134554A (ko) | 펄스형 hfrf(high-frequency radio-frequency) 플라즈마를사용한 갭 충전 프로세스 | |
| KR20200105414A (ko) | 기판 처리 방법 및 기판 처리 장치 | |
| US20220102190A1 (en) | Semiconductor processing method | |
| US20220165615A1 (en) | Methods for filling a gap and related systems and devices | |
| TW202328486A (zh) | 薄膜沉積方法及系統以及根據此方法形成的結構 | |
| KR20240026854A (ko) | 기판 처리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |