KR20240026854A - 기판 처리 방법 - Google Patents

기판 처리 방법 Download PDF

Info

Publication number
KR20240026854A
KR20240026854A KR1020230102872A KR20230102872A KR20240026854A KR 20240026854 A KR20240026854 A KR 20240026854A KR 1020230102872 A KR1020230102872 A KR 1020230102872A KR 20230102872 A KR20230102872 A KR 20230102872A KR 20240026854 A KR20240026854 A KR 20240026854A
Authority
KR
South Korea
Prior art keywords
gap
flowable film
plasma processing
substrate
plasma
Prior art date
Application number
KR1020230102872A
Other languages
English (en)
Inventor
용상현
김홍석
최성하
박주혁
김기헌
Original Assignee
에이에스엠 아이피 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 아이피 홀딩 비.브이. filed Critical 에이에스엠 아이피 홀딩 비.브이.
Publication of KR20240026854A publication Critical patent/KR20240026854A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps

Abstract

에어-갭을 형성하는 방법이 개시되며, 상기 방법은 표면에 갭이 형성된 기판을 반응 공간 내에 제공하는 단계, 상기 반응 공간 내에 전구체 및 반응물 기체를 공급하면서, 상기 기판의 상기 갭 내에 유동성 막을 증착하는 단계, 상기 갭의 하부 영역에 비하여 상기 갭의 상부 영역에서의 상기 유동성 막의 유동도가 감소하도록 상기 유동성 막에 대해 플라즈마 처리하는 단계, 및 상기 유동성 막을 증착하는 단계 및 상기 유동성 막에 대해 플라즈마 처리하는 단계를 반복하여, 상기 갭 내에 에어-갭을 형성하는 단계를 포함한다.

Description

기판 처리 방법{SUBSTRATE PROCESSING METHOD}
본 발명은 기판 처리 방법에 관한 것으로, 보다 구체적으로 기판의 표면에 형성된 갭의 내부에 에어-갭(air-gap)을 형성하는 방법에 관한 것이다.
갭필(gap-fill) 공정은 반도체 제조 공정에서 널리 사용되는 기술로서, 예를 들어, STI(Shallow Trench Isolation)와 같은 갭 구조물 내의 갭을 예를 들어, 절연 물질로 충전하는 공정을 지칭한다. 한편, 반도체 소자의 집적도가 높아지면서 갭 구조물 내의 갭의 종횡비(A/R, Aspect Ratio)도 역시 급격히 증가하고 있고, 그에 따라 높은 종횡비를 갖는 갭 내를 공극 없이(void-free) 빠르게 충전하는 것이 중요한 관심사가 되고 있다.
한편, 최근 반도체 소자의 고집적화와 고성능화가 계속적으로 요구되고 있다. 반도체 소자의 고집적화에 따라 다층으로 된 반도체 집적회로 구조의 각 층에는 다양한 재료 및 형상의 도전성 패턴들이 형성되고, 이러한 도전성 패턴들 간의 절연 확보를 위해 다양한 재료 및 형상의 층간 절연막이 도전성 패턴들 사이에 배치된다. 특히, 반도체 소자의 고집적화의 진전에 따라 도전성 패턴들의 크기 및 이들 사이의 간격이 점점 축소되고 있다. 도전성 패턴의 크기의 축소는 도전성 패턴의 저항(Resistance)을 증가시키고, 도전성 패턴들 사이의 간격의 축소는 층간 절연막을 사이에 둔 도전성 패턴들 사이의 커패시턴스(Capacitance)를 증가시킨다. 이러한 저항 및 커패시턴스의 증가는 RC 지연(RC delay)이라는 신호 전달의 지연을 유발한다. 따라서, 반도체 소자에서 신호 전달의 고속화를 위해서는 저항이 작은 도전성 재료와 함께 낮은 유전상수를 갖는 절연성 재료가 요구된다. 낮은 유전상수를 갖는 절연성 재료에 대한 요구와 더불어 유전상수가 '1'로서 매우 낮은 에어-갭(air-gap)을 절연성 재료와 함께 사용하려는 시도들이 진행되었다.
따라서, 갭필 공정에서 빠른 성막 속도와 함께 반도체 소자의 고속화를 위해, 유동성 화학 기상 증착법(flowable chemical vapor deposition; FCVD)를 사용하여, 높은 종횡비를 갖는 갭 내에 에어-갭을 형성하는 기판 처리 방법이 요구된다.
본 발명은 갭필 공정에 있어 갭을 유동성 막으로 충전하면서 갭 내에 에어-갭을 형성할 수 있는 기판 처리 방법을 제공한다.
본 발명은 갭 내의 에어-갭의 위치 및 크기 등을 조절할 수 있는 기판 처리 방법을 제공한다.
부가적인 양태들은 이어지는 상세한 설명에 부분적으로 설명될 것이며, 부분적으로 상세한 설명으로부터 명백해질 것이며, 또는 본 개시의 실시예들을 실행함으로써 알 수 있을 것이다.
본 발명의 기술적 사상에 의한 실시예들의 일 측면에 따르면, 기판 처리 방법은 표면에 갭이 형성된 기판을 반응 공간 내에 제공하는 단계, 상기 반응 공간 내에 전구체 및 반응물 기체를 공급하면서, 상기 기판의 상기 갭 내에 유동성 막을 증착하는 제1 증착 단계, 상기 갭의 하부 영역에서의 상기 유동성 막의 유동도(flowability)와 상기 갭의 상부 영역에서의 상기 유동성 막의 유동도가 서로 상이하도록 상기 유동성 막에 대해 플라즈마 처리하는 제1 플라즈마 처리 단계, 상기 반응 공간 내에 전구체 및 반응물 기체를 공급하면서, 상기 기판의 상기 갭 내에 유동성 막을 증착하는 제2 증착 단계, 상기 갭의 하부 영역에서의 상기 유동성 막의 유동도와 상기 갭의 상부 영역에서의 상기 유동성 막의 유동도가 서로 상이하도록 상기 유동성 막에 대해 플라즈마 처리하는 제2 플라즈마 처리 단계; 및 상기 제1 증착 단계, 상기 제1 플라즈마 처리 단계, 상기 제2 증착 단계 및 상기 제2 플라즈마 처리 단계를 반복하여, 상기 갭 내에 에어-갭을 형성하는 단계를 포함한다.
일부 실시예들에서, 상기 제1 플라즈마 처리 단계 및 상기 제2 플라즈마 처리 단계는 동일한 공정 조건들 하에서 수행될 수 있다. 일부 실시예들에서, 상기 제1 플라즈마 처리 단계 및 상기 제2 플라즈마 처리 단계는 상이한 공정 조건들 하에서 수행될 수 있다. 일부 실시예들에서, 상기 제1 플라즈마 처리 단계의 제1 RF 파워와 제2 플라즈마 처리 단계의 제2 RF 파워는 상이할 수 있다.
일부 실시예들에서, 상기 제1 플라즈마 처리 단계 및 상기 제2 플라즈마 처리 단계 중의 적어도 하나는 상기 갭의 상기 하부 영역에 비하여 상기 갭의 상기 상부 영역에서의 상기 유동성 막의 유동도가 감소하도록 처리할 수 있다.
일부 실시예들에서, 상기 제1 플라즈마 처리 단계 및 상기 제2 플라즈마 처리 단계는 모두 상기 갭의 상기 하부 영역에 비하여 상기 갭의 상기 상부 영역에서의 상기 유동성 막의 유동도가 감소하도록 처리되며, 상기 제1 플라즈마 처리 단계에 비하여 상기 제2 플라즈마 처리 단계에서의 상기 갭의 상기 상부 영역에서의 상기 유동성 막의 유동도 감소 정도가 더 클 수 있다. 일부 실시예들에서, 상기 제2 플라즈마 처리 단계에서 상기 반응 공간 내에 인가되는 제2 RF 파워가 상기 제1 플라즈마 처리 단계에서 상기 반응 공간 내에 인가되는 제1 RF 파워보다 크게 할 수 있다.
일부 실시예들에서, 상기 제1 플라즈마 처리 단계 및 상기 제2 플라즈마 처리 단계는 모두 상기 갭의 상기 하부 영역에 비하여 상기 갭의 상기 상부 영역에서의 상기 유동성 막의 유동도가 감소하도록 처리되며, 상기 제1 플라즈마 처리 단계에 비하여 상기 제2 플라즈마 처리 단계에서의 상기 갭의 상기 상부 영역에서의 상기 유동성 막의 유동도 감소 정도가 더 작을 수 있다. 일부 실시예들에서, 상기 제2 플라즈마 처리 단계에서 상기 반응 공간 내에 인가되는 제2 RF 파워가 상기 제1 플라즈마 처리 단계에서 상기 반응 공간 내에 인가되는 제1 RF 파워보다 작게 할 수 있다.
일부 실시예들에서, 상기 제1 플라즈마 처리 단계 및 상기 제2 플라즈마 처리 단계는 상기 반응 공간 내에 불활성 기체, 예를 들어 헬륨 기체를 공급하면서 다이렉트(direct) 플라즈마 처리를 수행되는 것일 수 있다.
일부 실시예들에서, 상기 반응 공간 내에 공급되는 전구체는 실리콘 함유 전구체를 포함할 수 있으며, 상기 반응물 기체는 질소 함유 기체, 예를 들어 NH3를 포함할 수 있다.
일부 실시예들에서, 상기 유동성 막을 증착하는 상기 제1 증착 단계 및 상기 제2 증착 단계는 약 0℃ 내지 약 150℃ 사이의 공정 온도에서 수행될 수 있다.
일부 실시예들에서, 상기 제1 증착 단계, 상기 제1 플라즈마 처리 단계, 상기 제2 증착 단계, 및 상기 제2 플라즈마 처리 단계는 연속적으로 수행될 수 있다.
일부 실시예들에서, 상기 제1 증착 단계 및 상기 제1 플라즈마 처리 단계를 연속적으로 M 사이클(M은 양의 정수) 수행한 후, 상기 제2 증착 단계 및 상기 제2 플라즈마 처리 단계를 연속적으로 N 사이클(N은 양의 정수) 수행될 수 있다.
본 발명의 기술적 사상에 의한 실시예들의 일 측면에 따르면, 기판 처리 방법은 표면에 갭이 형성된 기판을 반응 공간 내에 제공하는 단계, 상기 반응 공간 내에 전구체 및 반응물 기체를 공급하면서, 상기 기판의 상기 갭 내에 유동성 막을 증착하는 단계, 상기 갭의 하부 영역에 비하여 상기 갭의 상부 영역에서의 상기 유동성 막의 유동도가 감소하도록 상기 유동성 막에 대해 플라즈마 처리하는 단계, 및 상기 유동성 막을 증착하는 단계 및 상기 유동성 막에 대해 플라즈마 처리하는 단계를 반복하여, 상기 갭 내에 에어-갭을 형성하는 단계를 포함한다.
일부 실시예들에서, 상기 플라즈마 처리 단계에서, 기준 RF 파워 대비 상기 반응 공간 내에 인가되는 RF 파워의 강도를 조절하여 상기 갭 내의 상기 에어-갭의 수직 위치를 조절할 수 있다. 일부 실시예들에서, 상기 플라즈마 처리 단계에서, 기준 RF 파워 대비 상기 반응 공간 내에 인가되는 RF 파워의 강도를 조절하여 상기 갭의 상부면으로부터 상기 에어-갭의 상단 사이의 높이를 조절할 수 있다.
일부 실시예들에서, 상기 플라즈마 처리 단계에서, 기준 RF 파워 대비 상기 반응 공간 내에 인가되는 RF 파워의 강도를 조절하여, 상기 갭의 상기 하부면으로부터 상기 에어-갭의 상기 하단 사이의 높이를 조절할 수 있다. 일부 실시예들에서, 상기 플라즈마 처리 단계에서, 기준 RF 파워 대비 상기 반응 공간 내에 인가되는 RF 파워의 강도를 조절하여 상기 갭 내의 상기 에어-갭의 수평 폭을 조절할 수 있다.
일부 실시예들에서, 상기 플라즈마 처리 단계에서 상기 반응 공간 내에 인가되는 RF 파워는 0 W 초과 내지 약 1500 W, 바람직하게는 약 200 W 내지 약 1000 W의 범위 내에 있을 수 있다. 일부 실시예들에서, 상기 증착 단계의 공정 시간 대 상기 플라즈마 처리 단계의 공정 시간의 비는 약 1 : 1 내지 약 100 : 1 사이일 수 있다. 일부 실시예들에서, 상기 유동성 막을 증착하는 단계 및 상기 플라즈마 처리 단계는 약 0℃ 내지 약 150℃ 사이, 바람직하게는 약 20℃ 내지 약 100℃ 사이의 공정 온도에서 수행될 수 있다.
본 개시의 특정 실시예들의 상술한 또는 다른 양태들, 피쳐들, 및 이점들은 첨부하는 도면들과 함께 취해진 이하의 설명으로부터 더욱 명백해질 것이다.
도 1a 내지 1d는 유동성 막으로 갭을 충전하는 과정을 개념적으로 도시한 단면도들이다.
도 2a 내지 2d는 본 발명의 예시적 실시예들에 따라, 갭 내에 에어-갭을 형성하는 과정을 공정 순서에 따라 도시한 단면도들이다.
도 3은 본 발명의 예시적 실시예들에 따라, 갭 내에 에어-갭을 형성하는 과정을 도시하는 플로우차트이다.
도 4는 본 발명의 다른 예시적 실시예들에 따라, 갭 내에 에어-갭을 형성하는 과정을 도시하는 플로우차트이다.
도 5는 본 발명의 예시적 실시예들에 따른 갭 내에 에어-갭을 형성하는 방법의 공정 시퀀스를 나타내는 도면이다.
도 6은 본 발명의 예시적 실시예들에 따른 갭 내에 에어-갭을 형성하는 방법의 공정 흐름도이다.
도 7은 본 발명의 다른 예시적 실시예들에 따른 갭 내에 에어-갭을 형성하는 방법의 공정 흐름도이다.
도 8은 본 발명의 예시적 실시예들에 따른 갭 내에 에어-갭을 형성하는 방법의 결과물과 비교하기 위한 TEM 사진이다.
도 9는 본 발명의 예시적 실시예들에 따른 갭 내에 에어-갭을 형성하는 방법의 결과물과 비교하기 위한 다른 TEM 사진이다.
도 10은 본 발명의 예시적 실시예들에 따른 갭 내에 에어-갭을 형성하는 방법의 결과물의 TEM 사진이다.
이제 실시예를 상세히 참조할 것이며, 그 예는 첨부된 도면에 도시되어 있으며, 동일한 참조 번호는 전체적으로 동일한 요소를 지칭한다. 이와 관련하여, 본 실시예들은 여러 가지 상이한 형태를 가질 수 있으며 여기에서 설명하는 내용에 한정되지 않는다. 따라서, 실시예는 본 명세서의 양태들을 설명하기 위해 도면을 참조하여 이하에서 설명될 뿐이다. 본 명세서에서 사용되는 바와 같이, "및/또는"이라는 용어는 연관된 나열된 항목 중 하나 이상의 임의의 및 모든 조합을 포함한다. 요소 목록 앞에 오는 "적어도 하나"와 같은 표현은 전체 요소 목록을 수정하고 목록의 개별 요소를 수정하지 않습니다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역 및/또는 부위들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부위들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열의 의미하지 않으며, 하나의 부재, 영역 또는 부위를 다른 부재, 영역 또는 부위와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역 또는 부위는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역 또는 부위를 지칭할 수 있다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
먼저, 유동성 화학 기상 증착법에 따라, 기판 상의 갭 내에 유동성 막(flowable film), 예를 들어 실리콘 나이트라이드 막으로 갭필 공정을 수행하는 기판 처리 방법에 대해 설명한다. 도 1a 내지 1d는 유동성 막으로 갭을 충전하는 기존의 통상적인 과정을 개념적으로 도시한 단면도들이다.
도 1a를 참조하면, 본 발명의 예시적 실시예들에 따른 갭필 공정이 수행될 반응 공간(미도시)에 제공되는 기판(10)이 도시된다. 기판(10)의 표면의 일부 영역에 수직 방향으로의 일정한 깊이 H1 및 수평 방향으로 일정한 폭 W1을 갖는 갭(12)을 포함하는 갭 구조물이 도시된다.
도 1b를 참조하면, 반응 공간 내에 실리콘 전구체 및 반응물 기체를 공급하면서 RF 파워를 인가하면 실리콘 전구체 및 반응물 기체 간의 축합(condensation) 반응, 저중합(oligomerization) 반응 및 중합(polymerization) 반응 등을 통해 갭(12)을 포함한 기판의 노출된 표면 상에 유동성을 갖는 막, 예를 들어 실리콘 나이트라이드 등의 유동성 막(14)을 증착시킨다. 유동성 막(14)의 유동성 특성에 의해 유동성 막(14)은 갭(12)의 상부 영역으로부터 갭(12)의 하부 영역으로 흘러내리게 되고, 그에 따라 갭(12) 내에 증착되는 유동성 막(14) 사이의 내부 공간의 폭은, 갭(12)의 상부 영역에서의 폭 W2'보다 그 하부 영역에서의 폭 W2가 더 작아지게 된다.
도 1c를 참조하면, 증착 공정이 더욱 진행될수록 유동성 막(14)은 갭(12)의 상부 영역으로부터 갭(12)의 하부 영역으로 흘러내리면서 증착되기 때문에 갭(12) 내에 증착되는 유동성 막(14) 사이의 내부 공간의 폭은, 갭(12)의 상부 영역에서의 폭 W3'보다 그 하부 영역에서의 폭 W3가 더 좁아지게 된다. 도 1d를 참조하면, 유동성 막 증착 공정이 더욱 진행됨에 따라, 갭(12) 내에 유동성 막(14)이 내부에 보이드의 발생없이 완전히 충전될 수 있다.
한편, 본 출원의 발명자들은 최근 반도체 소자의 고집적화와 고성능화가 요구되는 상황에서, 높은 종횡비를 갖는 패턴 구조, 예를 들어 갭 구조에도 불구하고 반도체 소자의 빠른 응답 시간을 달성하기 위한 연구를 이어왔다. 본 발명자들은 높은 종횡비를 갖는 갭 구조물에 대한 원활한 갭필 공정을 수행하는 동시에 반도체 소자의 신호 전달의 고속화에 중요한 요소로 작용하는 RC 지연이라는 신호 전달의 지연 문제를 줄이기 위해 갭 구조물 내에 충전되는 절연성 재료 내에 매우 낮은 유전상수를 갖는 에어-갭을 결합시킬 수 있었다. 이하, 높은 종횡비를 갖는 갭 내에 에어-갭을 결합시키는 본 발명의 실시예들에 대해 상세히 설명한다.
도 2a 내지 2d는 본 발명의 예시적 실시예들에 따라, 갭 내에 에어-갭을 형성하는 과정을 공정 순서에 따라 도시한 단면도들이다.
도 2a를 참조하면, 본 발명의 예시적 실시예들에 따른 갭필 공정이 수행될 반응 공간(미도시), 예를 들어 반응 챔버 내에 제공되는 기판(20)이 도시된다. 기판(20)의 표면의 일부 영역에 수직 방향으로의 일정한 수직 깊이 H1 및 수평 방향으로 일정한 수평 폭 W1을 갖는 갭(22)을 포함하는 갭 구조물이 도시된다. 기판(20)은 Si 또는 Ge과 같은 반도체 물질, 또는 SiGe, SiC, GaAs, InAs, InP와 같은 다양한 화합물 반도체 물질을 포함할 수 있으며, 또한 SOI(Silicon on Insulator), SOS(Silicon on Sapphire) 등 반도체 장치, 디스플레이 장치 등에 사용되는 다양한 기판을 모두 포함할 수 있다.
본 발명에서 사용되는 갭(22)은 가장 넓은 의미의 갭을 지칭하며, 갭을 정의하는 주변 구조물에 의해 적어도 그 상측이 노출된 일정한 공간을 지칭할 수 있다. 예를 들어, 갭(22)은 반도체 제조 공정에서 활성 영역을 정의하기 위해 소자 분리 영역으로서 일반적으로 사용되는 STI(Shallow Trench Isolation) 뿐만 아니라 기판(20)의 표면에 형성되는 다양한 기하학 형태의 리세스 영역일 수 있다. 또한, 갭(22)은 절연층과 절연층 사이에 위치하는 도전층을 관통하거나, 또는 도전층과 도전층 사이에 위치하는 절연층을 관통하는 비아(via)의 형태일 수도 있다. 또한, 갭(22)은 기판(20)의 표면 상에 형성된 단층 또는 다층의 특정 물질층(미도시)의 일부가 식각되어 제거된 형태의 갭일 수 있다. 상기 물질층(미도시)은 예를 들어, 도전성 물질, 절연성 물질 또는 반도체성 물질 등으로 이루어질 수 있다. 또한, 갭(22)은 원통형 형상일 수 있지만, 갭(22)의 표면의 단면 형상은 원형뿐만 아니라 타원형, 삼각형, 사각형, 오각형 등의 다양한 다각형 형상을 가질 수 있다. 또한 갭(22)은 다양한 표면 단면 형상을 갖는 섬(island) 형태의 형상을 가질 수 있지만, 갭(22)은 기판(20) 상에 라인(line) 형태의 형상을 가질 수도 있다. 또한, 갭(22)은 갭(22)의 입구 영역인 상부 영역으로부터 하부 영역까지 대략 동일한 폭을 갖는 수직형 프로파일을 가질 수 있지만, 갭의 상부 영역으로부터 하부 영역까지 수평 폭이 선형적으로 또는 계단적으로 증가 또는 감소하는 비수직형 프로파일을 가질 수 있다.
비록, 도 2a에서는 기판(20) 자체 내에 갭(22)이 형성된 경우를 보여주지만, 본 명세서에서 기판이라 함은 순수히 기판(20)만을 지칭할 수도 있고, 또는 본 발명에 따른 유동성 막(24, 도 2b)이 그 위에 형성되기 전의 다양한 기하학적 표면 구조를 갖는 기판을 지칭할 수도 있다.
도 2b를 참조하면, 갭(22)을 포함한 기판(20)의 노출된 표면 상에 유동성 막(24)이 형성된다. 유동성 막(24)은 유동성 특성를 갖는 절연물 막, 예를 들어 질화물 막, 산화물 막, 산질화물 막 등을 포함할 수 있다. 도 2b의 유동성 막(24)을 도 1b의 유동성 막(14)과 비교하면, 양자 모두 반응 공간 내에 전구체(예를 들어 실리콘 전구체) 및 반응물 기체(예를 들어 질소 함유 기체)를 공급하면서 RF 파워를 인가하면 실리콘 전구체 및 반응물 기체 간의 축합 반응, 저중합 반응과 중합 반응 등을 통해 갭(22)을 포함한 기판(20)의 노출된 표면 상에 유동성을 갖는 막, 예를 들어 실리콘 나이트라이드 등의 유동성 막이 증착된다는 점에서 동일하다.
그러나. 도 1b의 경우 유동성 막(14)의 유동성 특성에 의해 유동성 막(14)은 갭(12)의 상부 영역으로부터 갭(12)의 하부 영역으로 흘러내리게 되고, 그에 따라 갭(12) 내에 증착되는 유동성 막(14) 사이의 내부 공간의 폭은, 갭(12)의 상부 영역에서의 폭 W2'보다 그 하부 영역에서의 폭 W2가 작아지게 된다. 반면에, 도 2b의 경우, 유동성 막(24)의 유동성 특성에 의해 유동성 막(24)은 갭(22)의 상부 영역으로부터 갭(22)의 하부 영역으로 그 일부가 흘러내리면서도 갭(22) 내에 증착되는 유동성 막(24) 사이의 내부 공간의 수평 폭은, 갭(22)의 하부 영역에서의 폭 W2보다 그 상부 영역에서의 폭 W2'가 작아지게 된다는 점에서 양자는 상이하다.
도 2b에 도시된 유동성 막(24)의 형성 단계는 유동성 막(24)의 증착 단계와 유동성 막(24)에 대한 플라즈마 처리 단계를 포함하여 수행된다. 유동성 막(24)의 증착 단계는, 예를 들어 유동성 화학 기상 증착법(FCVD)을 사용하여 수행될 수 있으며, 반응 공간(미도시) 내에 제공된 기판(20)에 실리콘 전구체와 반응물 기체를 공급하면서 반응 공간 내에 RF 파워를 인가함으로써, 플라즈마 환경이 생성되고 이러한 플라즈마 환경 하에 실리콘 전구체와 반응물 기체간의 축합 반응, 저중합 반응, 중합 반응을 통해 기판(20)의 노출된 표면 상에 유동성 막(24)이 형성된다. 이때 유동성 막(24)의 유동 특성에 의해 유동성 막(24)은 중력의 영향에 의해 갭(22)의 하부 영역으로 어느 정도 흘러내릴 수 있다. 즉, 갭(22)을 둘러싼 기판(20)의 표면 뿐만아니라 갭(22)의 측벽 및 바닥 표면 상에 유동성 막(24)이 임의의 두께만큼 형성되면서 동시에 유동성 막(24)의 유동 특성에 의해 갭(22)의 측벽을 따라 갭(22)의 하부 영역을 향하여 임의의 유동도(flowability)를 가지면서 흐를 수 있다.
이어서, 임의의 두께만큼 유동성 막(24)이 형성된 후, 유동성 막(24)에 대하여 플라즈마 처리 단계를 수행한다. 이러한 플라즈마 처리 단계는 동일한 반응 공간(미도시) 내에 불활성 기체, 예를 들어 헬륨을 공급하면서 유동성 막(24) 위에 직접 플라즈마를 발생시키는 다이렉트 플라즈마(direct plasma) 처리를 적용하여 수행한다. 유동성 막(24)에 대하여 본 발명에 따른 플라즈마 처리를 수행하면, 유동성 막(24)의 유동성(flowability)을 열화시킬 수 있다.
일반적인 플라즈마 강화 화학기상 증착법(PECVD)에서는 전구체나 반응물 기체가 플라즈마에 노출되어 분해되므로 축합 반응, 저중합 반응 및 중합 반응등이 원활하게 진행되지 않아 유동성 막의 형성이 원활하지 않다.
그러나 유동성 화학기상 증착법(FCVD)에서는 플라즈마가 인가될 때 전구체와 반응물 기체가 분해되는 대신 라디칼 기반 반응(radical-based reaction)을 통해 축합 반응, 저중합 반응 및 중합 반응을 유도해서 유동성 막을 형성한다. 즉 라디칼에 의해 유동성 막의 끝단부(terminated sites)에 작용기(functional group)(가령 -OH, -H)가 형성되어 축합 반응, 저중합 반응 및 중합 반응이 이루어지고 막의 유동성이 발생하게 된다.
한편 갭 구조물 내에 에어 갭을 형성하기 위한 본 발명의 예시적 실시예들과 같이, 유동성 막에 대해 플라즈마 처리를 진행하면, 유동성 막의 끝단부(terminated sites)의 작용기(functional group)(예를 들어, -OH, -H 등)가 제거될 수 있다. 따라서 이후 축합 반응, 저중합 반응 중합 반응을 억제할 수 있고 막의 유동성을 열화시킬 수 있다. 유동성이 열화된다는 것은 증착되는 유동성 막의 유동도가 작아지는 것을 의미하며, 본 발명의 예시적 실시예들을 도시한 도 2b의 경우, 유동성 막(24)이 갭(22)의 하부 영역을 향하여 흘러내리는 정도가 작아진다는 것을 의미한다.
따라서, 도 2b에 개념적으로 도시한 바와 같이, 전술한 증착 단계에서 기판(20)의 노출된 표면 상에 형성된 유동성 막(24)에 대하여 본 발명의 예시적 실시예들에 따른 다이렉트 플라즈마 처리를 수행하면, 특히 종횡비가 매우 큰 갭(22)에서 갭(22)의 하부 영역에 비하여 갭의 상부 영역에 증착된 유동성 막(24)이 플라즈마의 영향을 더 크게 받게 되며, 그 결과 갭(22)의 상부 영역에 증착된 유동성 막(24)의 유동성이 상대적으로 더욱 열화되고, 유동도도 상대적으로 더 작아지게 된다. 그 결과, 도 2b에 도시된 바와 같이, 갭(22)의 상부 영역에 증착되는 유동성 막(24)이 갭(22)의 하부 영역으로 흘러내리는 정도가 감소함에 따라 갭(22)의 상부 영역, 즉 갭(22)의 입구 영역에 증착되는 유동성 막(24)의 두께가 커지게 된다. 즉, 도 2b에서와 같이, 갭(22)의 상부 영역, 즉 입구 영역에서 유동성 막(24)에 의해 충전되지 않은 갭(22)의 수평 방향의 폭 W2'는 갭(22)의 하부 영역에서 유동성 막(24)에 의해 충전되지 않은 갭(22)의 수평 방향의 폭 W2에 비하여 작아지게 된다. 도 2b에서, 높이 H2는 갭(22)의 하부 표면으로부터 수직 방향으로 측정되는 유동성 막(24)의 두께를 의미한다.
본 명세서에서는, 전술한 유동성 막(24)의 증착 단계와 유동성 막(24)에 대한 플라즈마 처리 단계를 하나의 사이클로 정의할 수 있다. 상기 증착 단계와 플라즈마 처리 단계는 동일한 반응 공간 내에서 연속적으로 수행되며, 이에 대하여 상세하게 후술한다.
계속하여 도 2c를 참조하면, 도 2b에 도시된 유동성 막(24)의 형성 단계, 즉 유동성 막(24)의 증착 단계와 유동성 막(24)에 대한 플라즈마 처리 단계를 포함하는 사이클을 복수회 반복하여 수행한다. 상기 유동성 막(24)의 증착 단계와 유동성 막(24)에 대한 플라즈마 처리 단계는 갭(22)의 입구 영역에서 유동성 막(24)이 적어도 서로 접촉하여 갭(22)의 내부에 에어-갭(26)이 형성될 때까지 반복하여 수행한다. 필요에 따라, 유동성 막(24)이 서로 처음으로 접촉한 후에도 갭(22) 내에 에어-갭(26)의 크기나 형상이 어느 정도 안정화될 때까지 유동성 막(24)의 증착 단계와 유동성 막(24)에 대한 플라즈마 처리 단계를 적절하게 추가적으로 수행할 수 있다. 도 2c에 도시된 바와 같이, 유동성 막(24)의 증착 단계와 유동성 막(24)에 대한 플라즈마 처리 단계를 더 진행함에 따라 갭(22)의 중간 부분에 형성된 에어-갭(26)의 폭 W3은 도 2b의 수평 방향의 폭 W2에 비하여 작아지고, 에어-갭(26) 하부의 유동성 막(24)의 두께를 나타내는 높이 H3는 도 2b에서의 높이 H2보다 더 커지게 된다.
도 2d를 참조하면, 갭(22) 내에 에어-갭(26)이 안정된 크기와 형상을 갖도록 그리고 갭(22) 내의 원하는 위치에 형성될 수 있도록 본 발명의 예시적 실시예들에 따라 유동성 막(24)의 증착 단계와 플라즈마 처리 단계를 충분히 반복적으로 수행한 후, 기판(20)의 노출된 표면이 노출될 때까지 표면 평탄화 공정을 수행한다. 표면 평탄화 공정은 에치백 공정 또는 화학기계적 연마(CMP) 공정 등을 통해 수행될 수 있다.
도 2d에서 단면으로 도시된 에어-갭(26)은 최대의 수평 폭 W0, 최대의 수직 높이 H0를 갖는 수직 방향으로 길게 연장된 타원형의 내부 공간의 형태로 도시되어 있지만, 에어-갭(26)의 형상은 이에 제한되지 않는다. 또한, 에어-갭(26)의 수직 위치는 그 하단이 갭(22)의 하부 표면으로부터 높이 Hb 위에 위치하며, 그 상단은 갭(22)의 상부 표면으로부터 높이 Ht 아래에 위치한다. 갭(22)의 전체 높이는 H1에 해당한다(도 2a 참조). 에어-갭(26)의 크기, 형상, 위치 등의 제어에 대해서는 나중에 상세히 설명한다.
도 3은 본 발명의 예시적 실시예들에 따라, 갭 내에 에어-갭을 형성하는 과정(100)을 도시하는 플로우차트이다. 본 발명의 예시적 실시예들에 따라, 갭 내에 에어-갭을 형성하는 과정을 공정 순서에 따라 도시한 도 2a 내지 2d의 단면도들을 함께 참조하면서 본 발명의 예시적 실시예들에 따라 갭 내에 에어-갭을 형성하는 과정을 설명한다.
먼저, 반응 공간(미도시) 내로 갭(22) 구조를 갖는 기판(20)을 제공한다(110). 반응 공간은, 예를 들어 본 발명의 예시적 실시예들에 따른 기판 처리 방법을 수행할 수 있는 반응 챔버일 수 있다. 구체적으로, 본 발명의 예시적 실시예들이 수행될 수 있는 플라즈마 반응 챔버일 수 있다. 바람직하게는, 기판(20)의 상부 표면 근방에 직접 플라즈마를 발생시킬 수 있는 다이렉트 플라즈마 반응 챔버일 수 있다.
이어서, 기판(20)이 제공되어 있는 반응 공간 내로 전구체 및 반응물 기체를 공급한다(120). 전구체로서는, 예를 들어 실리콘 함유 전구체가 사용될 수 있으며, 이에 제한되지 않지만, 아미노실란 계열, 아이오드실란(iodosilane) 계열, 실리콘 할라이드(silicon halide) 계열 및 저중합체(oligomer) Si 소스 중의 적어도 하나가 사용될 수 있다. 예를 들어, Si 소스로서 TSA, (SiH3)3N; DSO, (SiH3)2; DSMA, (SiH3)2NMe; DSEA, (SiH3)2NEt; DSIPA, (SiH3)2N(iPr); DSTBA, (SiH3)2N(tBu); DEAS, SiH3NEt2; DTBAS, SiH3N(tBu)2; BDEAS, SiH2(NEt2)2; BDMAS, SiH2(NMe2)2; BTBAS, SiH2(NHtBu)2; BITS, SiH2(NHSiMe3)2; DIPAS, SiH3N(iPr)2; TEOS, Si(OEt)4; SiCl4; HCD, Si2Cl6; 3DMAS, SiH(N(Me)2)3; BEMAS, SiH2[N(Et)(Me)]2; AHEAD, Si2(NHEt)6; TEAS, Si(NHEt)4; Si3H8 ; DCS, SiH2Cl2; SiHI3; SiH2I2; Dimer-trisilylamine　; Trimer-trisilylamine　; Tetramer-trisilylamine　; Pentamer-trisilylamine　; Hexamer-trisilylamine　; Heptamer-trisilylamine　; Octamer-trisilylamine 중에 적어도 하나 혹은 그 유도체 혹은 그 혼합물을 포함할 수 있다. 반응물 기체는, 예를 들어 질소 함유 기체가 사용될 수 있다. 상기 질소 함유 기체는, 이에 제한되지 않지만, N2, N2O, NO2, NH3, N2H2, N2H4, 이들의 라디칼 중의 적어도 하나, 혹은 이들의 혼합물로부터 선택되는 적어도 하나를 포함할 수 있다. 본 실시예에서는, 예를 들어 NH3 기체가 사용될 수 있다. 상기 전구체 및 반응물 기체는 캐리어 기체로서 아르곤 기체와 함께 공급될 수 있다.
이어서, 갭(22) 내에 유동성 막(24)을 증착한다(130). 유동성 막(24)은 상기 전구체 및 반응물 기체가 공급되는 반응 공간 내에 RF 파워를 인가함으로써 생성된 플라즈마 환경하에서 증착될 수 있다. 유동성 막(24)의 증착 공정의 공정 시간은 적절한 두께의 유동성 막(24)이 기판(20)의 노출된 표면 상에 형성되도록 제어될 수 있다. 상기 유동성 막(24)을 증착하는 단계는 상기 반응 공간 내로 전구체 및 반응물 기체를 공급하는 단계와 실질적으로 동일한 단계에서 진행된다고 할 수 있다.
이어서, 기판(20)의 표면에 증착된 유동성 막(24)에 대하여 플라즈마 처리를 수행한다(140). 상기 플라즈마 처리를 수행하는 단계는 반응 공간 내에 공급되던 전구체 및 반응물 기체의 공급을 중단한 상태에서 반응 공간 내에 비활성 기체, 예를 들어 헬륨 기체를 공급하면서 반응 공간 내에 RF 파워를 인가하여 기판(20) 위에 직접 플라즈마를 생성함으로써 수행된다. 유동성 막(24)에 대하여 플라즈마 처리를 수행함으로써, 전술한 바와 같이 유동성 막(24)의 유동도가 열화된다. 특히, 높은 종횡비를 갖는 갭(22)일수록 갭(22)의 상부 영역, 즉 입구 영역이 갭(22)의 하부 영역에 비하여 플라즈마의 영향을 크게 받기 때문에 갭(22)의 상부 영역에 증착된 유동성 막(24)의 유동도 열화의 정도가 갭(22)의 하부 영역에 증착된 유동성 막(24) 막의 유동도 열화의 정도보다 크게 작용하여서, 갭(22)의 하부 영역으로의 유동성 막(24)의 유동이 둔화되고, 그 결과 도 2b에 도시된 바와 같이 갭(22)의 상부 영역에 증착된 유동성 막(24)의 증착 두께가 두꺼워질 수 있다.
이어서, 유동성 막(24)의 증착 및 유동성 막(24)에 대한 플라즈마 처리를 반복한다(150). 유동성 막(24)의 증착 단계와 유동성 막(24)에 대한 플라즈마 처리 단계를 하나의 사이클로 수행할 수 있으며, 유동성 막(24)의 증착 및 플라즈마 처리는 도 2c에 도시된 바와 같이, 갭(22)의 상부 영역, 즉 입구 영역에서 유동성 막(24)이 서로 접하여 갭(22)의 입구 영역이 폐쇄될 때까지 N 사이클(N은 양의 정수) 횟수만큼 수행할 수 있다.
이어서, 유동성 막(24)의 증착 및 유동성 막(24)에 대한 플라즈마 처리를 반복한 결과로서, 갭(22) 내에 에어-갭(26)이 형성된다(160). 갭(22) 내에 에어-갭(26)이 형성된 후, 필요에 따라, 에어-갭(26)의 크기, 형상, 위치 등을 최적의 상태로 형성하기 위해 상기 사이클은 적절한 정도로 추가로 진행할 수도 있다. 원하는 에어-갭(26)이 형성된 후, 필요에 따라, 기판(20)의 표면이 노출되도록 갭(22)의 상측에 잔류하는 유동성 막(24)의 일부를 제거하는 표면 평탄화 공정을 진행할 수 있다.
도 5는 본 발명의 예시적 실시예들에 따른 에어-갭을 형성하는 방법의 공정 시퀀스를 나타내는 도면이다. 도 5는 갭 내에 에어-갭을 형성하기 위한 방법의 공정 시퀀스로서, 유동성 막의 형성 공정인 유동성 막의 증착 단계와 플라즈마 처리 단계만을 개념적으로 도시한 도면이다.
도 5를 도 2a 내지 2d 및 도 3과 함께 참조하면, 본 발명의 유동성 막(24)의 형성 공정은 시간을 나타내는 가로축을 따라 크게 증착 단계 및 플라즈마 처리 단계를 포함할 수 있다. 구체적으로 증착 단계는 도 3의 갭 내에 유동성 막을 증착하는 단계(130)에 해당할 수 있으며, 플라즈마 처리 단계는 도 3의 유동성 막에 대해 플라즈마 처리하는 단계(140)에 해당할 수 있다.
도 5를 참조하면, 증착 단계는 갭(22) 내에 유동성 막(24)을 증착하는 단계이다. 증착 단계에서는 전구체(예를 들어, 실리콘 소스)와 질소 함유 기체(예를 들어, NH3 기체)가 반응 공간 내에 함께 공급된다. 이때 실리콘 전구체 소스는 아르곤 소스 캐리어 기체에 의해 운반되며, 반응 공간 내에는, 예를 들어 아르곤 가스가 퍼지 가스로서 흐를 수 있다. 증착 단계에서는 반응 공간 내에 RF 파워가 인가되어 플라즈마 환경을 형성할 수 있다.
구체적으로, 증착 단계에서는 전구체로서 실리콘 함유 소스가 0 sccm초과 내지 약 3000 sccm, 바람직하게는 약 500 sccm 내지 약 2000 sccm의 유량으로 공급될 수 있으며, 반응물 기체로서 NH3 기체가 0 sccm 초과 내지 약 2500 sccm, 바람직하게는 약 200 sccm 내지 약 2000 sccm의 유량으로 공급될 수 있다. 증착 단계에서의 플라즈마 조건으로서, RF 파워는 0 W 초과 내지 약 500 W의 범위 내에 있으며, RF 주파수는 10MHz 내지 60 MHz 범위 내에 있을 수 있다. 증착 단계에서의 공정 압력은 약 1.0 Torr 내지 약 9.0 Torr의 범위 내에 있으며, 공정 온도는 약 0 ℃내지 약 150 ℃ 범위 내에 있을 수 있다.
한편, 플라즈마 처리 단계는 증착 단계가 종료된 후 후속 공정으로 수행된다. 즉, 동일한 반응 공간 내에서 증착 단계에서 공급되는 전구체 소스와 반응물 기체의 공급의 공급을 중단하고 이후 비활성 기체, 예를 들어 헬륨 기체를 반응 공간 내로 공급하면서 RF 파워를 인가하고 비활성 기체를 플라즈마로 활성화하면서 진행된다.
또다른 선택적 실시예에서, 증착 단계가 수행된 후, 그리고 플라즈마 처리 단계 수행 이전에 퍼지 및 펌핑 단계(purge/pumping step)가 추가될 수도 있다. 이후 플라즈마 처리 단계에서 비활성 기체, 예를 들어 헬륨 기체를 주입할 때 RF 파워를 인가하면서 플라즈마 처리 단계를 수행한다.
구체적으로, 플라즈마 처리 단계에서는 비활성 기체로서 헬륨 기체가 0 sccm초과 내지 약 3000 sccm, 바람직하게는 약 200 sccm 내지 약 2000 sccm, 더욱 바람직하게는 약 500 sccm 내지 약 1500 sccm의 범위 내의 유량으로 공급될 수 있다. 플라즈마 처리 단계에서의 플라즈마 조건으로서, RF 파워는 0 W 초과 내지 약 1500 W, 바람직하게는 약 200 내지 약 1000 W의 범위 내에 있으며, RF 주파수는 10 MHz 내지 60 MHz 범위 내에 있을 수 있다. 플라즈마 처리 단계에서의 공정 압력은 약 1.0 Torr 내지 약 9.0 Torr, 바람직하게는 약 1.0 Torr 내지 약 7.0 Torr의 범위 내에 있으며, 공정 온도는 약 0 ℃내지 약 150 ℃, 바람직하게는 약 20 ℃내지 약 100 ℃의 범위 내에 있을 수 있다. 플라즈마 처리 단계의 공정 시간은 약 0.1 초 내지 약 1800 초, 바람직하게는 약 수십 초 내지 약 수백 초 동안 진행될 수 있다.
상기 증착 단계 및 플라즈마 처리 단계의 공정 조건들을 아래의 표 1에 정리하였다.
단계 항목들 조건들
증착 기체 (sccm) 캐리어 Ar 0 to 3000
(바람직하게는 500 to 2000)
반응물 NH3 0 to 2500
(바람직하게는 200 to 2000)
전구체 0 to 3000(바람직하게는 500 to 2000)
Ar 0 to 3000
플라즈마 조건 RF 파워(W) 0 to 500
RF 주파수(MHz) 10 to 60
공정 압력 (Torr) 1.0 to 9.0
공정 온도 (℃) 0 to 150
처리(Treatment) 기체 (sccm) He 0 to 3000
(바람직하게는 200 to 2000)
플라즈마 조건 RF 파워(W) 0 to 1500
RF 주파수(MHz) 10 to 60
공정 압력 (torr) 1.0 to 9.0
공정 온도 (℃) 0 to 150
도 6은 본 발명의 예시적 실시예들에 따른 에어-갭 형성 방법의 공정 흐름도이다. 도 6을 도 2a 내지 2d, 도 3, 및 도 5와 함께 참조하여 본 발명의 예시적 실시예들에 따른 갭 내에 에어-갭을 형성하는 방법의 공정 흐름에 대해 설명한다.
먼저, 반응 공간(미도시) 내로 갭(22) 구조를 갖는 기판(20)을 제공한다(310). 반응 공간은, 예를 들어 본 발명의 예시적 실시예들에 따른 기판 처리 방법을 수행할 수 있는 반응 챔버일 수 있다. 구체적으로, 본 발명의 예시적 실시예들이 수행될 수 있는 플라즈마 반응 챔버일 수 있다. 바람직하게는, 기판(20)의 상부 표면 근방에 직접 플라즈마를 발생시킬 수 있는 다이렉트 플라즈마 반응 챔버일 수 있다.
이어서, 기판(20)이 제공되어 있는 반응 공간 내로 전구체 및 반응물 기체를 공급한다(320). 전구체로서는, 예를 들어 실리콘 함유 전구체가 사용될 수 있으며, Si 함유 전구체는, 이에 제한되지 않지만, 아미노실란 계열, 아이오드실란(iodosilane) 계열, 실리콘 할라이드(silicon halide) 계열 및 저중합체(oligomer) Si 소스를 포함할 수 있다. 반응물 기체는, 질소 함유 기체로서 예를 들어, NH3 기체가 사용될 수 있다.
이어서, 갭(22) 내에 유동성 막(24)을 증착한다(330). 유동성 막(24)은 상기 전구체 및 반응물 기체가 공급되는 반응 공간 내에 RF 파워를 인가함으로써 생성된 플라즈마 환경하에서 증착될 수 있다. 유동성 막(24)의 증착 공정의 공정 시간은 적절한 두께의 유동성 막(24)이 기판(20)의 노출된 표면 상에 형성되도록 제어될 수 있다. 상기 유동성 막(24)을 증착하는 단계(330)는 상기 반응 공간 내로 전구체 및 반응물 기체를 공급하는 단계(320)와 실질적으로 동일한 단계에서 진행된다고 할 수 있다.
이어서, 기판(20)의 표면에 증착된 유동성 막(24)에 대하여 플라즈마 처리를 수행한다(340). 상기 플라즈마 처리를 수행하는 단계는 반응 공간 내에 공급되던 전구체 및 반응물 기체의 공급을 중단한 상태에서 반응 공간 내에 비활성 기체, 예를 들어 헬륨 기체를 공급하면서 반응 공간 내에 RF 파워를 인가하여 기판(20) 위에 직접 플라즈마를 생성함으로써 수행된다.
이어서, 전구체 및 반응물 기체의 공급 단계(320), 유동성 막(24)의 증착 단계(330), 및 유동성 막(24)에 대한 플라즈마 처리 단계(340)가 미리 설정된 N 사이클(N은 양의 정수)의 횟수만큼 반복하였는지 여부를 판단한다(350). 전구체 및 반응물 기체의 공급 단계(320), 유동성 막(24)의 증착 단계(330), 및 유동성 막(24)에 대한 플라즈마 처리 단계(340)를 하나의 사이클로 정의하며, 갭(22)의 상부 영역, 즉 입구 영역에서 유동성 막(24)이 서로 접하여 갭(22)의 입구 영역이 폐쇄됨으로써 갭(22) 내에 에어-갭(26)이 충분히 형성될 때까지 반복된 횟수를 N 사이클(N은 양의 정수)로 정의한다. 만약, 공정이 N 사이클을 종료하지 않은 경우에는 유동성 막(24)의 형성 단계에 해당하는 단계들(320, 330, 및 340)을 반복한다. 미리 설정된 N 사이클의 공정이 종료되면, 갭(22)의 상부에 잔류하는 유동성 막(24)을 제거하는 기판 표면의 평탄화 공정을 수행한다(360). 일 실시예에서 상기 증착 단계(320, 330)의 공정 시간과 상기 플라즈마 처리 단계(S340)의 공정 시간의 비는 약 1　:1 내지 약 100　: 1 일 수 있다.
다음으로, 도 2d에 도시된 에어-갭(26)의 크기, 형상, 위치 등의 조절에 대해서 공정 조건들과 관련하여 설명한다.
도 2b를 참조하면서 전술한 바와 같이, 본 발명은 유동성 막(24)의 유동성 특성에 의해 유동성 막(24)은 갭(22)의 상부 영역으로부터 갭(22)의 하부 영역으로 흘러내릴 수 있지만, 유동성 막(24)의 증착 단계에 이어지는 유동성 막(24)에 대한 플라즈마 처리 단계를 수행함으로써 유동성 막(24)이 갭(22)의 하부 영역으로 흘러내리는 정도를 제어할 수 있다.
구체적으로, 임의의 두께만큼 유동성 막(24)이 형성된 후, 유동성 막(24)에 대하여 본 발명에 따른 플라즈마 처리를 수행하면, 유동성 막(24)의 유동성(flowability)을 열화시킬 수 있다. 즉, 도 2b에 개념적으로 도시한 바와 같이, 전술한 증착 단계에서 기판(20)의 노출된 표면 상에 형성된 유동성 막(24)에 대하여 본 발명의 예시적 실시예들에 따른 다이렉트 플라즈마 처리를 수행하면, 특히 종횡비가 매우 큰 갭(22)에서 갭(22)의 하부 영역에 비하여 갭의 상부 영역에 증착된 유동성 막(24)이 플라즈마의 영향을 더 크게 받게 되며, 그 결과 갭(22)의 하부 영역에 증착되는 유동성 막(24)보다 갭(22)의 상부 영역에 증착된 유동성 막(24)의 유동성이 더욱 열화되어, 그 유동도가 더욱 작아지게 된다. 그 결과, 도 2b에 도시된 바와 같이, 갭(22)의 상부 영역에 증착되는 유동성 막(24)이 갭(22)의 하부 영역으로 흘러내리는 정도가 감소함에 따라 갭(22)의 상부 영역, 즉 갭(22)의 입구 영역에 증착되는 유동성 막(24)의 두께가 커지게 된다. 따라서, 본 발명의 예시적 실시예들에 따라 유동성 막(24)의 증착과 유동성 막(24)에 대한 플라즈마 처리를 반복함에 따라, 갭(22)의 상부 영역이 유동성 막(24)에 의해 먼저 폐쇄되면서 갭(22) 내에 에어-갭(26)을 형성할 수 있다.
한편, 본 출원의 발명자들은 유동성 막(24)에 대한 플라즈마 처리 단계에서 공정 조건들의 일부를 조절하여 유동성 막(24)의 유동도를 제어할 수 있다는 것을 알게 되었다. 특히, 유동성 막(24)에 대한 플라즈마 처리 단계에서 반응 공간 내에 인가되는 RF 파워를 크게 할수록 유동성 막(24)의 유동성이 더욱 열화되어 유동도가 감소된다. 구체적으로, 본 발명의 예시적 실시예들에서 유동성 막(24)에 대한 플라즈마 처리 단계에서 반응 공간 내에 인가되는 RF 파워는 0 W 초과 내지 약 1500 W, 바람직하게는 약 200 W 내지 약 1000 W의 범위 내에서 조절될 수 있다([표 1] 참조).
본 발명의 예시적 실시예들에 따라 유동성 막(24)에 대한 플라즈마 처리 단계에서 반응 공간 내에 인가되는 RF 파워의 범위 내에서, 기준이 되는 특정의 RF 파워를 기준(reference) RF 파워라고 가정하고, 플라즈마 처리 공정 동안에 기준 RF 파워가 일정하게 인가될 경우 갭(22) 내에 형성된 에어-갭(26)의 치수들(예를 들어, Hb, H0, Ht, WO)이 도 2d에 도시되어 있다고 가정한다.
만약 기준 RF 파워를 예를 들어 500 W로 가정할 경우, 반응 공간 내에 인가되는 RF 파워가 500 W보다 커질수록(예를 들어, 800 W) 유동성 막(24)의 유동도는 작아지고, RF 파워가 500 W보다 작아질수록(예를 들어, 300 W) 유동성 막(24)의 유동도는 커지게 된다. 따라서, 동일한 공정 시간 동안에, RF 파워를 기준 RF 파워보다 크게 함에 따라 갭(22)의 상부 영역에 형성된 유동성 막(24)의 유동도가 기준 RF 파워를 인가한 경우에 비하여 더욱 감소하여 갭(22)의 상부 영역이 상대적으로 빠르게 폐쇄된다. 이는 결과적으로, 갭(22) 내의 에어-갭(26)의 크기가 커지는 결과가 될 수 있다.
즉, 도 2d에 표시된 바를 참조하여 설명하면, 갭(22)의 상부 영역이 상대적으로 빠르게 폐쇄됨에 따라 갭(22)의 하부 표면에서 에어-갭(26)의 하단까지의 높이 Hb 및 갭(22)의 상부 표면에서 에어-갭(26)의 상단까지의 높이 Ht가 모두 작아지게 되어, 에어-갭(26)의 수직 높이 H0가 커지게 된다. 또한, 갭(22)의 상부 영역이 빠르게 폐쇄됨에 따라, 갭(22)의 측벽에서의 유동성 막(24)의 증착도 충분하지 않아, 증착되는 유동성 막(24)의 증착 두께도 작아지게 되어, 결과적으로 에어-갭(26)의 폭 W0도 커지게 된다. 따라서, 동일한 공정 시간 조건 하에서, RF 파워를 기준 RF 파워보다 크게 함에 따라 갭(22)의 상부 영역이 상대적으로 빠르게 폐쇄되고, 결과적으로 에어-갭(26)의 수직 높이 H0 및 폭 W0가 증가하여 에어-갭(26)의 크기, 즉 부피가 증가한다.
반면에, 동일한 공정 시간 조건 하에서, RF 파워를 기준 RF 파워보다 작게 하면, 갭(22)의 상부 영역에 형성된 유동성 막(24)의 유동도가 기준 RF 파워를 인가한 경우에 비하여 더욱 증가하여 갭(22)의 상부 영역이 상대적으로 느리게 폐쇄된다. 갭(22)의 상부 영역이 상대적으로 느리게 폐쇄됨에 따라, 도 2d에서 높이 Hb 및 높이 Ht가 모두 커지게 되어, 에어-갭(26)의 수직 높이 H0가 작아지게 된다. 또한, 갭(22)의 측벽에서의 유동성 막(24)이 충분한 두께로 증착되어, 에어-갭(26)의 수평 폭 W0도 작아지게 된다. 따라서, 동일한 공정 시간 조건 하에서, RF 파워를 기준 RF 파워보다 작게 함에 따라 갭(22)의 상부 영역이 상대적으로 느리게 폐쇄되고, 결과적으로 에어-갭(26)의 수직 높이 H0 및 폭 W0가 감소하여 에어-갭(26)의 크기, 즉 부피가 감소한다.
한편, 본 발명의 예시적 실시예들에 따른 플라즈마 처리 단계에서 반응 공간에 RF 파워를 변화시키면서 인가할 수 있다. 예를 들어, 본 발명에 따른 플라즈마 처리 공정 동안에 RF 파워를 선형적으로 또는 비선형적으로 증가 또는 감소시킬 수 있다. 일부 실시예들에서, 제1 플라즈마 처리 단계에서의 제1 RF 파워를 기준 RF 파워보다 크게 유지하다가 제2 플라즈마 처리 단계에서의 제2 RF 파워를 기준 RF 파워보다 작게 유지할 수 있다. 반대로 제1 플라즈마 처리 단계에서 제1 RF 파워를 기준 RF 파워보다 작게 유지하다가 제2 플라즈마 처리 단계에서 제2 RF 파워를 기준 RF 파워보다 크게 유지할 수 있다. 예를 들어, 플라즈마 처리 공정 시간 동안에 RF 파워를 기준 RF 파워보다 작게 일정 시간 동안 유지하다가, 기준 RF 파워보다 크게 유지하는 경우, RF 파워가 작게 유지되는 동안에는 갭(22)의 하부 영역에 상대적으로 좀 더 많은 양의 유동성 막(24)이 형성될 수 있다. 이 경우에는, 도 2d에 도시된 높이 Hb가 커지게 될 것이다. 즉, 갭(22) 내에서 에어-갭(26)의 하단의 위치가 높아질 수 있다. 반대로, 플라즈마 처리 공정 시간 동안에 RF 파워를 기준 RF 파워보다 크게 일정 시간 동안 유지하다가, 기준 RF 파워보다 작게 유지하는 경우, RF 파워가 크게 유지되는 동안에는 갭(22)의 하부 영역에 상대적으로 더 적은 양의 유동성 막(24)이 형성될 수 있다. 이 경우에는, 도 2d에 도시된 높이 Hb가 작아지게 될 것이다. 즉, 갭(22) 내에서 에어-갭(26)의 하단의 위치가 낮아질 수 있다.
또한, 기준 RF 파워 대비 인가되는 RF 파워를 크게 또는 작게 유지하면서 플라즈마 처리 단계를 수행함에 따라 도 2d에 도시된 높이 Ht를 조절할 수 있다. 즉, RF 파워를 기준 RF 파워보다 상대적으로 높게 유지하는 경우 Ht는 작게 될 수 있으며(즉, 갭(22) 내에서 에어-갭(26)의 상단의 위치가 높아질 수 있다), 반대로 RF 파워를 기준 RF 파워보다 상대적으로 낮게 유지하는 경우 Ht는 크게 될 수 있다(즉, 갭(22) 내에서 에어-갭(26)의 상단의 위치가 낮아질 수 있다).
이상으로부터, 동일한 공정 시간이라는 조건 하에서 유동성 막(24)에 대하여 플라즈마 처리를 수행하는 경우 RF 파워를 상대적으로 조절함으로써, 갭의 각 위치별로 라디칼 기반 반응(radical-based reaction)을 제어할 수 있고 에어-갭(26)의 크기(예를 들어, 높이 H0, 폭 WO, 또는 에어-갭의 부피), 형상(예를 들어, 에어-갭(26)의 높이 대 폭의 비), 또는 수직 위치(예를 들어, 갭(22) 내의 에어-갭의 수직 위치)등을 제어할 수 있다.
한편, 절연막에서 낮은 유전 상수를 갖는 에어-갭이 차지하는 부피 비율이 클수록 반도체 소자에서의 RC 지연을 감소시키게 되어 신호 전달의 속도를 빠르게 할 수 있지만, 반도체 소자에서 절연막의 절연 특성을 유지하기 위해서는 절연 파괴의 발생도 방지할 필요가 있다. 따라서, 반도체 소자 등에서 절연막의 절연 특성을 유지하면서도 신호 전달 속도를 빠르게 하기 위해 갭 내에서 에어-갭이 차지하는 크기, 예를 들어 부피 비율을 RF 파워의 강도를 최적화함으로써 제어할 수 있다.
도 4는 본 발명의 다른 예시적 실시예들에 따라, 갭 내에 에어-갭을 형성하는 과정(200)을 도시하는 플로우차트이다. 본 발명의 다른 예시적 실시예들에 따른 갭 내에 에어-갭을 형성하는 과정은 유동성 막의 증착 단계를 제1 증착 단계 및 제2 증착 단계로, 유동성 막에 대한 플라즈마 처리 단계를 제1 플라즈마 처리 단계 및 제2 플라즈마 처리 단계로 구분한 것을 제외하면, 도 3의 에어-갭 형성 과정과 동일하다. 도 3에 대한 설명과 중복되는 설명은 가급적 생략한다. 또한, 설명의 편의를 위해 도 2a 내지 2d를 참조하여 설명한다.
먼저, 반응 공간(미도시) 내로 갭(22) 구조를 갖는 기판(20)을 제공한다(210). 반응 공간은, 예를 들어 기판(20)의 상부 표면 근방에 직접 플라즈마를 발생시킬 수 있는 다이렉트 플라즈마 반응 챔버일 수 있다.
이어서, 기판(20)이 제공되어 있는 반응 공간 내로 전구체 및 반응물 기체를 공급한다(220). 전구체로서는, 예를 들어 실리콘을 함유하는 전구체가 사용될 수 있다. 일부 실시예에서는, 실리콘을 함유하는 전구체로서 아미노실란 계열, 아이오드실란(iodosilane) 계열, 및 실리콘 할라이드(silicon halide) 계열 및 저중합체(oligomer) Si 소스 중 적어도 하나를 사용할 수 있다. 반응물 기체는, 예를 들어 질소 함유 기체로서, 예를 들어 NH3 기체가 사용될 수 있다.
이어서, 제1 증착 공정 조건(예를 들어, 제1 증착 RF 파워, 제1 증착 공정 압력, 제1 증착 공정 온도, 제1 증착 공정 가스 등) 하에서 갭(22) 내에 유동성 막(24)을 제1 증착한다(230). 유동성 막(24)은 상기 전구체 및 반응물 기체가 공급되는 반응 공간 내에 제1 증착 RF 파워를 인가함으로써 생성된 플라즈마 환경하에서 증착될 수 있다. 유동성 막(24)의 제1 증착 공정의 공정 시간은 적절한 두께의 유동성 막(24)이 기판(20)의 노출된 표면 상에 형성되도록 제어될 수 있다. 상기 유동성 막(24)을 제1 증착하는 단계는 상기 반응 공간 내로 전구체 및 반응물 기체를 공급하는 단계와 실질적으로 동일한 단계에서 진행된다고 할 수 있다.
이어서, 제1 플라즈마 처리 공정 조건(예를 들어, 제1 플라즈마 처리 RF 파워, 제1 플라즈마 처리 공정 압력, 제1 플라즈마 처리 공정 온도, 제1 플라즈마 처리 가스 등) 하에서 기판(20)의 표면에 증착된 유동성 막(24)에 대하여 제1 플라즈마 처리를 수행한다(240). 상기 제1 플라즈마 처리를 수행하는 단계는 반응 공간 내에 공급되던 전구체 및 반응물 기체의 공급을 중단한 상태에서 반응 공간 내에 비활성 기체, 예를 들어 헬륨 기체를 공급하면서 반응 공간 내에 제1 플라즈마 처리 RF 파워를 인가하여 기판(20) 위에 직접 플라즈마를 생성함으로써 수행된다.
이어서, 제2 증착 공정 조건(예를 들어, 제2 증착 RF 파워, 제2 증착 공정 압력, 제2 증착 공정 온도, 제2 증착 공정 가스 등) 하에서 갭(22) 내에 유동성 막(24)을 제2 증착한다(235). 유동성 막(24)은 상기 전구체 및 반응물 기체가 공급되는 반응 공간 내에 제2 증착 RF 파워를 인가함으로써 생성된 플라즈마 환경하에서 증착될 수 있다. 예를 들어, 제2 증착 공정 조건들은 제1 증착 공정 조건들과 동일한 것이 동일성 유지라는 측면에서 바람직하지만, 일부 공정 조건들이 달라질 수 있음을 배제하지는 않는다. 상기 유동성 막(24)을 제2 증착하는 단계도 제1 증착하는 단계와 마찬가지로 상기 반응 공간 내로 전구체 및 반응물 기체를 공급하는 단계와 실질적으로 동일한 단계에서 진행된다고 할 수 있다.
이어서, 제2 플라즈마 처리 공정 조건(예를 들어, 제2 플라즈마 처리 RF 파워, 제2 플라즈마 처리 공정 압력, 제2 플라즈마 처리 공정 온도, 제2 플라즈마 처리 가스 등) 하에서 기판(20)의 표면에 증착된 유동성 막(24)에 대하여 제2 플라즈마 처리를 수행한다(245). 상기 제2 플라즈마 처리 공정 조건들은 상기 제1 플라즈마 처리 공정 조건들과 상이할 수 있다. 예를 들어, 전술한 바와 같이 갭(22) 내에 형성되는 에어-갭(26)의 크기, 형상, 수직 위치들을 제어하기 위해 제2 플라즈마 처리 RF 파워는, 필요에 따라 제1 플라즈마 처리 RF 파워와 동일하거나, 제1 플라즈마 처리 RF 파워 보다 크거나 작을 수 있다. 제2 플라즈마 처리 공정 압력, 제2 플라즈마 처리 공정 온도, 제2 플라즈마 처리 가스 등도 각각 제1 플라즈마 처리 공정 압력, 제1 플라즈마 처리 공정 온도, 제1 플라즈마 처리 가스 등과 동일하거나 상이할 수 있다.
이어서, 제1 증착, 제1 플라즈마 처리, 제2 증착 및 제2 플라즈마 처리를 반복한 결과로서, 갭(22) 내에 에어-갭(26)이 형성된다(260). 원하는 에어-갭(26)이 형성된 후, 필요에 따라, 기판(20)의 표면이 노출되도록 갭(22)의 상측에 잔류하는 유동성 막(24)의 일부를 제거하는 표면 평탄화 공정을 진행할 수 있다.
한편, 제1 증착 공정 조건과 제2 증착 공정 조건이 동일하고, 제1 플라즈마 처리 공정 조건과 제2 플라즈마 처리 공정 조건이 동일한 경우, 도 4의 에어-갭을 형성하는 과정은 도 3의 에어-갭을 형성하는 과정과 동일하다고 할 수 있다.
도 7은 본 발명의 다른 예시적 실시예들에 따른 기판 처리 방법의 공정 흐름도이다. 도 7에 도시된 본 발명의 예시적 실시예들에 따른 기판 처리 방법의 공정 흐름도는 도 5의 에어-갭의 형성 과정을 도시한 플로우차트를 반영한 것이다. 도 7을 도 2a 내지 2d, 도 4, 및 도 5와 함께 참조하여 본 발명의 예시적 실시예들에 따른 갭 내에 에어-갭을 형성하는 기판 처리 방법의 공정 흐름에 대해 설명한다.
먼저, 반응 공간(미도시) 내로 갭(22) 구조를 갖는 기판(20)을 제공한다(410). 반응 공간은, 예를 들어 기판(20)의 상부 표면 근방에 직접 플라즈마를 발생시킬 수 있는 다이렉트 플라즈마 반응 챔버일 수 있다.
이어서, 기판(20)이 제공되어 있는 반응 공간 내로 전구체 및 반응물 기체를 공급한다(420). 전구체로서는, 예를 들어 실리콘 함유 전구체가 사용될 수 있다. 일부 실시예에서는, 실리콘 함유 전구체는 아미노실란 계열, 아이오드실란(iodosilane) 계열, 및 실리콘 할라이드(silicon halide) 계열 및 저중합체(oligomer) Si 소스 중 적어도 하나가 사용될 수 있다. 반응물 기체는, 예를 들어 질소 함유 기체가 사용될 수 있다. 예를 들어 NH3 기체가 사용될 수 있다.
이어서, 갭(22) 내에 유동성 막(24)을 제1 증착한다(430). 유동성 막(24)은 상기 전구체 및 반응물 기체가 공급되는 반응 공간 내에 제1 증착 RF 파워를 인가함으로써 생성된 플라즈마 환경하에서 증착될 수 있다. 유동성 막(24)의 증착 공정의 공정 시간은 적절한 두께의 유동성 막(24)이 기판(20)의 노출된 표면 상에 형성되도록 제어될 수 있다. 상기 유동성 막(24)을 증착하는 단계(430)는 상기 반응 공간 내로 전구체 및 반응물 기체를 공급하는 단계(420)와 실질적으로 동일한 단계에서 진행된다고 할 수 있다.
이어서, 기판(20)의 표면에 증착된 유동성 막(24)에 대하여 제1 플라즈마 처리를 수행한다(440). 상기 플라즈마 처리를 수행하는 단계는 반응 공간 내에 공급되던 전구체 및 반응물 기체의 공급을 중단한 상태에서 반응 공간 내에 비활성 기체, 예를 들어 헬륨 기체를 공급하면서 반응 공간 내에 RF 파워를 인가하여 기판(20) 위에 직접 플라즈마를 생성함으로써 수행된다.
이어서, 전구체 및 반응물 기체의 공급 단계(420), 유동성 막(24)의 제1 증착 단계(430), 및 유동성 막(24)에 대한 제1 플라즈마 처리 단계(440)가 미리 설정된 M 사이클(M은 양의 정수)의 횟수만큼 반복하였는지 여부를 판단한다(450). 전구체 및 반응물 기체의 공급 단계(420), 유동성 막(24)의 증착 단계(430), 및 유동성 막(24)에 대한 플라즈마 처리 단계(440)를 하나의 사이클로 정의하며, 갭(22)의 상부 영역, 즉 입구 영역에서 유동성 막(24)이 서로 접하여 갭(22)의 입구 영역이 폐쇄되기 전에 종료한다.
이어서, 미리 설정된 M 사이클이 종료되면, 기판(20)이 제공되어 있는 반응 공간 내로 전구체 및 반응물 기체를 공급한다(425).
이어서, 갭(22) 내에 유동성 막(24)을 제2 증착한다(435). 제2 증착의 공정 조건들(예를 들어, 제2 증착 RF 파워, 제2 증착 공정 압력, 제2 증착 공정 온도, 제2 증착 공정 가스 등)은 제1 증착의 공정 조건들(예를 들어, 제1 증착 RF 파워, 제1 증착 공정 압력, 제1 증착 공정 온도, 제1 증착 공정 가스 등)과 동일한 것이 동일성 유지라는 측면에서 바람직하지만, 일부 공정 조건들이 달라질 수 있음을 배제하지는 않는다. 상기 유동성 막(24)을 증착하는 단계(435)는 상기 반응 공간 내로 전구체 및 반응물 기체를 공급하는 단계(425)와 실질적으로 동일한 단계에서 진행된다고 할 수 있다.
이어서, 기판(20)의 표면에 증착된 유동성 막(24)에 대하여 제2 플라즈마 처리를 수행한다(445). 상기 플라즈마 처리를 수행하는 단계는 반응 공간 내에 공급되던 전구체 및 반응물 기체의 공급을 중단한 상태에서 반응 공간 내에 비활성 기체, 예를 들어 헬륨 기체를 공급하면서 반응 공간 내에 RF 파워를 인가하여 기판(20) 위에 직접 플라즈마를 생성함으로써 수행된다. 제2 플라즈마 처리 공정 조건들(예를 들어, 제2 플라즈마 처리 RF 파워, 제2 플라즈마 처리 공정 압력, 제2 플라즈마 처리 공정 온도, 제2 플라즈마 처리 가스 등)은 상기 제1 플라즈마 처리 공정 조건들(예를 들어, 제1 플라즈마 처리 RF 파워, 제1 플라즈마 처리 공정 압력, 제1 플라즈마 처리 공정 온도, 제1 플라즈마 처리 가스 등)과 동일하거나 상이할 수 있다. 예를 들어, 전술한 바와 같이 갭(22) 내에 형성되는 에어-갭(26)의 크기, 형상, 수직 위치들을 제어하기 위해 제2 플라즈마 처리 RF 파워는, 필요에 따라 제1 플라즈마 처리 RF 파워와 동일하거나, 제1 플라즈마 처리 RF 파워 보다 크거나 작을 수 있다.
이어서, 전구체 및 반응물 기체의 공급 단계(425), 유동성 막(24)의 제2 증착 단계(435), 및 유동성 막(24)에 대한 제2 플라즈마 처리 단계(445)가 미리 설정된 N 사이클(N은 양의 정수)의 횟수만큼 반복하였는지 여부를 판단한다(455). 전구체 및 반응물 기체의 공급 단계(425), 유동성 막(24)의 제2 증착 단계(435), 및 유동성 막(24)에 대한 제2 플라즈마 처리 단계(445)를 하나의 사이클로 정의하며, 갭(22)의 상부 영역, 즉 입구 영역에서 유동성 막(24)이 서로 접하여 갭(22)의 입구 영역이 폐쇄될 때까지 N 사이클은 반복된다.
한편, 예를 들어 에어-갭의 크기, 형상, 수직 위치들을 제어하기 위해, 필요에 따라, N 사이클은 갭(22)의 입구 영역에 폐쇄되기 전에 종료한 후, M 사이클을 다시 반복할 수도 있다. 미리 설정된 N 사이클의 공정이 종료되면, 갭(22)의 상부에 잔류하는 유동성 막(24)을 제거하는 기판 표면의 평탄화 공정을 수행한다(460).
또다른 선택적 실시예에서 제 1 증착 단계(420, 430) 및 제 1 플라즈마 처리 단계(440)에서는 갭의 입구 영역이 닫히기 전, 일정 폭을 달성할 때까지 유동성 갭필 공정을 진행하고 이후 제 2 증착 단계(425, 435) 및 제 2 플라즈마 처리 단계(445) 단계에서 갭의 입구 영역이 완전히 닫히도록 유동성 갭필 공정을 진행할 수 있다. 따라서 보다 정밀한 형상의 에어-갭을 형성하기 위해 갭의 입구 영역에서 증착 및 플라즈마 처리를 정밀하게 제어할 수 있다.
도 8은 본 발명의 예시적 실시예들에 따른 에어-갭 형성 방법의 결과물과 비교하기 위한 TEM 사진이다. 도 9는 본 발명의 예시적 실시예들에 따른 에어-갭 형성 방법의 결과물과 비교하기 위한 다른 TEM 사진이다. 도 10은 본 발명의 예시적 실시예들에 따른 에어-갭 형성 방법의 결과물의 TEM 사진이다. 도 8 및 도 9의 TEM 사진들은 도 10에 나타난 본 발명의 예시적 실시예들에 따라 형성된 에어-갭과 비교하기 위한 비교예 사진들이다.
도 8, 도 9 및 도 10은 모두 1:25의 높은 종횡비를 갖는 깊이 약 2.5 ㎛의 트렌치 패턴에 대하여 테스트를 진행한 결과들이다. 도 8의 경우 및 도 9의 경우 모두 유동성 막 증착 단계만을 수행한 결과로서, 본 발명의 유동성 막에 대한 플라즈마 처리 단계를 수행하지 않은 것이다.
도 8은 수백 초 동안 유동성 막 증착 단계를 수행한 결과로서, 트렌치 패턴의 측벽에 약 20 nm 이하 두께의 얇은 박막이 증착되고, 패턴의 하부에는 동일 시간에 약 500 nm 두께의 박막이 충전되며, 트렌치 사이의 패턴 구조물 위에는 약 100 nm 이하 두께의 박막이 증착된 것을 보여준다.
도 9는 장시간, 예를 들어 도 8의 수 배의 시간 동안 증착 단계를 계속한 결과로서, 공정 시간의 증가에 따라 트렌치 패턴 내에 보이드(void)의 발생없이 다공성의 유동성 막이 갭필된 것을 보여준다. 도 9에 도시된 바와 같이, 유동성 막을 형성하기 위한 시간이 길어지더라도 갭의 입구가 여전히 폐쇄되지 않는다.
도 10은 본 발명의 예시적 실시예들에 따라, 유동성 막의 증착과 함께 유동성 막에 대한 헬륨 플라즈마 처리를 수행한 결과로서, 헬륨 다이렉트 플라즈마 처리에 의해 상부 영역의 유동성 막을 치밀화(densification)하면서 유동성 막의 유동도를 열화시킴으로써, 유동성 막이 패턴 아래로 흘러내리지 못하고, 패턴의 상부 측에 주로 증착되고, 패턴의 측벽과 하부에는 유동성 막이 매우 얇게 형성된 결과, 공정의 진행에 따라 트렌치 패턴의 상부 측이 폐쇄되면서 트렌치 내부에 에어-갭이 형성된 것을 보여준다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 명세서에서 기술되는 실시예들은 단지 설명적인 의미에서 고려되어야 하며 한정적이 아닌 것으로 이해되어야 한다. 각각의 실시예 내의 특징 또는 양태에 대한 설명은 일반적으로 다른 실시예의 다른 유사한 특징 또는 양태에 대해 이용 가능한 것으로 간주되어야 한다. 도면을 참조하여 하나 이상의 실시예를 설명하였지만, 본 발명의 사상 및 범위를 벗어나지 않는 범위 내에서 형태 및 세부사항의 다양한 변경이 이루어질 수 있음은 당업자에게 자명할 것이다.

Claims (25)

  1. 표면에 갭이 형성된 기판을 반응 공간 내에 제공하는 단계;
    상기 반응 공간 내에 전구체 및 반응물 기체를 공급하면서, 상기 기판의 상기 갭 내에 유동성 막을 증착하는 제1 증착 단계;
    상기 갭의 하부 영역에서의 상기 유동성 막의 유동도(flowability)와 상기 갭의 상부 영역에서의 상기 유동성 막의 유동도가 서로 상이하도록 상기 유동성 막에 대해 플라즈마 처리하는 제1 플라즈마 처리 단계;
    상기 반응 공간 내에 전구체 및 반응물 기체를 공급하면서, 상기 기판의 상기 갭 내에 유동성 막을 증착하는 제2 증착 단계;
    상기 갭의 하부 영역에서의 상기 유동성 막의 유동도와 상기 갭의 상부 영역에서의 상기 유동성 막의 유동도가 서로 상이하도록 상기 유동성 막에 대해 플라즈마 처리하는 제2 플라즈마 처리 단계; 및
    상기 제1 증착 단계, 상기 제1 플라즈마 처리 단계, 상기 제2 증착 단계 및 상기 제2 플라즈마 처리 단계를 반복하여, 상기 갭 내에 에어-갭을 형성하는 단계;를 포함하는 기판 처리 방법.
  2. 청구항 1에 있어서,
    상기 제1 플라즈마 처리 단계 및 상기 제2 플라즈마 처리 단계는 동일한 공정 조건들 하에서 수행되는 것을 특징으로 하는 기판 처리 방법.
  3. 청구항 1에 있어서,
    상기 제1 플라즈마 처리 단계 및 상기 제2 플라즈마 처리 단계 중의 적어도 하나는 상기 갭의 상기 하부 영역에 비하여 상기 갭의 상기 상부 영역에서의 상기 유동성 막의 유동도가 감소하도록 처리하는 것을 특징으로 하는 기판 처리 방법.
  4. 청구항 1에 있어서,
    상기 제1 플라즈마 처리 단계 및 상기 제2 플라즈마 처리 단계는 모두 상기 갭의 상기 하부 영역에 비하여 상기 갭의 상기 상부 영역에서의 상기 유동성 막의 유동도가 감소하도록 처리되며, 상기 제1 플라즈마 처리 단계에 비하여 상기 제2 플라즈마 처리 단계에서의 상기 갭의 상기 상부 영역에서의 상기 유동성 막의 유동도 감소 정도가 더 큰 것을 특징으로 하는 기판 처리 방법.
  5. 청구항 4에 있어서,
    상기 제2 플라즈마 처리 단계에서 상기 반응 공간 내에 인가되는 제2 RF 파워가 상기 제1 플라즈마 처리 단계에서 상기 반응 공간 내에 인가되는 제1 RF 파워보다 크게 하는 것을 특징으로 하는 기판 처리 방법.
  6. 청구항 1에 있어서,
    상기 제1 플라즈마 처리 단계 및 상기 제2 플라즈마 처리 단계는 모두 상기 갭의 상기 하부 영역에 비하여 상기 갭의 상기 상부 영역에서의 상기 유동성 막의 유동도가 감소하도록 처리되며, 상기 제1 플라즈마 처리 단계에 비하여 상기 제2 플라즈마 처리 단계에서의 상기 갭의 상기 상부 영역에서의 상기 유동성 막의 유동도 감소 정도가 더 작은 것을 특징으로 하는 기판 처리 방법.
  7. 청구항 6에 있어서,
    상기 제2 플라즈마 처리 단계에서 상기 반응 공간 내에 인가되는 제2 RF 파워가 상기 제1 플라즈마 처리 단계에서 상기 반응 공간 내에 인가되는 제1 RF 파워보다 작게 하는 것을 특징으로 하는 기판 처리 방법.
  8. 청구항 1에 있어서,
    상기 제1 플라즈마 처리 단계 및 상기 제2 플라즈마 처리 단계는 상기 반응 공간 내에 불활성 기체를 공급하면서 다이렉트(direct) 플라즈마 처리를 수행되는 것임을 특징으로 하는 기판 처리 방법.
  9. 청구항 1에 있어서,
    상기 반응 공간 내에 공급되는 전구체는 실리콘 함유 전구체를 포함하며, 상기 반응물 기체는 질소 함유 기체를 포함하는 것을 특징으로 하는 기판 처리 방법.
  10. 청구항 1에 있어서,
    상기 유동성 막을 증착하는 상기 제1 증착 단계 및 상기 제2 증착 단계는 0℃ 내지 150℃ 사이의 공정 온도에서 수행되는 것을 특징으로 하는 기판 처리 방법.
  11. 청구항 1에 있어서,
    상기 제1 증착 단계, 상기 제1 플라즈마 처리 단계, 상기 제2 증착 단계, 및 상기 제2 플라즈마 처리 단계는 연속적으로 수행되는 것을 특징으로 하는 기판 처리 방법.
  12. 청구항 1에 있어서,
    상기 제1 증착 단계 및 상기 제1 플라즈마 처리 단계를 연속적으로 M 사이클(M은 양의 정수) 수행한 후, 상기 제2 증착 단계 및 상기 제2 플라즈마 처리 단계를 연속적으로 N 사이클(N은 양의 정수) 수행되는 것을 특징으로 하는 기판 처리 방법.
  13. 표면에 갭이 형성된 기판을 반응 공간 내에 제공하는 단계;
    상기 반응 공간 내에 전구체 및 반응물 기체를 공급하면서, 상기 기판의 상기 갭 내에 유동성 막을 증착하는 단계;
    상기 갭의 하부 영역에 비하여 상기 갭의 상부 영역에서의 상기 유동성 막의 유동도(flowability)가 감소하도록 상기 유동성 막에 대해 플라즈마 처리하는 단계; 및
    상기 유동성 막을 증착하는 단계 및 상기 유동성 막에 대해 플라즈마 처리하는 단계를 반복하여, 상기 갭 내에 에어-갭을 형성하는 단계;를 포함하는 기판 처리 방법.
  14. 청구항 13에 있어서,
    상기 플라즈마 처리 단계에서, 기준 RF 파워 대비 상기 반응 공간 내에 인가되는 RF 파워의 크기를 조절하여 상기 갭 내의 상기 에어-갭의 수직 위치를 조절하는 것을 특징으로 하는 기판 처리 방법.
  15. 청구항 14에 있어서,
    상기 플라즈마 처리 단계에서, 기준 RF 파워 대비 상기 반응 공간 내에 인가되는 RF 파워의 크기를 조절하여 상기 갭의 상부면으로부터 상기 에어-갭의 상단 사이의 높이를 조절하는 것을 특징으로 하는 기판 처리 방법.
  16. 청구항 14에 있어서,
    상기 플라즈마 처리 단계에서, 기준 RF 파워 대비 상기 반응 공간 내에 인가되는 RF 파워의 강도를 조절하여, 상기 갭의 상기 하부면으로부터 상기 에어-갭의 상기 하단 사이의 높이를 조절하는 것을 특징으로 하는 기판 처리 방법.
  17. 청구항 13에 있어서,
    상기 플라즈마 처리 단계에서, 기준 RF 파워 대비 상기 반응 공간 내에 인가되는 RF 파워의 강도를 조절하여 상기 갭 내의 상기 에어-갭의 폭을 조절하는 것을 특징으로 하는 기판 처리 방법.
  18. 청구항 13에 있어서,
    상기 플라즈마 처리 단계에서 상기 반응 공간 내에 인가되는 RF 파워는 200 W 내지 1000 W의 범위 내에 있는 것을 특징으로 하는 기판 처리 방법.
  19. 청구항 13에 있어서,
    상기 증착 단계의 공정 시간 대 상기 플라즈마 처리 단계의 공정 시간의 비는 1 : 1 내지 100 : 1 사이인 것을 특징으로 하는 기판 처리 방법.
  20. 청구항 13에 있어서,
    상기 유동성 막을 증착하는 단계 및 상기 플라즈마 처리 단계는 0℃ 내지 150℃ 사이의 공정 온도에서 수행되는 것을 특징으로 하는 기판 처리 방법.
  21. 청구항 9에 있어서,
    상기 실리콘 함유 전구체는 아미노실란 계열, 아이오드실란(iodosilane) 계열, 실리콘 할라이드(silicon halide) 계열 및 저중합체(oligomer) Si 소스 중 적어도 하나, 혹은 그 혼합물 중의 적어도 하나를 포함하는 것을 특징으로 하는 기판 처리 방법.
  22. 청구항 21 있어서,
    상기 실리콘 함유 전구체는 TSA, (SiH3)3N; DSO, (SiH3)2; DSMA, (SiH3)2NMe; DSEA, (SiH3)2NEt; DSIPA, (SiH3)2N(iPr); DSTBA, (SiH3)2N(tBu); DEAS, SiH3NEt2; DTBAS, SiH3N(tBu)2; BDEAS, SiH2(NEt2)2; BDMAS, SiH2(NMe2)2; BTBAS, SiH2(NHtBu)2; BITS, SiH2(NHSiMe3)2; DIPAS, SiH3N(iPr)2; TEOS, Si(OEt)4; SiCl4; HCD, Si2Cl6; 3DMAS, SiH(N(Me)2)3; BEMAS, SiH2[N(Et)(Me)]2; AHEAD, Si2(NHEt)6; TEAS, Si(NHEt)4; Si3H8 ; DCS, SiH2Cl2; SiHI3; SiH2I2; Dimer-trisilylamine ; Trimer-trisilylamine ; Tetramer-trisilylamine ; Pentamer-trisilylamine ; Hexamer-trisilylamine ; Heptamer-trisilylamine ; Octamer-trisilylamine, 중의 적어도 하나, 또는 그 유도체들 중의 적어도 하나 또는 그 혼합물들 중의 적어도 하나를 포함하는 것을 특징으로 하는 기판 처리 방법.
  23. 청구항 9에 있어서,
    상기 질소 함유 기체는 N2, N2O, NO2, NH3, N2H2, N2H4, 이들의 라디칼 중의 적어도 하나, 혹은 이들의 혼합물로부터 선택되는 적어도 하나인 것을 특징으로 하는 기판 처리 방법.
  24. 청구항 1에 있어서,
    상기 제 1 증착 단계 이후 및 상기 제 1 플라즈마 처리 단계 이전, 또는 상기 제 2 증착 단계 이후 및 상기 제 2 플라즈마 처리 단계 이전 중 적어도 하나에 퍼지/펌핑 단계를 추가로 포함하는 것을 특징으로 하는 기판 처리 방법.
  25. 청구항 1 또는 청구항 13에 있어서,
    상기 플라즈마 처리 단계는, 상기 반응 공간에 공급되는 상기 전구체 및 상기 반응물 기체의 공급이 중단된 상태에서 상기 반응 공간에 불활성 기체를 공급함으로써 수행되는 것을 특징으로 하는 기판 처리 방법.

KR1020230102872A 2022-08-22 2023-08-07 기판 처리 방법 KR20240026854A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263399800P 2022-08-22 2022-08-22
US63/399,800 2022-08-22

Publications (1)

Publication Number Publication Date
KR20240026854A true KR20240026854A (ko) 2024-02-29

Family

ID=89907198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230102872A KR20240026854A (ko) 2022-08-22 2023-08-07 기판 처리 방법

Country Status (3)

Country Link
US (1) US20240063053A1 (ko)
KR (1) KR20240026854A (ko)
CN (1) CN117612995A (ko)

Also Published As

Publication number Publication date
US20240063053A1 (en) 2024-02-22
CN117612995A (zh) 2024-02-27

Similar Documents

Publication Publication Date Title
US11823866B2 (en) Thin film forming method
US7297608B1 (en) Method for controlling properties of conformal silica nanolaminates formed by rapid vapor deposition
US9396986B2 (en) Mechanism of forming a trench structure
US7097886B2 (en) Deposition process for high aspect ratio trenches
US7541297B2 (en) Method and system for improving dielectric film quality for void free gap fill
US6808748B2 (en) Hydrogen assisted HDP-CVD deposition process for aggressive gap-fill technology
US7399388B2 (en) Sequential gas flow oxide deposition technique
US7745350B2 (en) Impurity control in HDP-CVD DEP/ETCH/DEP processes
US20150200127A1 (en) Mechanisms for forming semiconductor device having isolation structure
JP2002539640A (ja) 半導体ウェーハ上のギャップの充填方法
KR20090011765A (ko) 갭-필 능력을 향상시킨 실리콘 산화막 증착 방법
KR20240026854A (ko) 기판 처리 방법
US20080299775A1 (en) Gapfill extension of hdp-cvd integrated process modulation sio2 process
KR20230134554A (ko) 펄스형 hfrf(high-frequency radio-frequency) 플라즈마를사용한 갭 충전 프로세스
US20240071748A1 (en) Substrate processing method
JP3986674B2 (ja) 半導体装置、その製造方法及び層間絶縁膜の形成方法
US20230298930A1 (en) Substrate processing method
US20240071749A1 (en) Substrate processing method
KR100888186B1 (ko) 절연막 형성 방법
KR20230045565A (ko) 기판 처리 방법
TW202414516A (zh) 基板處理方法
US20240145236A1 (en) Substrate processing method
KR20230146994A (ko) 기판 처리 방법
US20230343551A1 (en) Substrate processing method
KR20220041751A (ko) 반도체 처리 방법