KR20230146994A - 기판 처리 방법 - Google Patents

기판 처리 방법 Download PDF

Info

Publication number
KR20230146994A
KR20230146994A KR1020230045173A KR20230045173A KR20230146994A KR 20230146994 A KR20230146994 A KR 20230146994A KR 1020230045173 A KR1020230045173 A KR 1020230045173A KR 20230045173 A KR20230045173 A KR 20230045173A KR 20230146994 A KR20230146994 A KR 20230146994A
Authority
KR
South Korea
Prior art keywords
nitride film
silicon nitride
substrate
gap
reaction space
Prior art date
Application number
KR1020230045173A
Other languages
English (en)
Inventor
용상현
김홍석
박주혁
김기헌
최성하
Original Assignee
에이에스엠 아이피 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 아이피 홀딩 비.브이. filed Critical 에이에스엠 아이피 홀딩 비.브이.
Publication of KR20230146994A publication Critical patent/KR20230146994A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

갭필 공정을 포함하는 기판 처리 방법이 개시된다. 상기 방법은 표면에 갭이 형성된 기판을 반응 공간 내에 제공하는 단계, 상기 반응 공간 내에 저중합체 실리콘 전구체 및 질소 함유 기체를 공급하는 단계, 상기 반응 공간 내를 플라즈마 상태로 유지하면서, 상기 기판의 상기 갭의 적어도 일부를 충전할 수 있도록 상기 기판 상에 유동성을 갖는 실리콘 나이트라이드막을 형성하는 단계, 및 상기 실리콘 나이트라이드막을 치밀화하는 단계를 포함한다.

Description

기판 처리 방법{SUBSTRATE PROCESSING METHOD}
본 발명은 기판 처리 방법에 관한 것으로, 보다 구체적으로 기판의 표면에 형성된 갭의 내부를 유동성을 갖는 물질로 충전하는 방법에 관한 것이다.
갭필(gap-fill) 공정은 반도체 제조 공정에서 널리 사용되는 기술로서, 예를 들어, STI(Shallow Trench Isolation)와 같은 갭 구조물 내의 갭을 예를 들어, 절연 물질 또는 도전 물질로 충전하는 공정을 지칭한다. 한편, 반도체 소자의 집적도가 높아지면서 갭 구조물 내의 갭의 종횡비(A/R, Aspect Ratio)도 역시 증가하고 있고, 그에 따라 기존의 증착 공정들의 한계로 인하여 높은 종횡비를 갖는 갭 내를 공극 없이(void-free) 충전하는 것도 점점 더 어려워지고 있다.
반도체 제조 공정에서 증착 기술로서 일반적으로 화학기상 증착법(CVD) 혹은 플라즈마 화학기상 증착법(PECVD)이 사용되고 있으며, 이러한 방법들에서는 소스 기체와 반응 기체를 반응 공간 내에 동시에 공급하여 기판 상에 원하는 막을 증착하기 때문에 성막 속도가 크다는 장점이 있다. 그러나 표면에 높은 종횡비를 갖는 갭들이 형성된 기판에 대하여, 화학기상 증착법을 사용하여 갭필 공정을 수행하는 경우에 갭의 상부 영역, 즉 갭의 입구 영역 부근에서의 성막 속도가 갭의 하부 영역에 비하여 상대적으로 높게 되어 갭의 입구 영역이 먼저 폐쇄되는 단점이 있다.
도 1a 및 1b는 종래의 일반적인 갭필 공정에서 갭 내에 공극이 형성되는 과정을 개념적으로 도시한 도면들이다. 도 1a를 참조하면, 기판(10) 내에 갭(11)이 형성된 갭 구조물이 도시된다. 예를 들어, 화학기상 증착법으로 갭(11)이 표면에 형성된 기판(10)에 대해 갭필 공정을 수행하면, 갭(11)을 포함하는 기판(10)의 노출된 표면에 갭필 층(12)이 형성된다. 갭필 층(12)은 갭(11)의 노출된 표면 중에서 갭(11)의 바닥면 및 측벽면을 따라 비교적 컨포말하게 형성되지만, 갭(11)의 입구 영역, 즉 상부 영역에서는 갭필 층(12)이 갭(11)의 하부 영역에 비하여 상대적으로 더 두껍게 형성된다. 즉, 갭필 층(12)이 두껍게 형성될수록 갭(11)의 하부 영역에서의 폭 W2이 감소하는 속도에 비해 갭(11)의 상부 영역에서의 폭 W1이 감소하는 속도가 더 크게 된다.
도 1b를 참조하면, 갭필 공정이 더 진행됨에 따라 갭(11)의 상부 영역에서의 갭필 층(12)의 두께가 점점 두꺼워지고, 갭(11)의 상부 영역에서의 폭 W1이 점점 감소하게 된다. 결국에는 갭필 층(12)이 갭(11)의 상부 영역에서 갭(11)의 둘레를 따라 서로 만나게 되면, 갭(11)의 상부 영역은 폐쇄되면서 갭(11)의 내부에 공극(14)을 형성하게 된다.
따라서, 반도체 제조 공정에서 갭의 종횡비의 증가에도 불구하고 갭 내에 공극의 발생없이 갭을 충전하는 기술이 요구된다.
부가적인 양태가 후속되는 설명에서 부분적으로 설명될 것이며, 부분적으로 설명으로부터 명백하게 될 것이며, 또는 본 발명의 실시예들의 실시에 의해 알 수 있을 것이다.
본 발명이 해결하고자 하는 과제들 중 하나는 반도체 제조 공정의 갭필 공정에 있어 갭 내에 공극의 발생없이 갭필 층으로 갭을 충전할 수 있는 기판 처리 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제들 중 다른 하나는 갭필 공정에 있어 갭 내에 공극 없이 충전된 갭필 층에 외부 불순물이 침투하는 것을 방지할 수 있는 기판 처리 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제들 중 다른 하나는 기판 상에 유동성을 갖는 실리콘 나이트라이드 막을 형성할 수 있는 기판 처리 방법을 제공하는 것이다.
본 발명의 기술적 사상에 의한 실시예들의 일 측면에 따르면, 기판 처리 방법은 표면에 갭이 형성된 기판을 반응 공간 내에 제공하는 단계; 상기 반응 공간 내에 저중합체 실리콘 전구체 및 질소 함유 기체를 공급하는 단계; 상기 반응 공간 내를 플라즈마 상태로 유지하면서, 상기 기판의 상기 갭의 적어도 일부를 충전할 수 있도록 상기 기판 상에 유동성을 갖는 실리콘 나이트라이드막을 형성하는 단계; 및 상기 실리콘 나이트라이드막을 치밀화하는 단계;를 포함한다.
일부 실시예들에서, 상기 저중합체 실리콘 전구체는 2 내지 약 10개의 체인 구조를 갖는 저중합체일 수 있다. 일부 실시예들에서, 상기 질소 함유 기체는 N2, N2O, NO2, NH3, N2H2, N2H4, 이들의 라디칼 중의 적어도 하나, 및 이들의 혼합물로부터 선택되는 적어도 하나를 포함할 수 있다. 일부 실시예들에서, 상기 저중합체 실리콘 전구체는 트리머-TSA(Trimer-trisilylamine)이며, 상기 질소 함유 기체는 NH3일 수 있다.
일부 실시예들에서, 상기 실리콘 나이트라이드 막을 형성하는 단계에서 상기 기판의 온도는 약 0 내지 약 100℃ 사이에서 유지될 수 있다. 일부 실시예들에서, 상기 실리콘 나이트라이드 막을 형성하는 단계에서 상기 기판의 온도는 약 30 내지 약 70℃ 사이에서 유지될 수 있다.
일부 실시예들에서, 상기 실리콘 전구체 및 상기 질소 함유 기체를 공급하는 단계에서, 상기 실리콘 나이트라이드 막 내의 Si 원자 : N 원자의 비율이 1;1 이상(1 : ≥1)이 되도록 상기 실리콘 전구체 및 상기 질소 함유 기체를 공급할 수 있다.
일부 실시예들에서, 상기 실리콘 나이트라이드 막을 형성하는 단계에서는, 상기 실리콘 전구체 및 상기 질소 함유 기체를 상기 반응 공간 내로 공급하면서 RF 전력을 상기 반응 공간에 인가하여 상기 기판 위에서 플라즈마를 직접 발생시키는 인시튜 플라즈마 처리(in-situ plasma treatment)에 의해 상기 플라즈마를 발생시킬 수 있다.
일부 실시예들에서, 상기 실리콘 나이트라이드 막을 치밀화하는 단계는 상기 실리콘 나이트라이드 막에 대하여 플라즈마 처리, UV 처리, 또는 급속 열처리로부터 선택되는 어느 하나를 사용하여 수행될 수 있다. 일부 실시예들에서, 상기 실리콘 나이트라이드 막을 치밀화하는 단계는 상기 플라즈마 처리로 수행되며, 상기 플라즈마 처리는 헬륨 또는 아르곤 기체를 공급하면서 상기 기판 위에서 플라즈마를 직접 발생시키는 인시튜 플라즈마 처리에 의해 수행될 수 있다.
일부 실시예들에서, 상기 실리콘 나이트라이드 막을 형성하는 단계 및 상기 실리콘 나이트라이드 막을 치밀화하는 단계는 동일한 공정 온도에서 수행되며, 상기 실리콘 나이트라이드 막을 치밀화하는 단계에서는 상기 실리콘 나이트라이드 막 형성 단계에서 상기 반응 공간에 인가되는 제1 RF 전력보다 큰 제2 RF 전력이 상기 반응 공간에 인가될 수 있다. 일부 실시예들에서, 상기 제1 RF 전력은 약 100 내지 약 500 W 범위이며, 상기 제2 RF 전력은 약 300 내지 약 1,500 W 범위일 수 있다.
일부 실시예들에서, 상기 실리콘 나이트라이드 막을 형성하는 단계 및 상기 실리콘 나이트라이드 막을 치밀화하는 단계는 동일한 크기의 RF 전력 하에서 수행되며, 상기 실리콘 나이트라이드 막을 치밀화하는 단계는 상기 실리콘 나이트라이드 막 형성 단계에서의 제1 공정 온도보다 큰 제2 공정 온도에서 수행될 수 있다.
일부 실시예들에서, 상기 실리콘 나이트라이드 막을 형성하는 단계 및 상기 실리콘 나이트라이드 막을 치밀화하는 단계는 각각 복수회 반복하여 수행될 수 있다. 일부 실시예들에서, 상기 실리콘 나이트라이드 막을 형성하는 단계 및 상기 실리콘 나이트라이드 막을 치밀화하는 단계는 하나의 슈퍼-사이클을 이루며, 상기 슈퍼-사이클은 상기 갭 내에서 상기 실리콘 나이트라이드 막의 충전 정도에 따라 복수회 반복하여 수행될 수 있다.
본 발명의 기술적 사상에 의한 실시예들의 일 측면에 따르면, 기판 처리 방법은 기판을 반응 공간 내에 제공하는 단계; 상기 반응 공간 내에 2 내지 약 10개 사이의 체인 구조를 갖는 저중합체 실리콘 전구체 및 질소 함유 기체를 공급하는 단계; 및 상기 반응 공간 내를 플라즈마 상태로 유지하면서, 상기 기판 상에 유동성(flowability)을 갖는 실리콘 나이트라이드막을 형성하는 단계;를 포함한다.
일부 실시예들에서, 상기 실리콘 나이트라이드막을 형성하는 단계 후에, 상기 실리콘 나이트라이드 막을 치밀화하는 단계를 더 포함할 수 있다.
일부 실시예들에서, 상기 질소 함유 기체는 N2, N2O, NO2, NH3, N2H2, N2H4, 이들의 라디칼 중의 적어도 하나, 및 이들의 혼합물로부터 선택되는 적어도 하나를 포함할 수 있다.
일부 실시예들에서, 상기 실리콘 나이트라이드 막을 형성하는 단계에서 상기 기판의 온도는 약 0 내지 약 100℃ 사이, 바람직하게는 약 30 내지 약 70℃ 사이에서 유지될 수 있다.
일부 실시예들에서, 상기 실리콘 전구체 및 상기 질소 함유 기체를 공급하는 단계에서, 상기 실리콘 나이트라이드 막 내의 Si 원자 : N 원자의 비율이 1:1 이상(1 : ≥1)이 되도록 상기 실리콘 전구체 및 상기 질소 함유 기체를 공급할 수 있다.
본 개시의 일정한 실시예들의 상기 전술한 또는 다른 태양들, 피쳐들, 및 이점들은 첨부하는 도면들과 함께 이어지는 설명으로부터 명백해질 것이다.
도 1a 및 1b는 갭 내에 공극이 형성되는 과정을 개념적으로 도시한 단면도들이다.
도 2는 본 발명의 예시적 실시예들에 따른 기판 처리 방법을 예시하는 블록도이다.
도 3는 본 발명의 다른 예시적 실시예들에 따른 기판 처리 방법을 예시하는 블록도이다.
도 4a 내지 4g는 본 발명의 예시적 실시예들에 따른 기판 처리 방법을 설명하기 위해 공정 순서에 따라 도시한 단면도들이다.
도 5a는 본 발명의 예시적 실시예들에 따른 기판 처리 방법에 사용될 수 있는 저중합체의 일예의 분자 구조를 나타내는 도면이다.
도 5b는 본 발명의 예시적 실시예들에 따른 기판 처리 방법에 사용될 수 있는 저중합체의 다른 예의 분자 구조를 나타내는 도면이다.
도 6은 본 발명의 예시적 실시예들에 따른 기판 처리 방법에 사용될 수 있는 분자 구조 반응식의 일예를 보여주는 도면이다.
도 7은 본 발명의 예시적 실시예들에 따른 기판 처리 방법의 공정 시퀀스를 나타내는 도면이다.
도 8은 본 발명의 예시적 실시예들에 따른 기판 처리 방법의 공정 흐름도이다.
도 9a는 본 발명의 예시적 실시예들에 따른 기판 처리 방법의 결과물과 비교하기 위한 TEM 사진이다.
도 9b는 본 발명의 예시적 실시예들에 따른 기판 처리 방법의 결과물의 TEM 사진이다.
도 10은 본 발명의 예시적 실시예들에 따라 형성된 실리콘 나이트라이드 막의 굴절율의 비교 그래프이다.
도 11은 본 발명의 예시적 실시예들에 따라 형성된 실리콘 나이트라이드 막 내에 포함된 외부 불순물 함유량의 비교 그래프이다.
이제 실시예들을 상세히 참조할 것이며, 그 예들은 첨부된 도면들에 도시되어 있으며, 여기서 동일한 참조 번호는 전체적으로 동일한 요소를 지칭한다. 이와 관련하여, 본 실시예들은 여러 가지 상이한 형태를 가질 수 있으며 본 명세서에서 설명하는 내용에 한정되지 않는다. 따라서, 실시예들은 본 명세서의 양태들을 설명하기 위해 도면을 참조하여 이하에서 설명될 뿐이다. 본 명세서에서 사용되는 바와 같이, "및/또는"이라는 용어는 연관된 나열된 항목 중 하나 이상의 임의의 및 모든 조합을 포함한다. 요소 목록 앞에 오는 "적어도 하나"와 같은 표현은 전체 요소 목록을 수정하고 목록의 개별 요소를 수정하지 않는다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역 및/또는 부위들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부위들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열의 의미하지 않으며, 하나의 부재, 영역 또는 부위를 다른 부재, 영역 또는 부위와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역 또는 부위는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역 또는 부위를 지칭할 수 있다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
먼저, 본 발명의 예시적 실시예들에 따라, 기판 상에 유동성을 갖는 유동막(flowable film), 예를 들어 실리콘 나이트라이드 막을 형성하는 기판 처리 방법에 대해 설명한다.
도 2는 본 발명의 예시적 실시예들에 따른 기판 처리 방법(100)을 예시하는 블록도이다.
도 2를 참조하면, 반응 공간 내로 기판을 제공한다(110). 반응 공간은, 예를 들어 반도체 제조 공정이 진행될 수 있는 반응 챔버일 수 있다. 기판은 본 발명의 예시적 실시예들에 따라 형성될 수 있는 유동성 실리콘 나이트라이드 막이 그 표면에 형성될 수 있는 다양한 기판을 포함할 수 있다. 상기 실리콘 나이트라이드 막이 형성될 수 있는 상기 기판의 표면은, 예를 들어 도전성 물질, 절연성 물질, 반도체 물질 등의 단일 물질로 이루어지거나 또는 둘 이상의 상이한 물질으로 이루어질 수 있다. 한편, 상기 실리콘 나이트라이트 막이 형성될 수 있는 상기 기판의 표면 기하학 구조는 다양할 수 있다. 예를 들어, 상기 기판의 표면은 수평면에 대해 평행한 평탄한 표면일 수 있으며, 또는 수평면에 대해 일정한 각도로 기울어진 표면일 수 있다. 또한, 상기 기판의 표면은 수평면에 대해 볼록한 또는 오목한 표면일 수도 있다.
후술하는 바와 같이, 기판 상에 형성되는 실리콘 나이트라이드 막은 유동성을 갖고 있으며, 또한 실리콘 나이트라이드 막의 유동 방향은 실리콘 나이트라이드 막에 가해지는 힘의 방향과 밀접한 관련이 있을 수 있다. 예를 들어, 실리콘 나이트라이드 막에 중력이 작용하는 경우 실리콘 나이트라이드 막의 유동 방향은 중력이 작용하는 방향이기 때문에, 상기 기판의 표면이 볼록한 표면인 경우에는 실리콘 나이트라이드 막은 볼록한 부분으로부터 그 둘레를 향해 유동되면서 형성될 수 있다. 반면에, 기판의 표면이 수평면으로부터 리세스된 오목한 표면인 경우에는 유동성을 갖는 실리콘 나이트라이드 막은 오목한 부분을 향하여 유동되면서 형성될 수 있다. 반도체 소자의 제조 과정에서 기판의 표면이 오목한 경우는, 예를 들어 갭 구조, 비아(via) 구조, 또는 단차 구조 등을 들 수 있다.
계속하여 도 2를 참조하면, 기판이 내부에 제공된 반응 공간 내로 실리콘 전구체 및 질소 함유 기체를 공급한다(120). 공급되는 실리콘 소스의 분자 구조가 너무 단순한 경우, 예를 들어 단량체(monomer) 또는 단일 분자(single molecule)인 경우에는 증기압이 높아 소스가 쉽게 휘발되어 유동성을 상실하게 된다. 반면에, 실리콘 소스의 분자 구조가 복잡한 고중합체(polymer)인 경우에는 분자량이 크고 증기압이 낮아 실리콘 소스의 유동성이 너무 느려 적절한 크기 이상의 유동성을 요하는 공정에서는 효율성이 떨어진다. 예를 들어, 유동성 막으로 갭을 충전하기 위해 사용될 경우 유동성 막의 유동성 정도가 충분하지 않은 경우 갭 내에 공극(void)이 발생할 수 있다. 따라서, 본 발명의 예시적 실시예들에서 사용되는 실리콘 전구체는 분자 구조가 지나치게 단순하거나, 지나치게 복잡하지 않는 분자 구조, 예를 들어, 2개 내지 약 10개 정도의 체인 구조를 갖는 저중합체(oligomer) 실리콘 소스가 사용될 수 있다. 저중합체 실리콘 소스로서는, 예를 들어 다이머-TSA(Dimer-trisilylamine), 트리머-TSA(Trimer-trisilylamine), 테트라머-TSA(Tetramer-trisilylamine), 펜타머-TSA(Pentamer-trisilylamine), 헥사머-TSA(Hexamer-trisilylamine), 헵타머-TSA(Heptamer-trisilylamine), 옥타머-TSA(Octamer-trisilylamine), 등이 있다.
일부 실시예들에서, 이러한 저중합체 실리콘 소스들은 각각 반응 공간에 단독으로 공급될 수 있으며, 예를 들어 반응 공간에 실리콘 소스로서 다이머-TSA가 단독으로 공급될 수 있으며, 다른 실시예에서는 실리콘 전구체 소스로서 트리머-TSA가 단독으로 공급될 수 있다. 또한, 일부 실시예들에서 2 종류 이상의 실리콘 전구체 소스가 같이 공급될 수도 있다. 예를 들어, 일부 실시예들에서, 실리콘 전구체 소스로서 다이머-TSA 및 트리머-TSA가 동시에 공급될 수 있으며, 다른 일부 실시예들에서 실리콘 전구체 소스로서 트리머-TSA 및 테트라머-TSA가 동시에 공급될 수 있으며, 또 다른 실시예들에서, 실리콘 전구체 소스로서 다이머-TSA, 트리머-TSA 및 테트라머-TSA가 동시에 공급될 수 있다.
도 5a는 모노머-TSA를 함유하는 2개의 체인 구조를 포함하는 다이머-TSA의 분자 구조를 나타내며, 도 5b는 모노머-TSA를 함유하는 3개의 체인 구조를 포함하는 트리머-TSA의 분자 구조를 나타낸다.
한편, 본 발명의 예시적 실시예들에 사용되는 질소 함유 기체는 N2, N2O, NO2, NH3, N2H2, N2H4, 이들의 라디칼 중의 적어도 하나, 및 이들의 혼합물로부터 선택된 적어도 하나를 사용할 수 있다. 일부 실시예들에서, 질소 함유 기체로서 NH3가 사용될 수 있다. 질소 함유 기체는 저중합체 실리콘 전구체의 저중합화(oligomerization) 과정에서 축합 반응 및 가교 결합을 촉진하는 역할을 할 수 있다.
도 2를 계속하여 참조하면, 기판 상에 유동성을 갖는 실리콘 나이트라이드 막을 형성한다(130). 반응 공간 내의 기판의 온도는, 예를 들어 약 100℃ 이하, 바람직하게는 약 30℃ 내지 약 70℃로 유지한다. 반응 공간 내의 공정 온도를, 예를 들어 약 100℃ 이하, 바람직하게는 약 30℃ 내지 약 70℃로 유지할 수도 있다. 또는 실리콘 전구체 소스의 용기 온도를 예를 들어 약 100℃ 이하, 바람직하게는 약 30℃ 내지 약 70℃로 유지할 수도 있다. 그리고, 반응 공간 내에 약 100 W 내지 약 500 W, 바람직하게는 약 200 W 내지 약 400 W의 RF 전력을 인가하여 반응 공간에 플라즈마 상태를 생성한다. 이때 사용되는 RF 주파수는 13 MHz 내지 60 MHz, 바람직하게는 약 20 MHz 내지 약 30 Mhz의 주파수일 수 있다. 반응 공간에 플라즈마 상태를 생성하기 위해서, 본 발명의 예시적 실시예들에서는 반응 공간 내에 실리콘 전구체 소스와 질소 함유 기체를 함께 공급하면서 RF 전력을 반응 공간에 직접 인가하여 기판 위에서 플라즈마를 발생시키는 인시튜 플라즈마 처리(in-situ plasma treatment)를 사용할 수 있다.
질소 함유 기체와 함께 반응 공간 내로 공급된 저중합체의 실리콘 전구체는 플라즈마 상태의 반응 공간 내에서 기판에 공급되는 열 에너지에 의해 기판 상에서 유동성(flowability)을 갖고 유동하게 되며, 따라서 기판 상에 유동성을 갖는 실리콘 나이트라이드 막을 형성하게 된다. 이때 실리콘 소스가 적절한 유동성을 갖도록 기판의 온도는 상대적으로 저온, 예를 들어 약 100℃ 이하, 바람직하게는 약 30℃ 내지 약 70℃ 사이의 온도로 유지되도록 한다. 전술한 바와 같이, 이러한 온도 범위에서 유지되는 기판 상에 단량체 또는 단일 분자의 실리콘 전구체 소스가 공급되면 실리콘 전구체 소스가 쉽게 휘발되어 유동성을 상실하게 되고, 반대로 분자 구조가 복잡한 고중합체의 실리콘 전구체 소스가 공급되면 실리콘 전구체 소스의 유의미한 유동성을 가질 수 없다. 따라서, 이러한 기판 온도의 범위에서 실리콘 소스가 기판 상에서 유의미한 그리고 반도체 제조 공정에 적절한 유동성을 가지도록 분자 구조가 지나치게 단순하거나 지나치게 복잡하지 않는 분자 구조, 예를 들어, 2개 내지 약 10개 정도의 체인 구조를 갖는 저중합체 실리콘 전구체 소스가 사용될 수 있다.
기판 상에 공급된 저중합체 실리콘 전구체 소스는 기판 상에서 유동하며, 유동할 때 저중합체 전구체 소스 분자간에 결합이 이루어지면서 약 10여개의 체인 구조를 갖는 구조를 형성한다. 이것을 저중합화(oligomerization)라고 한다. 저중합화는 저중합체 소스 분자간의 축합 반응(condensation)을 통해 촉진된다. 축합 반응에서 실리콘 전구체 소스의 Si-H 결합에서 수소가 반응 부산물로서 제거된다. 축합 반응을 통해 결합된 저중합체들은 유동성을 갖는 실리콘 나이트라이드 막 내를 유동하면서 가교 결합(cross-linking)을 통해 망목 구조(cross-linking structure)를 형성하게 된다.
이어서, 도시되지 않았지만, 기판 상에 유동성을 갖는 실리콘 나이트라이드막을 형성한 후에, 상기 실리콘 나이트라이드 막의 표면을 치밀화하여 산소 또는 탄소와 같은 외부 불순물들이 막 내로 침투하는 것을 방지할 수 있다. 실리콘 나이트라이드 막의 치밀화에 대해서는 후술한다.
도 3은 본 발명의 다른 예시적 실시예들에 따른 기판 처리 방법(200)을 예시하는 블록도이다. 구체적으로, 도 2의 본 발명의 예시적 실시예들을 표면에 갭 구조가 형성된 기판에 대하여 적용함으로써, 갭 내부에 유동성 실리콘 나이트라이드 막을 충전하는 것에 관한 것이다. 도 2와 관련하여 중복된 설명은 가능한 한 생략한다.
도 3을 참조하면, 반응 공간 내로 갭 구조를 갖는 기판을 제공한다(210). 상기 갭 구조를 갖는 기판이라 함은 반도체 소자의 표면에 형성된 일반적 의미의 갭 구조로 한정하려는 의도는 아니다. 즉, 본 예시적 실시예들이 적용될 수 있는 기판은, 유동성을 갖는 실리콘 나이트라이드 막이 기판 상에 형성될 때 실리콘 나이트라이드 막이 중력의 영향하에서 유동되면서 집중적으로 충전될 수 있는 다양한 형태의 리세스 영역 또는 오목한 영역을 갖는 구조를 의미한다. 구체적으로, 리세스 영역 또는 오목한 영역을 갖는 구조는, 예를 들어 반도체 소자의 제조 과정에서 STI와 같은 일반적 의미의 갭 구조, 도전층/절연층/도전층 구조에서 도전층과 도전층을 연결하기 위해 절연층을 관통하는 비아 구조, 절연층/도전층/절연층 구조에서 절연층과 절연층을 연결하기 위해 도전층을 관통하는 비아 구조, 표면으로부터 깊이 방향으로 계단 형상을 갖는 단차 구조 등을 포함할 수 있다. 이하, 리세스 영역 또는 오목한 영역을 갖는 구조를 대표하여, 갭 구조를 갖는 기판에 대하여 본 발명의 예시적 실시예들이 적용되는 것에 대해 설명한다.
계속하여 도 3을 참조하면, 갭 구조를 갖는 기판이 내부에 제공된 반응 공간 내로 실리콘 전구체 및 질소 함유 기체를 공급한다(220). 전술한 바와 같이, 본 발명의 예시적 실시예들에서 사용되는 실리콘 전구체는 분자 구조가 지나치게 단순하거나 지나치게 복잡하지 않는 분자 구조, 예를 들어, 2개 내지 약 10개 정도의 체인 구조를 갖는 저중합체 실리콘 전구체 소스가 사용될 수 있다. 이러한 저중합체 실리콘 소스들은 각각 반응 공간에 단독으로 공급될 수 있거나, 또는 2 종류 이상의 실리콘 전구체 소스가 반응 공간 내에 같이 공급될 수도 있다. 한편, 본 발명의 예시적 실시예들에 사용되는 질소 함유 기체로서는 N2, N2O, NO2, NH3, N2H2, N2H4, 이들의 라디칼 중의 적어도 하나, 및 이들의 혼합물로부터 선택된 적어도 하나 이상을 사용할 수 있다.
계속하여, 도 3을 참조하면, 갭 내에 유동성 실리콘 나이트라이드 막을 형성한다(230). 반응 공간 내의 기판의 온도를, 예를 들어 약 100℃ 이하, 바람직하게는 약 30℃ 내지 약 70℃로 유지할 수 있다. 기판의 온도는 반응 공간 내의 기판의 온도를 직접 제어할 수도 있으며, 반응 공간 내의 공정 온도 또는 실리콘 전구체 소스의 용기를, 예를 들어 약 100℃ 이하, 바람직하게는 약 30℃ 내지 약 70℃로 제어함으로써 제어할 수도 있다. 그리고, 반응 공간 내에 약 100 W 내지 약 500 W, 바람직하게는 약 200 W 내지 약 400 W의 RF 전력을 인가하여 반응 공간에 플라즈마 상태를 생성한다. 반응 공간에 플라즈마 상태를 생성하기 위해서, 본 발명의 예시적 실시예들에서는 반응 공간 내에 실리콘 전구체 소스와 질소 함유 기체를 함께 공급하면서 RF 전력을 반응 공간에 직접 인가하여 기판 위에서 직접 플라즈마를 발생시키는 인시튜 플라즈마 처리를 사용할 수 있다.
질소 함유 기체와 함께 반응 공간 내로 공급된 저중합체의 실리콘 전구체는 플라즈마 상태의 반응 공간 내에서 기판에 공급되는 열 에너지에 의해 기판 상에서 유동성을 갖고 유동하게 되며, 따라서 유동성으로 인해 기판의 표면에 형성된 갭의 내부에 집중되어 갭 내부를 유동성을 갖는 실리콘 나이트라이드 막으로 충전하게 된다. 한편, 전술한 바와 같이, 이러한 온도 범위에서 유지되는 기판 상에 단량체 또는 단일 분자의 실리콘 전구체 소스가 공급되면 실리콘 전구체 소스가 쉽게 휘발되어 유동성을 상실하게 되고, 반대로 분자 구조가 복잡한 고중합체의 실리콘 전구체 소스가 공급되면 갭 구조의 갭 내에서 유동성을 갖는 실리콘 전구체 소스의 유동이 너무 느리게 진행되어, 갭의 하부 영역에 도달하기 전에 먼저 갭의 입구 영역에서 실리콘 나이트라이드 막이 형성됨으로써 갭의 입구 영역을 폐쇄할 수 있다.
따라서, 전술한 도 1b에서와 유사한 공극(void)을 갭 내에 형성될 우려가 있다. 따라서, 실리콘 전구체 소스의 휘발을 방지하고, 갭 내의 공극의 발생을 방지하기 위해 상기 본 발명의 예시적 실시예들에 따른 기판 온도의 범위에서 실리콘 전구체 소스가 기판 상에서 갭을 원활하게 충전할 수 있도록 유의미한 그리고 반도체 제조 공정에 적절한 유동성을 가질 수 있는, 지나치게 단순하거나 지나치게 복잡하지 않는 분자 구조, 예를 들어, 2개 내지 약 10개 정도의 체인 구조를 갖는 저중합체 실리콘 전구체 소스가 사용될 수 있다. 기판 상에 공급된 저중합체 실리콘 전구체 소스는 기판 상에서 유동하며, 유동할 때 저중합체 전구체 소스 분자간에 축합 반응을 통해 약 10여개의 체인 구조를 갖는 구조를 형성한다. 이후 축합 반응을 통해 결합된 저중합체들은 유동성을 가지고 실리콘 나이트라이드 막 내를 유동하면서 가교 결합을 하여 망목 구조를 형성하게 된다.
도 6은 본 발명의 예시적 실시예들에 따른 기판 처리 방법에 적용될 수 있는 반응 메카니즘의 일예를 보여주는 도면이다. 즉, 도 6은 실리콘 전구체 소스로서 공급된 트리머-TSA가 기판의 표면을 따라 유동하면서, NH3 플라즈마 조건 하에서 2개의 트리머-TSA가 축합 반응 및 가교 결합을 하면서 망목구조를 갖는 실리콘 나이트라이드 막을 형성하는 과정을 보여준다.
한편, 전술한 바와 같이, 본 발명의 예시적 실시예들에 사용되는 질소 함유 기체는 N2, N2O, NO2, NH3, N2H2, N2H4, 이들의 라디칼 중의 적어도 하나, 및 이들의 혼합물로부터 적어도 하나를 선택하여 사용할 수 있다. 질소 함유 기체는 저중합화 과정에서 가교 결합을 촉진하는 역할을 한다. 보다 구체적으로, 저중합체 실리콘 전구체 소스 분자만으로 갭을 충전하는 경우, 갭 내에 NH 포어(NH pore)가 생성될 수 있고, 이러한 NH 포어로 인해 형성되는 실리콘 나이트라이드 막의 결합 구조는 불완전한 형태가 될 수 있다. 도 6의 우측에 도시된 망목 구조를 갖는 실리콘 나이트라이드 막에서 Si-N 체인 결합 구조로 이루어진 망목 구조 내에 Si-H 댕글링 결합들(Si-H dangling bond, 예를 들어, 도 6의 A 부분)이 존재하는 경우, 또는 도 6에는 도시되어 있지 않지만, 예를 들어, 도 6의 B 부분과 같은 N-H 댕글링 결합(N-H dangling bond)들이 Si-N 체인 구조로 이루어진 망목 구조 내에 존재하는 경우 해당 망목 구조 내에 마이크로 포어(micro pore)가 형성될 수 있다. 이러한 마이크로 포어는 축합 반응이 충분히 진행되지 않거나 너무 큰 중합체가 형성되는 경우에 발생할 수 있다. Si-H 댕글링 결합들이 이미 실리콘 나이트라이드 막 내에 이미 많이 있기 때문에, S-H 댕글링 결합과 N-H 포어를 구별하기 위해 'NH 포어'라는 명칭을 사용한다.
도 9a는 본 발명의 예시적 실시예들에 따른 기판 처리 방법의 결과물과 비교하기 위한 TEM(Transmission Electron Microscope)의 이미지이며, 도 9b는 본 발명의 예시적 실시예들에 따른 기판 처리 방법의 결과물의 TEM의 이미지이다. 도 9a는 질소 함유 기체의 공급없이, 즉 NH3 플라즈마의 공급없이 실리콘 전구체 소스만을 공급하여 갭 내에 형성된 실리콘 나이트라이드 막을 나타내며, 도 9b는 실리콘 전구체 소스와 함께 NH3 플라즈마를 공급하여 갭 내에 형성된 실리콘 나이트라이드 막을 나타낸다. 도 9a로부터 알 수 있듯이, NH3 플라즈마의 공급이 없는 경우에는 갭 내의 실리콘 나이트라이드 막에 미세한 NH 포어들이 형성됨을 알 수 있다.
한편, 실리콘 나이트라이드 막 내의 Si 원자 : N 원자의 비율이 1:1 이하(1 : ≤1,예를 들어, 1 : 0.5)이 되면, 즉 실리콘 나이트라이드 막 내의 질소 원자가 실리콘 원자보다 적게 되면 막 내에서 가교 결합의 형성이 원활하지 않게 되어 불완전한 저중합화가 진행된다. 저중합화가 불완전하게 진행되면, 형성되는 실리콘 나이트라이드 막의 강도 등의 기계적 특성이 저하될 뿐만 아니라, 후술하는 후처리 단계에서 실리콘 나이트라이드 막의 수축(shrinkage) 등의 원인이 될 수 있다. 따라서, 실리콘 나이트라이드 막 내의 질소 원자의 부족을 해결하기 위해 질소 함유 기체를 실리콘 전구체 소스와 함께 공급함으로써, 실리콘 나이트라이드 막 내에 질소 원자를 추가적으로 공급할 수 있다. 실리콘 나이트라이드 막 내의 Si 원자 : N 원자의 비율이 1:1 이상(1 : ≥1, 예를 들어, 1 : 1.5)이 되면, 즉 실리콘 나이트라이드 막 내의 질소 원자 수가 실리콘 원자 수 이상이 되면 가교 결합의 형성이 원활하게 되어 저중합화가 촉진될 수 있고, 또한 실리콘 나이트라이드 막 내에 NH 포어의 형성을 억제할 수 있다.
따라서 실리콘 나이트라이드 막의 저중합화를 촉진하고 실리콘 나이트라이드 막 내에 NH 포어의 형성을 억제하기 위해서, 실리콘 전구체와 함께 질소 함유 기체를 공급할뿐만 아니라 실리콘 전구체에 대한 질소 함유 기체의 공급을 충분히 제공할 필요가 있다. 예를 들어, 상기 실리콘 나이트라이드 막 내의 Si 원자 : N 원자의 비율이 1:1 이상(1 : ≥1)이 되도록 상기 실리콘 전구체 및 상기 질소 함유 기체를 공급할 수 있다. 일부 실시예들에서, 질소 함유 기체로서 NH3를 사용하는 경우, NH3의 공급량은 예를 들어, 0 sccm 초과 내지 약 2,500 sccm, 바람직하게는 약 200 sccm 내지 약 2,000 sccm의 범위 내일 수 있다.
도 3을 계속하여 참조하면, 기판 상에 형성된 실리콘 나이트라이드 막에 대해 후처리(post-treatment)를 수행한다(240). 후처리는 실리콘 나이트라이드 막의 표면을 치밀화(densification)하는 것으로서, 산소 또는 탄소와 같은 외부의 불순물들이 실리콘 나이트라이드 막 내로 침투하는 것을 방지할 수 있는 기술적 효과가 있다. 후처리는 다양한 방식, 예를 들어 플라즈마 처리, UV 처리, 또는 순간 급속 열처리(rapid thermal process ; RTP) 등으로 수행할 수 있다. 선택적으로 후처리를 플라즈마 처리로 하는 경우, 상기 플라즈마 처리는 헬륨 또는 아르곤 기체를 공급하면서 기판 위에 플라즈마를 발생시키는 인시튜 플라즈마 처리 방식으로 수행할 수 있다.
이하, 본 발명의 예시적 실시예들에 따라, 갭 내에 유동성을 갖는 실리콘 나이트라이드 막을 충전하는 기판 처리 방법, 구체적으로 갭필 공정에 대하여 설명한다.
도 4a 내지 4g는 본 발명의 예시적 실시예들에 따른 갭필 공정을 설명하기 위해 공정 순서에 따라 도시한 단면도들이다.
도 4a를 참조하면, 본 발명의 예시적 실시예들에 따른 갭필 공정이 수행될 반응 공간(미도시)에 제공되는 기판이 도시된다. 기판(30)의 표면의 일부 영역에 수직 방향으로의 일정한 깊이 및 수평 방향으로 일정한 폭을 갖는 갭(34)을 포함하는 갭 구조물이 도시된다. 기판은 Si 또는 Ge과 같은 반도체 물질, 또는 SiGe, SiC, GaAs, InAs, InP와 같은 다양한 화합물 반도체 물질을 포함할 수 있으며, 또한 SOI(Silicon on Insulator), SOS(Silicon on Sapphire) 등 반도체 장치, 디스플레이 장치 등에 사용되는 다양한 기판을 모두 포함할 수 있다.
갭(34)은 반도체 제조 공정에서 활성 영역을 정의하기 위해 일반적으로 사용되는 STI(Shallow Trench Isolation) 뿐만 아니라 기판(30)의 표면에 형성되는 다양한 형태의 리세스 영역일 수 있다. 또한, 갭(34)은 절연층과 절연층 사이에 위치하는 도전층을 관통하거나, 또는 도전층과 도전층 사이에 위치하는 절연층을 관통하는 비아(via)의 형태일 수도 있다. 도 4a에서의 갭(34)은 기판(30)의 표면 상에 형성된 층(32)의 일부가 식각되어 제거된 형태의 갭(34)을 도시한다. 상기 층(32)은 예를 들어, 도전성 물질, 절연성 물질 또는 반도체성 물질 등으로 이루어질 수 있다.
또한 층(32)은 단일 층으로 도시되어 있지만, 다중 층으로 이루어질 수도 있다. 또한, 갭(34)은 원통형 형상일 수 있지만, 갭(34)의 표면의 단면 형상은 원형뿐만 아니라 타원형, 삼각형, 사각형, 오각형 등의 다양한 다각형 형상을 가질 수 있다. 또한 갭(34)은 다양한 표면 단면 형상을 갖는 섬(island) 형태의 형상을 가질 수 있지만, 갭(34)은 기판(20) 상에 라인(line) 형태의 형상을 가질 수도 있다. 또한, 갭(34)은 갭(34)의 입구 영역인 상부 영역으로부터 하부 영역까지 대략 동일한 폭을 갖는 수직형 프로파일을 가질 수 있지만, 갭의 상부 영역으로부터 하부 영역까지 폭이 선형적으로 또는 계단적으로 감소하거나 증가하는 비수직형 프로파일을 가질 수 있다.
한편, 도 4a에서는 기판(30) 상에 기판(30)과 다른 물질로 이루어진 층(32)의 형태로 갭 구조물을 도시하고 있지만, STI 구조에서는 기판 자체 내에 갭이 형성된 경우를 보여준다. 따라서, 본 명세서에서는, 기판이라함은 순수히 기판(30)만을 지칭할 수도 있고, 또는 본 발명에 따른 유동막, 예를 들어 유동성 실리콘 나이트라이드 막이 그 위에 형성되기 전의 다양한 표면 구조를 갖는 기판을 지칭할 수도 있다.
계속하여 도 4b를 참조하면, 갭필 공정이 수행되는 반응 공간 내의 갭 구조물이 형성된 기판(30) 위로 실리콘 전구체 및 질소 함유 기체가 공급된다. 도 4b는 실리콘 전구체 및 질소 함유 기체의 공급과 함께 실리콘 전구체 소스의 저중합화 과정을 보여준다. 본 발명의 예시적 실시예들에서 사용되는 실리콘 전구체는 분자 구조가 지나치게 단순하거나 지나치게 복잡하지 않는 분자 구조, 예를 들어, 2개 내지 약 10개 정도의 체인 구조를 갖는 저중합체 실리콘 전구체 소스가 사용될 수 있다. 저중합체 실리콘 소스로서는, 예를 들어 다이머-TSA(Dimer-trisilylamine), 트리머-TSA(Trimer-trisilylamine), 테트라머-TSA(Tetramer-trisilylamine), 펜타머-TSA(Pentamer-trisilylamine), 헥사머-TSA(Hexamer-trisilylamine), 헵타머-TSA(Heptamer-trisilylamine), 옥타머-TSA(Octamer-trisilylamine), 등이 있다.
일부 실시예들에서, 이러한 저중합체 실리콘 소스들은 각각 반응 공간에 단독으로 공급될 수 있으며, 예를 들어 반응 공간에 실리콘 전구체 소스로서 다이머-TSA가 단독으로 공급될 수 있으며, 다른 실시예에서는 실리콘 전구체 소스로서 트리머-TSA가 단독으로 공급될 수 있다. 또한, 일부 실시예들에서 2 종류 이상의 실리콘 전구체 소스가 같이 공급될 수도 있다. 일부 실시예들에서, 실리콘 전구체 소스로서 다이머-TSA 및 트리머-TSA가 동시에 공급될 수 있으며, 다른 실시예들에서 실리콘 전구체 소스로서 트리머-TSA 및 테트라머-TSA가 동시에 공급될 수 있으며, 또 다른 실시예들에서, 실리콘 전구체 소스로서 다이머-TSA, 트리머-TSA 및 테트라머-TSA가 동시에 공급될 수 있다.
도 4b는 실리콘 전구체 소스로서 예를 들어, 다이머-TSA 및 트리머-TSA가 동시에 공급되는 것을 도시한다. 한편, 2개 내지 약 10개 정도의 체인 구조를 갖도록 미리 합성된 저중합체 실리콘 전구체 소스가 반응 공간 내로 공급될 수 있으며, 적은 체인 구조를 갖는 저중합체 실리콘 전구체 소스가 기판의 노출된 표면 상에서 유동하면서 저중합화 반응 및 축합 반응을 통해 약 10개 정도의 체인 구조를 갖는 구조로 형성될 수도 있다.
한편, 본 발명의 예시적 실시예들에 사용되는 질소 함유 기체는 N2, N2O, NO2, NH3, N2H2, N2H4, 이들의 라디칼 중의 적어도 하나, 또는 이들의 혼합물로부터 선택하여 사용할 수 있다. 하나의 실시예에서, 질소 함유 기체로서 NH3가 사용될 수 있다.
한편, 반응 공간 내의 기판의 온도는 예를 들어 약 100℃ 이하, 바람직하게는 약 30℃ 내지 약 70℃로 유지할 수 있다. 반응 공간 내의 공정 온도 또는 실리콘 전구체 소스의 용기 온도를 예를 들어 약 100℃ 이하, 바람직하게는 약 30℃ 내지 약 70℃로 유지할 수도 있다. 그리고, 반응 공간 내에 약 100 W 내지 약 500 W, 바람직하게는 약 200 W 내지 약 400 W의 RF 전력을 인가하여 반응 공간에 플라즈마 상태를 생성한다. 이때 사용되는 RF 주파수는 13 MHz 내지 60 MHz, 바람직하게는 약 20 MHz 내지 약 30 MHz의 주파수일 수 있다. 반응 공간을 플라즈마 상태로 만들기 위해서, 본 발명의 예시적 실시예들에서는 반응 공간 내에 실리콘 전구체 소스와 질소 함유 기체를 함께 공급하면서 RF 전력을 반응 공간에 직접 인가하여 기판 위에서 플라즈마를 발생시키는 인시튜 플라즈마 처리를 사용할 수 있다.
도 4c를 참조하면, 반응 공간 내에 공급된 실리콘 전구체 소스 분자들간에 저중합화 반응 및 축합 반응을 일으키는 과정을 보여준다. 즉, 질소 함유 기체와 함께 반응 공간 내로 공급된 저중합체의 실리콘 전구체는 플라즈마 상태의 반응 공간 내에서 기판에 공급되는 열 에너지에 의해 기판의 노출된 표면 상에서 유동성을 갖고 유동하게 되며, 저중합체 실리콘 전구체 소스가 기판 상에서 유동하면서 저중합체 전구체 소스 분자간에 결합이 이루어지면서 저중합화 및 축합 반응을 통해 약 10여개의 체인 구조를 갖는 구조를 형성한다.
도 4d를 참조하면, 표면에 갭(34)이 형성된 기판(30)의 노출된 표면, 및 갭(34)의 노출된 표면을 따라 유동성을 갖는 저중합체들이 중력의 영향으로 갭(34)의 하부 영역을 향하여 유동하게 된다.
도 4e를 참조하면, 갭(34)의 노출된 표면을 따라 유동성을 갖는 저중합체들이 갭(34)의 하부 영역을 향하여 계속적으로 이동함으로써 갭(34)의 하부 영역으로부터 상향 충진(bottom-up) 방식으로 실리콘 나이트라이드 막(36a)이 갭(34) 내에 부분적으로 충전될 수 있다. 이때, 갭(34) 내부에 충전된 실리콘 나이트라이드 막(36a)은 가교 결합에 의해 도 6에 도시된 바와 같이 원형 고리 형태의 망목 구조를 갖는다.
도 4f를 참조하면, 적어도 부분적으로 갭(34) 내에 충전된 실리콘 나이트라이드 막(36a)에 대하여 후처리 단계를 수행한다. 전술한 바와 같이, 후처리는 예를 들어, 실리콘 나이트라이드 막(36a)의 표면을 치밀화하는 것으로서, 산소 또는 탄소와 같은 외부의 불순물들이 실리콘 나이트라이드 막 내로 침투하는 것을 방지할 수 있는 기술적 효과가 있다. 후처리는 다양한 방식, 예를 들어 플라즈마 처리, UV 처리, 또는 순간 급속 열처리 등으로 수행할 수 있다. 본 실시예에서는, 후처리를 플라즈마 처리로 하였으며, 상기 플라즈마 처리는 헬륨 또는 아르곤 기체를 공급하면서 기판 위에 플라즈마를 발생시키는 인시튜 플라즈마 처리 방식으로 수행할 수 있다.
도 4g를 참조하면, 갭(34)을 후처리된 실리콘 나이트라이드 막(36)으로 완전히 충전한 후 층(32)의 상부면이 노출되도록, 예를 들어 에치백 공정을 통해 표면을 평탄화한 것을 보여준다. 실리콘 나이트라이드 막(36a)으로 갭(34)을 적어도 부분적으로 충전한 후 실리콘 나이트라이드 막에 대하여 후처리를 수행하고, 이어서 다시 실리콘 나이트라이드 막(36a)으로 갭(34)을 적어도 부분적으로 충전한 후 실리콘 나이트라이드 막에 대하여 후처리를 수행하는 것을 반복하면서 갭(34)을 완전히 충전할 수 있다. 갭(34)의 충전 과정에 대하여는 추후 상세히 설명하겠다.
도 7은 본 발명의 예시적 실시예들에 따른 기판 처리 방법의 공정 시퀀스를 나타내는 도면이다.
도 7을 참조하면, 본 발명의 예시적 실시예들에 따른 기판 처리 방법, 예를 들어 갭필 공정의 공정 시퀀스를 나타내는 도면이다. 본 발명의 갭필 공정은 시간을 나타내는 가로축을 따라 크게 막 형성 단계(film forming step)와 후처리 단계(post treatment step)를 포함할 수 있다. 구체적으로 막 형성 단계는 도 4b 내지 4e에 해당할 수 있으며, 후처리 단계는 도 4f에 해당할 수 있다.
도 7을 참조하면, 막 형성 단계는 갭(34) 내에 유동막, 예를 들어 유동성 실리콘 나이트라이드 막(36a)을 형성하는 단계이다. 막 형성 단계에서는 실리콘 전구체 소스와 질소 함유 기체가 반응 공간 내에 함께 공급된다. 이때 실리콘 전구체 소스는 아르곤 소스 캐리어 기체에 의해 운반되며, 반응 공간 내에는 퍼지 가스, 예를 들어 아르곤 가스가 연속적으로 흐를 수 있다.
한편, 구체적으로 도시되지 않았지만, 막 형성 단계와 후처리 단계 사이 또는 후처리 단계와 막 형성 단계 사이에는 퍼지 단계가 포함될 수 있으며, 상기 퍼지 단계에서는 막 형성 단계에서 공급되고 남은 과잉의 실리콘 전구체 소스 또는 질소 함유 기체, 또는 반응 부산물들이 제거될 수 있다. 한편, 막 형성 단계 내에서도 실리콘 전구체 소스 또는 질소 함유 기체는 연속적으로 공급될 수 있지만, 간헐적으로 및 순차적으로 공급될 수도 있다. 이 경우 실리콘 전구체 소스 또는 질소 함유 기체가 공급되지 않는 단계 동안에는 퍼지가 수행될 수 있다.
전술한 바와 같이, 본 발명의 예시적 실시예들에 사용되는 실리콘 전구체 소스로서는 예를 들어, 2개 내지 약 10개 정도의 체인 구조를 갖는 저중합체 실리콘 전구체 소스가 사용될 수 있다. 본 발명의 예시적 실시예들에 사용되는 질소 함유 기체로서는 N2, N2O, NO2, NH3, N2H2, N2H4, 이들의 라디칼 중의 적어도 하나, 또는 이들의 혼합물로부터 선택하여 사용할 수 있다.
상기 막 형성 단계에서의 반응 공간 내의 기판의 온도는 예를 들어 약 100℃ 이하, 바람직하게는 약 30℃ 내지 약 70℃로 유지할 수 있다. 전술한 반응 공간 내의 기판의 온도는 반응 공간 내의 공정 온도 또는 실리콘 전구체 소스의 용기 온도를 예를 들어 약 100℃ 이하, 바람직하게는 약 30℃ 내지 약 70℃로 유지함으로써 유지될 수도 있다. 그리고, 반응 공간 내에 플라즈마 상태를 생성하기 위해 상대적으로 낮은 RF 전력, 예를 들어 약 100 W 내지 약 500 W, 바람직하게는 약 200 W 내지 약 400 W의 RF 전력을 인가할 수 있다. 막 형성 단계 동안의 반응 공간 내의 압력은 약 0.5 Torr 내지 약 10 Torr, 바람직하게는 약 2 Torr 내지 약 6 Torr 범위로 유지되도록 한다.
도 7을 계속하여 참조하면, 막 형성 단계 이후에 이어지는 후처리 단계는 갭 내에 적어도 부분적으로 충전된 유동막의 표면을 치밀화하는 단계일 수 있다. 후처리 단계는 도 4f에 해당하는 단계이다. 후처리 단계는 갭(34) 내에 적어도 부분적으로 충전된 유동막, 예를 들어 실리콘 나이트라이드 막(36a)의 표면을 치밀화하는 것으로서, 산소 또는 탄소와 같은 외부의 불순물들이 실리콘 나이트라이드 막(36a) 내로 침투하는 것을 감소 또는 방지하기 위한 것이다. 후처리는 예를 들어, 플라즈마 처리에 의해 수행될 수 있다. 상기 플라즈마 처리는 헬륨 또는 아르곤 기체 등의 처리 가스를 공급하면서 반응 공간 내에 상대적으로 큰 RF 전력, 예를 들어 약 300 W 내지 약 1,500 W, 바람직하게는 약 500 W 내지 약 1,000 W의 RF 전력을 인가할 수 있다. 막 형성 단계 동안의 반응 공간 내의 압력은 약 0.5 Torr 내지 약 10 Torr, 바람직하게는 약 2 Torr 내지 약 6 Torr 범위로 유지되도록 한다.
한편, 상기 막 형성 단계 및 상기 후처리 단계는 동일한 공정 온도에서 수행할 수 있으며, 상기 막 형성 단계에서 상기 반응 공간에 인가되는 제1 RF 전력보다 상기 후처리 단계에서 상기 반응 공간에 인가되는 제2 RF 전력을 크게 함으로써, 형성되는 막의 표면을 보다 용이하게 치밀화할 수 있다.
대안적으로, 상기 막 형성 단계 및 상기 후처리 단계는 동일한 크기의 RF 전력이 인가되는 플라즈마 상태에서 수행하되, 상기 막 형성 단계에서 상기 반응 공간에 인가되는 기판의 제1 온도보다 상기 후처리 단계에서 상기 반응 공간에 인가되는 제2 온도를 높게 함으로써, 형성되는 막의 표면을 보다 용이하게 치밀화할 수 있다.
한편, 도 7에 도시된 바와 같이, 막 형성 단계는 N회 수행될 수 있으며, 후처리 단계는 M회 수행될 수 있다. 이에 대해서는 도 8과 관련하여 구체적으로 살펴본다.
도 8은 본 발명의 예시적 실시예들에 따른 기판 처리 방법의 흐름도이다. 도 8을 도 4a 내지 4f 및 도 7과 함께 참조하면서, 본 발명의 예시적 실시예들에 따른 갭필 공정에 대하여 설명한다.
먼저 단계 S310에서, 반응 공간 내에 갭 구조를 갖는 기판을 제공한다. 단계 S310은 도 4a의 공정 단계에 해당한다.
단계 S320에서, 갭 내에 유동막을 형성한다. 단계 S320은 도 4b 내지 4g의 공정 단계에 해당한다. 또한, 단계 S320은 도 7의 막 형성 단계의 일부에 해당한다. 즉, 단계 S320은 도 4g에 도시된 바와 같이 갭(34) 내에 유동막, 예를 들어 도 4e 및 4f에서의 유동성 실리콘 나이트라이드 막(36a)이 적어도 부분적으로 충전될 때까지 수행된다. 갭 내에 유동막을 형성하는 단계 S320을 제1 서브-사이클로 지칭할 수 있으며, 상기 제1 서브-사이클은 복수 회 반복하여 수행될 수 있다. 일부 실시예들에서는, 필요에 따라 제1 서브-사이클이 단지 1회만 수행될 수도 있다.
단계 S330에서, 제1 서브-사이클의 종료 여부가 판단된다. 제1 서브-사이클의 종료 여부에 대한 판단은 다양한 방식으로 결정될 수 있다. 제1 서브-사이클의 반복 횟수를 프로그램으로 사전에 설정한 후, 사전에 설정된 횟수에 도달하였는지 여부로 제1 서브-사이클의 종료 여부를 판단할 수 있다. 또는 제1 서브-사이클의 진행 시간을 프로그램으로 사전에 설정한 후, 사전에 설정된 시간에 도달하였는지 여부로 제1 서브-사이클의 종료 여부를 판단할 수 있다. 또는 갭(34)의 높이 및 폭을 사전에 확인한 후에 제1 서브-사이클의 수행의 결과로 갭(34) 내에 형성되는 유동막의 두께가 사전에 설정된 두께에 도달하였는 지 여부로 제1 서브-사이클의 종료 여부를 판단할 수 있다. 단계 S330에서 '아니오'로 판단되면 단계 S320이 반복되며, '예'로 판단되면 단계 S340으로 진행된다.
단계 S340에서, 갭 내에 형성된 유동막에 대해 후처리를 진행한다. 단계 S340은 도 4F의 공정 단계에 해당한다. 또는, 단계 S340은 도 7의 막 형성 단계의 일부가 진행된 후, 즉 유동막이 갭(34) 내에 부분적으로 충전된 후에 진행될 수 있다. 유동막에 대해 후처리 하는 단계 S340을 제2 서브-사이클로 지칭할 수 있으며, 상기 제2 서브-사이클은 복수 회 반복하여 수행될 수 있다. 일부 실시예들에서는, 필요에 따라 제2 서브-사이클이 단지 1회만 수행될 수도 있다.
단계 S350에서, 제2 서브-사이클의 종료 여부가 판단된다. 제2 서브-사이클의 종료 여부에 대한 판단은 다양한 방식으로 결정될 수 있다. 예를 들어, 제2 서브-사이클의 반복 횟수를 프로그램으로 사전에 설정한 후, 사전에 설정된 횟수에 도달하였는 지 여부로 제2 서브-사이클의 종료 여부를 판단할 수 있다. 또는 제2 서브-사이클의 진행 시간을 프로그램으로 사전에 설정한 후, 사전에 설정된 시간에 도달하였는 지 여부로 제2 서브-사이클의 종료 여부를 판단할 수 있다. 단계 S340에서 '아니오'로 판단되면 단계 S340이 반복되며, '예'로 판단되면 단계 S360으로 진행된다.
단계 S360에서, 슈퍼-사이클의 종료 여부가 판단된다. 슈퍼-사이클은 제1 서브-사이클 및 제2 서브-사이클을 포함할 수 있다. 일 실시예에서, 1회의 슈퍼-사이클은 1회의 제1 서브-사이클 및 1회의 제2 서브-사이클을 포함할 수 있지만, 다른 실시예들에서 1회의 슈퍼-사이클은 복수 횟수(예를 들어, 도 7에서 N회)의 제1 서브-사이클 및/또는 복수 횟수(예를 들어, 도 7에서 M회)의 제2 서브-사이클을 포함할 수 있다.
슈퍼-사이클의 종료 여부에 대한 판단은 다양한 방식으로 결정될 수 있다. 제1 서브-사이클 및 제2 서브-사이클의 반복 횟수를 프로그램으로 사전에 설정한 후(예를 들어, 각각 N회 및 M회), 사전에 설정된 횟수에 도달하였는 지 여부로 슈퍼-사이클의 종료 여부를 판단할 수 있다. 또는 제1 서브-사이클 및 제2 서브-사이클의 진행 시간을 프로그램으로 사전에 설정한 후, 사전에 설정된 시간에 도달하였는 지 여부로 슈퍼-사이클의 종료 여부를 판단할 수 있다. 또는 갭(34) 내에 충전되는 유동막의 두께가 사전에 설정된 두께에 도달하였는 지 여부로 슈퍼-사이클의 종료 여부를 판단할 수 있다. 또는 갭(34) 내에 유동막이 완전히 충전되었는지 여부로 슈퍼-사이클의 종료 여부를 판단할 수 있다.
한편, 슈퍼-사이클은 갭(34) 내에 유동막이 완전히 충전되기 전이라도 종료될 수 있다. 예를 들어, 갭(34) 내에 유동막이 완전히 충전되기 전에 갭(34)의 종횡비가 충분히 작아져서 후속 갭필 공정에서 갭(34) 내에 보이드가 발생할 우려가 없어지면 본 발명에 따른 슈퍼-사이클은 종료되고 일반적인 플라즈마 화학기상 증착법을 통해 갭(34)의 충전되지 않은 나머지 부분을 충전시킬 수도 있다. 단계 S360에서 '아니오'로 판단되면 공정은 단계 S320로 돌아가서 갭 내에 유동막을 형성하는 제1 서브-사이클과 유동막에 대해 후처리하는 제2 서브-사이클을 계속할 수 있다. 단계 S360에서, '예'로 판단되면 단계 S370으로 진행된다.
단계 S370에서, 슈퍼-사이클 단계가 종료된 것으로 판단되면, 갭 구조의 표면을 평탄화할 수 있다. 단계 S370은 도 4g에 해당한다. 예를 들어 에치백(etch back) 공정을 통해 표면을 평탄화하여 갭필 공정을 완료한다.
실시예들
이하, 본 발명의 예시적 실시예들에 따른 기판 처리 공정을 수행하였다. 실리콘 전구체 소스로서는 트리머-TSA를 사용하였으며, 질소 함유 기체로서는 NH3 기체를 사용하였다. 도 7의 막 형성 단계와 후처리 단계는 동일한 반응기에서 동일한 온도 조건하에 인시튜(in-situ)로 진행하였다. 구체적인 공정 조건들을 아래 표 1에 나타냈다.
단계 조건들 시간
(초)
막 형성
단계		 가스 (sccm) Ar 0 내지 3000(바람직하게는 500 내지 2000) <600
NH3 0 내지 2500(바람직하게는 500 내지 2000)
캐리어 Ar 0 내지 3000(바람직하게는 500 내지 2000)
플라즈마
조건		 RF 전력(W) 100 내지 500(바람직하게는 200 내지 400)
RF 주파수(Mhz) 13 내지 60(바람직하게는 20 내지 30)
공정 압력 (Torr) 0.5 내지 10(바람직하게는 2 내지 6)
공정 온도 (℃) 0 내지 100(바람직하게는 30 내지 70)
Si 소스 트리머-TSA
Si 소스 용기 온도 (℃) 70
후처리
단계		 가스 (sccm) Ar (or He) 0 내지 3000(바람직하게는 200 내지 2000) <1800
플라즈마
조건		 RF 전력(W) 300 내지 1500(바람직하게는 500 내지 1000)
RF 주파수(Mhz) 13 내지 60(바람직하게는 20 내지 30)
공정 압력 (Torr) 0.5 내지 10(바람직하게는 2 내지 6)
공정 온도 (℃) 0 내지 100(바람직하게는 30 내지 70)
도 10은 본 발명의 예시적 실시예들에 따라 형성된 실리콘 나이트라이드 막의 굴절율의 비교 그래프이다.
도 10을 참조하면, 후처리 단계를 수행하지 않은 경우, 후처리 단계에서 Ar 플라즈마 처리를 한 경우, 및 He 플라즈마 처리를 한 경우의 각각에 대하여 형성된 실리콘 나이트라이드 막의 굴절율들을 나타낸 비교 그래프이다. 후처리 단계를 수행하지 않은 경우의 굴절율은 1.59이며, 후처리 단계에서 Ar 플라즈마 처리를 한 경우의 굴절율은 1.61이며, He 플라즈마 처리를 한 경우의 굴절율은 1.62이다. 따라서, 후처리 단계를 수행하지 않은 경우에 비하여, Ar 플라즈마 처리 또는 He 플라즈마 처리를 한 경우에는 모두 굴절율의 증가를 가져왔다. 굴절율이 높다는 것은 막이 치밀하다는 것을 의미하기 때문에 후처리 단계를 수행함으로써 형성된 막의 치밀도가 향상되었음을 알 수 있다.
도 11은 본 발명의 예시적 실시예들에 따라 형성된 실리콘 나이트라이드 막 내에 포함된 외부 불순물 함유량의 비교 그래프이다.
도 11을 참조하면, 후처리 단계를 수행하지 않은 경우, 후처리 단계에서 Ar 플라즈마 처리를 한 경우, 및 He 플라즈마 처리를 한 경우의 각각에 대하여 형성된 실리콘 나이트라이드 막 내에 포함된 외부 불순물인 산소 및 탄소의 함유량을 원자 농도(원자%)로 비교한 그래프이다. 후처리 단계를 수행하지 않은 경우의 산소 및 탄소의 함유량은 각각 24.2 원자% 및 5.3 원자%이며, 후처리 단계에서 Ar 플라즈마 처리를 한 경우의 산소 및 탄소의 함유량은 각각 18.2 원자% 및 1.7 원자%이며, He 플라즈마 처리를 한 경우의 산소 및 탄소의 함유량은 각각 18.7 원자% 및 2.0 원자%이다. 따라서, 후처리 단계를 수행하지 않은 경우에 비하여, Ar 플라즈마 처리 또는 He 플라즈마 처리를 한 경우에는 모두 산소 및 탄소의 함유량이 감소함을 나타내었다. 즉, 플라즈마 후처리를 통해 형성된 막의 표면이 치밀화됨으로써 산소 및 탄소 등의 외부 불순물의 침투를 감소시킬 수 있음을 알 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (20)

  1. 표면에 갭이 형성된 기판을 반응 공간 내에 제공하는 단계;
    상기 반응 공간 내에 저중합체(oligomer) 실리콘 전구체 및 질소 함유 기체를 공급하는 단계;
    상기 반응 공간 내를 플라즈마 상태로 유지하면서, 상기 기판의 상기 갭의 적어도 일부를 충전할 수 있도록 상기 기판 상에 유동성(flowability)을 갖는 실리콘 나이트라이드막을 형성하는 단계; 및
    상기 실리콘 나이트라이드막을 치밀화하는 단계;를 포함하는 기판 처리 방법.
  2. 청구항 1에 있어서,
    상기 저중합체 실리콘 전구체는 2 내지 10개의 체인 구조를 갖는 저중합체인 것을 특징으로 하는 기판 처리 방법.
  3. 청구항 1에 있어서,
    상기 질소 함유 기체는 N2, N2O, NO2, NH3, N2H2, N2H4, 이들의 라디칼 중의 적어도 하나, 혹은 이들의 혼합물로부터 선택되는 적어도 하나를 포함하는 것을 특징으로 하는 기판 처리 방법.
  4. 청구항 1에 있어서,
    상기 저중합체 실리콘 전구체는 트리머-TSA(Trimer-trisilylamine)이며, 상기 질소 함유 기체는 NH3인 것을 특징으로 하는 기판 처리 방법.
  5. 청구항 1에 있어서,
    상기 실리콘 나이트라이드 막을 형성하는 단계에서 상기 기판의 온도는 0℃ 내지 100℃ 사이에서 유지되는 것을 특징으로 하는 기판 처리 방법.
  6. 청구항 5에 있어서,
    상기 실리콘 나이트라이드 막을 형성하는 단계에서 상기 기판의 온도는 30℃ 내지 70℃ 사이에서 유지되는 것을 특징으로 하는 기판 처리 방법.
  7. 청구항 1에 있어서,
    상기 실리콘 전구체 및 상기 질소 함유 기체를 공급하는 단계에서, 상기 실리콘 나이트라이드 막 내의 Si 원자 : N 원자의 비율이 1:1 이상이 되도록 상기 실리콘 전구체 및 상기 질소 함유 기체를 공급하는 것을 특징으로 하는 기판 처리 방법.
  8. 청구항 1에 있어서,
    상기 실리콘 나이트라이드 막을 형성하는 단계에서는, 상기 실리콘 전구체 및 상기 질소 함유 기체를 상기 반응 공간 내로 공급하면서 RF 전력을 상기 반응 공간에 인가하여 상기 기판 위에서 플라즈마를 직접 발생시키는 인시튜 플라즈마 처리(in-situ plasma treatment)에 의해 상기 플라즈마를 발생시키는 것을 특징으로 하는 기판 처리 방법.
  9. 청구항 1에 있어서,
    상기 실리콘 나이트라이드 막을 치밀화하는 단계는 상기 실리콘 나이트라이드 막에 대하여 플라즈마 처리, UV 처리, 또는 급속 열처리(Rapid Thermal Process)로부터 선택되는 어느 하나를 사용하여 수행되는 것을 특징으로 하는 기판 처리 방법.
  10. 청구항 9에 있어서,
    상기 실리콘 나이트라이드 막을 치밀화하는 단계는 상기 플라즈마 처리로 수행되며, 상기 플라즈마 처리는 헬륨 또는 아르곤 기체를 공급하면서 상기 기판 위에서 플라즈마를 직접 발생시키는 인시튜 플라즈마 처리에 의해 수행되는 것을 특징으로 하는 기판 처리 방법.
  11. 청구항 10에 있어서,
    상기 실리콘 나이트라이드 막을 형성하는 단계 및 상기 실리콘 나이트라이드 막을 치밀화하는 단계는 동일한 공정 온도에서 수행되며, 상기 실리콘 나이트라이드 막을 치밀화하는 단계에서는 상기 실리콘 나이트라이드 막 형성 단계에서 상기 반응 공간에 인가되는 제1 RF 전력보다 큰 제2 RF 전력이 상기 반응 공간에 인가되는 것을 특징으로 하는 기판 처리 방법.
  12. 청구항 11에 있어서,
    상기 제1 RF 전력은 100 W 내지 500 W 범위이며, 상기 제2 RF 전력은 300 W 내지 1,500 W 범위인 것을 특징으로 하는 기판 처리 방법.
  13. 청구항 10에 있어서,
    상기 실리콘 나이트라이드 막을 형성하는 단계 및 상기 실리콘 나이트라이드 막을 치밀화하는 단계는 동일한 크기의 RF 전력 하에서 수행되며, 상기 실리콘 나이트라이드 막을 치밀화하는 단계는 상기 실리콘 나이트라이드 막 형성 단계에서의 제1 공정 온도보다 높은 제2 공정 온도에서 수행되는 것을 특징으로 하는 기판 처리 방법.
  14. 청구항 1에 있어서,
    상기 실리콘 나이트라이드 막을 형성하는 단계 및 상기 실리콘 나이트라이드 막을 치밀화하는 단계는 각각 복수회 반복하여 수행하는 것을 특징으로 하는 기판 처리 방법.
  15. 청구항 1에 있어서,
    상기 실리콘 나이트라이드 막을 형성하는 단계 및 상기 실리콘 나이트라이드 막을 치밀화하는 단계는 하나의 슈퍼-사이클을 이루며, 상기 슈퍼-사이클은 상기 갭 내에서 상기 실리콘 나이트라이드 막의 충전 정도에 따라 복수회 반복하여 수행되는 것을 특징으로 하는 기판 처리 방법.
  16. 기판을 반응 공간 내에 제공하는 단계;
    상기 반응 공간 내에 2 내지 약 10개 사이의 체인 구조를 갖는 저중합체 실리콘 전구체 및 질소 함유 기체를 공급하는 단계; 및
    상기 반응 공간 내를 플라즈마 상태로 유지하면서, 상기 기판 상에 유동성(flowability)을 갖는 실리콘 나이트라이드막을 형성하는 단계;를 포함하는 기판 처리 방법.
  17. 청구항 16에 있어서,
    상기 실리콘 나이트라이드막을 형성하는 단계 후에, 상기 실리콘 나이트라이드 막을 치밀화하는 단계를 더 포함하는 것을 특징으로 하는 기판 처리 방법.
  18. 청구항 16에 있어서,
    상기 질소 함유 기체는 N2, N2O, NO2, NH3, N2H2, N2H4, 이들의 라디칼 중의 적어도 하나, 혹은 이들의 혼합물로부터 선택되는 적어도 하나를 포함하는 것을 특징으로 하는 기판 처리 방법.
  19. 청구항 16에 있어서,
    상기 실리콘 나이트라이드 막을 형성하는 단계에서 상기 기판의 온도는 30 내지 70℃ 사이에서 유지되는 것을 특징으로 하는 기판 처리 방법.
  20. 청구항 16에 있어서,
    상기 실리콘 전구체 및 상기 질소 함유 기체를 공급하는 단계에서, 상기 실리콘 나이트라이드 막 내의 Si 원자 : N 원자의 비율이 1;1 이상이 되도록 상기 실리콘 전구체 및 상기 질소 함유 기체를 공급하는 것을 특징으로 하는 기판 처리 방법.
KR1020230045173A 2022-04-13 2023-04-06 기판 처리 방법 KR20230146994A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263330653P 2022-04-13 2022-04-13
US63/330,653 2022-04-13

Publications (1)

Publication Number Publication Date
KR20230146994A true KR20230146994A (ko) 2023-10-20

Family

ID=88307963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230045173A KR20230146994A (ko) 2022-04-13 2023-04-06 기판 처리 방법

Country Status (3)

Country Link
US (1) US20230335399A1 (ko)
KR (1) KR20230146994A (ko)
TW (1) TW202342804A (ko)

Also Published As

Publication number Publication date
US20230335399A1 (en) 2023-10-19
TW202342804A (zh) 2023-11-01

Similar Documents

Publication Publication Date Title
US20210257213A1 (en) Method of forming dielectric material layers using pulsed plasma power, structures and devices including the layers, and systems for forming the layers
KR20230121715A (ko) 쉼 또는 보이드 없이 트렌치 내에 충전된 막 형성 방법
US9396986B2 (en) Mechanism of forming a trench structure
CN113249706A (zh) 用于沉积间隙填充流体的方法及相关系统和设备
TW202134465A (zh) 形成結構之方法、膜結構、及反應器系統
US7297608B1 (en) Method for controlling properties of conformal silica nanolaminates formed by rapid vapor deposition
JP2020516060A (ja) 高アスペクト比トレンチをアモルファスシリコン膜で間隙充填するための２段階プロセス
KR102503141B1 (ko) 펄스화된 질화물 캡슐화
KR102655396B1 (ko) 고품질 얇은 필름들을 형성하기 위한 사이클식 순차 프로세스들
KR20080107270A (ko) 무기 실라잔계 유전체 막의 제조 방법
JP7374308B2 (ja) 誘電体材料を堆積する方法及び装置
KR20230043909A (ko) 실리콘 질화물 막들의 다층 증착 및 처리
KR20220052834A (ko) 유동성 갭 충진을 위한 방법 및 장치
JP2018531518A (ja) 先進ｃｍｐ及び凹部流れのための間隙充填膜の修正
KR20230146994A (ko) 기판 처리 방법
US20220301823A1 (en) Substrate processing method
KR20090017073A (ko) 원자층 박막 증착법을 이용한 실리콘다이옥사이드 박막제조방법
US20240047199A1 (en) Substrate processing method
US20240071747A1 (en) Substrate processing method
US20240063053A1 (en) Substrate processing method
TW202425076A (zh) 基板處理方法
TW202425222A (zh) 基板處理方法
US20240071749A1 (en) Substrate processing method
US20240071748A1 (en) Substrate processing method
WO2022158331A1 (ja) シリコン含有膜の形成方法及び処理装置