JP2002539640A - 半導体ウェーハ上のギャップの充填方法 - Google Patents
半導体ウェーハ上のギャップの充填方法Info
- Publication number
- JP2002539640A JP2002539640A JP2000606046A JP2000606046A JP2002539640A JP 2002539640 A JP2002539640 A JP 2002539640A JP 2000606046 A JP2000606046 A JP 2000606046A JP 2000606046 A JP2000606046 A JP 2000606046A JP 2002539640 A JP2002539640 A JP 2002539640A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- gap
- dielectric material
- frequency signal
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
Abstract
Description
するためのCVD処理装置を用いて、半導体ウェーハ上のギャップを誘電材料で
充填する方法に関する。
ップを充填するのを必要とする。ウェーハには、特定の処理工程が実行された後
に、多様な集積回路素子が組み込まれる。ギャップを充填する必要性は、特に0
.25μm以下のデザインルールを有する半導体ウェーハの製造に当てはまる。
ギャップは、シャロートレンチアイソレーション技術(shallow trench isolatio
n technique、STI)による絶縁目的のためにトランジスタ間に配置されていてよ
く、又はメタライゼーションプロセス工程(プレメタル誘電体;premetal diele
ctric、PMD)を予め行う(preceed)ポリシリコン信号ワイヤ間に配置されていて
よい。ギャップを充填するための誘電材料は、例えばSiO2、BPSG、PS
G、BSG、SiN等のような任意の公知の誘電材料であってよい。
雑か又は非効率的なCVD堆積プロセスが使用されていた。例えば、約350〜
400℃でのシラン/アルゴンガス混合物をベースとする高密度プラズマ(HD
P)−CVDリアクターは、同時の酸化物堆積及びスパッタリングを使用するの
に利用される。600℃でのシラン−ヘリウム混合物をベースとするHDP−C
VDプロセスも、ギャップを充填するのに使用される。しかしながら、ヘリウム
は極めて軽いイオンであり、かつそのスパッタ効率は殆どゼロである。このこと
は、ギャップの逆さまの充填をまねく。
るガラス(BPSG)又はテトラエチルオルトシリケート(TEOS)の堆積及
び引き続き850℃でのアニールを使用する。更に別の方法は、例えば低圧(L
P)−CVDリアクター中で、750℃を超えるガラス転移温度を上回るその場
でのリフローを使用し;ガラス自体が流動する。約400〜600℃でのガラス
転移温度未満で、大気圧以下(SA)−CVDリアクターが使用される。SAC
VDリアクターは、一般に20〜600トル(≒2.7〜80kPa)の範囲内
の圧力で操作する。
(mTorr)(≒0.13〜3.3Pa)の範囲内で操作する。反応室はかなり費用
がかかる。SACVDリアクターは、攻撃的なオゾン分子を使用する。ウェーハ
の所要時間はかなり遅いので、多数のSACVDリアクターは、並列で操作しな
ければならない。従って、HDP−CVD又はSACVDをベースとするプロセ
スは相当に費用がかかる。
のプラズマエンハンスド(PE)−CVD堆積を用いるフッ素ドープリンケイ酸
塩ガラスプロセス(FPSG)が開示されている。ギャップは高いアスペクト比
を有していてよい。プロセスは400〜500℃の温度で実施される。しかしな
がら、フッ素の使用は、ゲート酸化物が汚染され、損傷されうるか又はフッ素が
更に酸化されうるという欠点を有する。フッ素ドープ堆積材料は、サブクォータ
ーミクロンプロセス技術のラインレベルのより下部フロントエンドにおいて望ま
しくない。
充填を提供する、半導体ウェーハ上のギャップを充填するための改善された方法
を提供することである。
(PE)−CVD堆積装置を使用する。特に、温度は500〜700℃の範囲内
にある。そのようなPECVDプロセスにおいて、ハロゲンイオン又はラジカル
を使用する必要はない。本発明によるPECVD堆積プロセスは、任意の一般的
な誘電材料、例えばSiO2、BPSG、PSG、BSG、SiNに適用可能で
あり、かつギャップのコンフォーマル充填を提供する。PECVD反応室は妥当
な温度及び真空圧で操作するので、リアクターの費用はHDP−CVD装置のそ
れを下回る。PECVDリアクターのスループットは、SACVDリアクターよ
りも高い。実際に、本発明によるPECVD室はHDP−CVD室の約半分の費
用で済み、かつSACVD室のほぼ2倍のスループットを有する。
ー下に配置されたセラミック加熱素子により生じる。真空は真空ポンプにより発
生する。圧力は100ミリトル〜10トル(≒0.013〜1.3kPa)であ
る。
回る周波数、有利に13.5MHzを有する。高周波信号は、ウェーハの前面の
向かい側の室中に結合されている。本発明の好ましい実施態様によれば、第二の
高周波信号も室中に結合されている。第二高周波信号は、100kHz未満、有
利に約10kHzの周波数を有する。このことは、高周波信号の2つの周波数が
、少なくとも2桁分異なることを意味する。第一高周波信号は数百ワットの仕事
率を有する。第二高周波信号はより低い仕事率で適用される。双方の信号は、室
中に異なる結合手段を通して又は同じ結合手段を通して適用される。
、ハロゲン成分又はオゾンのようなラジカル成分の添加は必要ない。反応ガス又
は前駆物質ガス組成物は、次の組成の1つを有する: 堆積すべき 誘電材料 前駆物質 SiO2 TEOS、O2、N2又は SiH4、N2O、N2 SiN SiH4、N2O、NH3、N2 BSG TEOS、TEB、O2、N2又は SiH4、B2H6、N2O、N2 PSG TEOS、TEPO、O2、N2又は SiH4、PH3、N2O、N2 BPSG TEOS、TEB、TEPO、O2、N2又は SiH4、PH3、B2H6、N2O、N2 BSG/PSG/BPSG:ホウケイ酸塩ガラス/リンケイ酸塩ガラス/ホウリ
ンケイ酸塩ガラス TEB:ホウ酸トリエチル TEPO:リン酸トリエチル 本発明による方法により処理すべき半導体ウェーハは、充填すべき半導体ウェ
ーハの表面上にギャップを有する。ギャップは、例えば任意のドライエッチング
技術により、シリコン基板中にエッチングしておいたシャロートレンチであって
よい。トレンチは、同じ種類のトランジスタを互いに分離かつ絶縁するのに使用
する。このレイアウト構造は、一般にシャロートレンチアイソレーション(ST
I)と呼ばれる。
を充填することである。ポリシリコン、ケイ化タングステン及び窒化タングステ
ンからなる多層構造は、それぞれのプロセス工程の間にウェーハの上部に堆積さ
れる。局所的結線、例えばDRAMのゲート電極結線及びトレンチキャパシタ結
線を生じさせるためのパターン化後に、ギャップは、多層ポリシリコン配線構造
間に取り残されたままである。ギャップは、本発明のPECVDプロセスにより
誘電材料で充填されるべきである。ポリシリコン構造中のギャップは、17まで
の高いアスペクト比を有する。充填された平坦なポリシリコン−誘電体表面上に
、配線のための金属層が更に堆積されて存在する。従って、上述の誘電体は、プ
レメタル誘電体(PMD)として公知である。
温度のために十分高い移動性を有するので、これらの分子はギャップのボトムに
達してそこで堆積する。コーナー効果、即ち分子が最初にギャップの上部エッジ
で堆積する現象は、高められた温度のために、分子のより高い移動性により減少
する。反応室中に結合した第二高周波は、ギャップの上部エッジでスパッタ効果
を引き起こす。即ち、その場所で堆積する傾向にある分子は、第二高周波信号の
適用により再びゆるめられる。
すべきギャップ1は、半導体ウェーハ2の表面の上部に配置されている同じ種類
の2つのCMOS−トランジスタ間のギャップである。トランジスタ間の結合を
防止するために、トランジスタ間の基板は、トレンチ1により遮断されている。
この技術は、シャロートレンチアイソレーション(STI)と呼ばれる。図1は
、約400℃で運転する先行のPECVD堆積プロセスの適用を示している。双
方の例におけるギャップ充填材料は、例えば二酸化ケイ素(SiO2)からなる
。堆積プロセスの過程の間に、二酸化ケイ素はウェーハ表面上に成長する。これ
は、その後の時間点での堆積された材料の生じた厚さを示している連続した層3
a、3b、3c、3dにより図示されている。通常のPECVD反応パラメータ
下に、ギャップ1の上部エッジ4での堆積速度が、ギャップ1の側壁5で又はボ
トム6でよりも高いことに注意すべきである。結果として、SiO2はボトム6
でよりもギャップ1の上部エッジ4でより速く成長する。その結果、ギャップが
いっぱいにかつ均質に充填される前に、ギャップは上部表面で閉じる。ボイド7
はギャップの中心に取り残されている。
でさえも任意のボイドを有しないギャップの均質な充填を提供する。図2によれ
ば、半導体ウェーハは、ウェーハを収容するレセプター上にPECVD堆積装置
の反応室中に挿入される。室は、堆積プロセス中に真空ポンプにより100ミリ
トル〜10トル(≒0.013〜1.3kPa)の圧力まで排気される。室は、
SiO2堆積のためのTEOS、O2、N2又はSiH4、N2O、N2からな
る反応ガス組成物を含有する。室は、500℃を上回る温度、例えば600℃ま
で加熱される。加熱は、レセプター下のセラミック加熱素子により実施される。
例えば13.56MHzのRF信号は、プラズマを発生するために室中に結合し
ている。有利に、100kHzを有する第二RF信号も、室中に結合している。
第一RF信号及び第二RF信号の仕事率はそれぞれ、200mmシングルウェー
ハリアクターでは100〜1000Wである。堆積プロセスの過程の間に、分子
はウェーハの表面上に平らに堆積する。SiO2層の成長速度は殆ど堆積の全て
の場所で同じである。ギャップ1の上部エッジ4、側壁5、及びボトム6での成
長速度はおおよそ同じ大きさにある。このために、上部エッジ4でのコーナー丸
み付け効果が消えた。その高い移動性のために、反応ガス分子は、ギャップへと
達し、かつ殆ど同じ速度でそのボトム及びその側壁上に等しく堆積する。従って
、ギャップは、任意のボイドを有さずにSiO2で均質に充填される。図2中で
、連続した時間で堆積されたSiO2を示している層8a、…、8eは、コーナ
ー効果を有しない。しかしながら、堆積の終わりにギャップ1の上の中心に位置
する小さなノッチが残留する。ノッチは、引き続くポリシングの工程中に平坦化
される。ノッチは、ウェーハ表面の平坦性に著しい影響を及ぼさず、かつ更なる
処理に無視されてもよい。
効果を供給するので、コーナー領域4での材料堆積は直ちに、再びスパッタオフ
される。
表面上のギャップを誘電材料で充填するための特別なPECVD堆積プロセスを
提供する。PECVDの性質のために、このプロセス用機器は先行技術のギャッ
プ充填技術と比較して相対的に安価であり、かつ高い処理量を有している。
、 5 側壁、 6 ボトム、 7 ボイド、 8a〜8e 層
のプラズマエンハンスド(PE)−CVD堆積を用いるフッ素ドープリンケイ酸
塩ガラスプロセス(FPSG)が開示されている。ギャップは高いアスペクト比
を有していてよい。プロセスは400〜500℃の温度で実施される。しかしな
がら、フッ素の使用は、ゲート酸化物が汚染され、損傷されうるか又はフッ素が
更に酸化されうるという欠点を有する。フッ素ドープ堆積材料は、サブクォータ
ーミクロンプロセス技術のラインレベルのより下部フロントエンドにおいて望ま
しくない。 米国特許第5204138号明細書には、フッ素化された窒化ケイ素膜のため
のプラズマエンハンスドCVDプロセスが開示されている。このプロセスは、3
00〜600℃の温度で、約2〜10トルで運転する。フッ素化された窒化物膜
は、シリコントレンチ構造上で高いコンフォーマル性を示す。 国際特許出願公表第97/24761号明細書には、2工程のアプローチでト
レンチを充填する、ボイド不含のトレンチ−フィルプロセスが開示されている。
第一工程は、ウェーハ上に二酸化ケイ素の保護層をトレンチ中に堆積させること
を含む。第二工程は、保護層上に二酸化ケイ素のトレンチ−フィル層を形成させ
ることを含む。2つの工程は、ウェーハに対して異なるRFバイアスレベルを使
用する。トレンチ−フィルの間にウェーハの温度は、約200℃〜約700℃の
範囲内に維持される。 米国特許第5356722号明細書において、PECVD TEOS堆積のR
F仕事率は、13.56MHzの周波数又は100〜450kHzの範囲内のよ
り低い周波数で使用されることができる。
Claims (8)
- 【請求項1】 半導体ウェーハ上のギャップを誘電材料で充填する方法にお
いて、次の工程: − 前記の半導体ウェーハ(2)をプラズマエンハンスド化学蒸着処理装置の反
応室中に挿入し、 − プラズマ条件下及び真空条件下にCVD堆積を実施して、前記の誘電材料(
3a,…,3d;8a,…,8e)を前記の半導体ウェーハ(2)上に堆積させ
、 − 500℃を上回る温度でCVD堆積の工程を実施する ことを含むことを特徴とする、半導体ウェーハ上のギャップを誘電材料で充填す
る方法。 - 【請求項2】 前記装置の前記反応室中の前記の温度が500℃〜700℃
の範囲内にある、請求項1記載の方法。 - 【請求項3】 前記装置の前記反応室中のガス圧が100ミリトル〜10ト
ル(≒0.013〜1.3kPa)の範囲内にある、請求項1又は2記載の方法
。 - 【請求項4】 前記室中に第一高周波信号及び第二高周波信号を結合しかつ
前記の高周波信号に応じてプラズマを発生させる工程を含み、その際、前記の第
二高周波信号は、前記の第一高周波信号の周波数よりも少なくとも2桁分低い周
波数を有する、請求項1から3までのいずれか1項記載の方法。 - 【請求項5】 前記の第一周波数が10MHzより高く、かつ前記の第二周
波数が100kHzより低い、請求項4記載の方法。 - 【請求項6】 前記室は、CVD堆積の工程中にTEOS、SiH4、TE
B、B2H6、TEPO、PH3、O2、N2O、NH3、N2からなる群の任
意のガスを含有する反応ガス組成物で充填される、請求項1から5までのいずれ
か1項記載の方法。 - 【請求項7】 前記の誘電材料(3a,…,3d;8a,…,8e)で充填
すべき前記の半導体ウェーハ(2)上の前記ギャップを、前記の半導体ウェーハ
(2)上のトランジスタ間に形成させる、請求項1から6までのいずれか1項記
載の方法。 - 【請求項8】 前記の誘電材料で充填すべき前記の半導体ウェーハ上の前記
ギャップを、前記の半導体ウェーハの上部のメタライゼーション層の部分間に形
成させる、請求項1から6までのいずれか1項記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP99105494.1 | 1999-03-17 | ||
EP99105494 | 1999-03-17 | ||
PCT/EP2000/001763 WO2000055901A1 (en) | 1999-03-17 | 2000-03-01 | Method for filling gaps on a semiconductor wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002539640A true JP2002539640A (ja) | 2002-11-19 |
JP3492634B2 JP3492634B2 (ja) | 2004-02-03 |
Family
ID=8237795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000606046A Expired - Lifetime JP3492634B2 (ja) | 1999-03-17 | 2000-03-01 | 半導体ウェーハ上のギャップの充填方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6562734B2 (ja) |
EP (1) | EP1169733A1 (ja) |
JP (1) | JP3492634B2 (ja) |
KR (1) | KR100420753B1 (ja) |
TW (1) | TW494528B (ja) |
WO (1) | WO2000055901A1 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014112668A (ja) * | 2012-11-08 | 2014-06-19 | Novellus Systems Incorporated | ギャップフィルのための共形膜蒸着 |
US10008428B2 (en) | 2012-11-08 | 2018-06-26 | Novellus Systems, Inc. | Methods for depositing films on sensitive substrates |
US10037884B2 (en) | 2016-08-31 | 2018-07-31 | Lam Research Corporation | Selective atomic layer deposition for gapfill using sacrificial underlayer |
US10043655B2 (en) | 2010-04-15 | 2018-08-07 | Novellus Systems, Inc. | Plasma activated conformal dielectric film deposition |
US10062563B2 (en) | 2016-07-01 | 2018-08-28 | Lam Research Corporation | Selective atomic layer deposition with post-dose treatment |
US10269559B2 (en) | 2017-09-13 | 2019-04-23 | Lam Research Corporation | Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer |
US10361076B2 (en) | 2010-04-15 | 2019-07-23 | Lam Research Corporation | Gapfill of variable aspect ratio features with a composite PEALD and PECVD method |
US10373806B2 (en) | 2016-06-30 | 2019-08-06 | Lam Research Corporation | Apparatus and method for deposition and etch in gap fill |
US10559468B2 (en) | 2010-04-15 | 2020-02-11 | Lam Research Corporation | Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors |
US10804099B2 (en) | 2014-11-24 | 2020-10-13 | Lam Research Corporation | Selective inhibition in atomic layer deposition of silicon-containing films |
US11646198B2 (en) | 2015-03-20 | 2023-05-09 | Lam Research Corporation | Ultrathin atomic layer deposition film accuracy thickness control |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040016962A1 (en) * | 2002-04-30 | 2004-01-29 | Hideki Okumura | Semiconductor device |
JP2004165405A (ja) * | 2002-11-13 | 2004-06-10 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
KR100540637B1 (ko) * | 2002-12-28 | 2006-01-11 | 동부아남반도체 주식회사 | 반도체 소자의 제조 방법 |
DE10361697B4 (de) * | 2003-12-30 | 2011-08-11 | Infineon Technologies AG, 81669 | Verfahren zum Herstellen einer Grabenstruktur mit Oxidationsauskleidung, zum Herstellen einer integrierten Halbleiterschaltungsanordnung oder eines Chips, zum Herstellen eines Halbleiterbauelements sowie mit diesem Verfahren hergestellte integrierte Halbleiterschaltungsanordnung, hergestellter Chip, hergestelltes Halbleiterbauelement |
US7884030B1 (en) | 2006-04-21 | 2011-02-08 | Advanced Micro Devices, Inc. and Spansion LLC | Gap-filling with uniform properties |
WO2011068033A1 (en) | 2009-12-04 | 2011-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
WO2011068037A1 (en) | 2009-12-04 | 2011-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9644271B1 (en) * | 2016-05-13 | 2017-05-09 | Lam Research Corporation | Systems and methods for using electrical asymmetry effect to control plasma process space in semiconductor fabrication |
TWI764008B (zh) * | 2018-06-19 | 2022-05-11 | 美商應用材料股份有限公司 | 高品質間隙填充的高偏壓沉積 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5204138A (en) * | 1991-12-24 | 1993-04-20 | International Business Machines Corporation | Plasma enhanced CVD process for fluorinated silicon nitride films |
US5356722A (en) * | 1992-06-10 | 1994-10-18 | Applied Materials, Inc. | Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity |
EP0759481A1 (en) * | 1995-06-23 | 1997-02-26 | Novellus Systems, Inc. | Method of depositing a stable fluorinated TEOS film |
US5643640A (en) | 1995-11-27 | 1997-07-01 | International Business Machines Corporation | Fluorine doped plasma enhanced phospho-silicate glass, and process |
EP0870327B1 (en) * | 1995-12-27 | 2002-09-11 | Lam Research Corporation | Method for filling trenches in a semiconductor wafer |
JPH09260484A (ja) * | 1996-03-25 | 1997-10-03 | Toshiba Corp | 半導体装置の製造方法 |
US6004873A (en) * | 1996-06-19 | 1999-12-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing the pattern sensitivity of ozone assisted chemical vapor deposited (CVD) silicon oxide insulator layers |
SG70035A1 (en) * | 1996-11-13 | 2000-01-25 | Applied Materials Inc | Systems and methods for high temperature processing of semiconductor wafers |
US6184158B1 (en) * | 1996-12-23 | 2001-02-06 | Lam Research Corporation | Inductively coupled plasma CVD |
US5741740A (en) * | 1997-06-12 | 1998-04-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Shallow trench isolation (STI) method employing gap filling silicon oxide dielectric layer |
US6153261A (en) * | 1999-05-28 | 2000-11-28 | Applied Materials, Inc. | Dielectric film deposition employing a bistertiarybutylaminesilane precursor |
-
2000
- 2000-03-01 WO PCT/EP2000/001763 patent/WO2000055901A1/en active Search and Examination
- 2000-03-01 JP JP2000606046A patent/JP3492634B2/ja not_active Expired - Lifetime
- 2000-03-01 EP EP00910747A patent/EP1169733A1/en not_active Withdrawn
- 2000-03-01 KR KR10-2001-7011813A patent/KR100420753B1/ko active IP Right Grant
- 2000-03-03 TW TW089103781A patent/TW494528B/zh not_active IP Right Cessation
-
2001
- 2001-09-17 US US09/954,414 patent/US6562734B2/en not_active Expired - Lifetime
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10043655B2 (en) | 2010-04-15 | 2018-08-07 | Novellus Systems, Inc. | Plasma activated conformal dielectric film deposition |
US11133180B2 (en) | 2010-04-15 | 2021-09-28 | Lam Research Corporation | Gapfill of variable aspect ratio features with a composite PEALD and PECVD method |
US11011379B2 (en) | 2010-04-15 | 2021-05-18 | Lam Research Corporation | Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors |
US10361076B2 (en) | 2010-04-15 | 2019-07-23 | Lam Research Corporation | Gapfill of variable aspect ratio features with a composite PEALD and PECVD method |
US10559468B2 (en) | 2010-04-15 | 2020-02-11 | Lam Research Corporation | Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors |
US10741458B2 (en) | 2012-11-08 | 2020-08-11 | Novellus Systems, Inc. | Methods for depositing films on sensitive substrates |
US10008428B2 (en) | 2012-11-08 | 2018-06-26 | Novellus Systems, Inc. | Methods for depositing films on sensitive substrates |
JP2014112668A (ja) * | 2012-11-08 | 2014-06-19 | Novellus Systems Incorporated | ギャップフィルのための共形膜蒸着 |
US10804099B2 (en) | 2014-11-24 | 2020-10-13 | Lam Research Corporation | Selective inhibition in atomic layer deposition of silicon-containing films |
US11646198B2 (en) | 2015-03-20 | 2023-05-09 | Lam Research Corporation | Ultrathin atomic layer deposition film accuracy thickness control |
US10957514B2 (en) | 2016-06-30 | 2021-03-23 | Lam Research Corporation | Apparatus and method for deposition and etch in gap fill |
US10373806B2 (en) | 2016-06-30 | 2019-08-06 | Lam Research Corporation | Apparatus and method for deposition and etch in gap fill |
US10679848B2 (en) | 2016-07-01 | 2020-06-09 | Lam Research Corporation | Selective atomic layer deposition with post-dose treatment |
US10062563B2 (en) | 2016-07-01 | 2018-08-28 | Lam Research Corporation | Selective atomic layer deposition with post-dose treatment |
US10037884B2 (en) | 2016-08-31 | 2018-07-31 | Lam Research Corporation | Selective atomic layer deposition for gapfill using sacrificial underlayer |
US10269559B2 (en) | 2017-09-13 | 2019-04-23 | Lam Research Corporation | Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer |
Also Published As
Publication number | Publication date |
---|---|
WO2000055901A1 (en) | 2000-09-21 |
KR20010113755A (ko) | 2001-12-28 |
KR100420753B1 (ko) | 2004-03-02 |
EP1169733A1 (en) | 2002-01-09 |
US6562734B2 (en) | 2003-05-13 |
US20020042186A1 (en) | 2002-04-11 |
TW494528B (en) | 2002-07-11 |
JP3492634B2 (ja) | 2004-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3492634B2 (ja) | 半導体ウェーハ上のギャップの充填方法 | |
US7097886B2 (en) | Deposition process for high aspect ratio trenches | |
US7595088B2 (en) | Hydrogen assisted HDP-CVD deposition process for aggressive gap-fill technology | |
US6331494B1 (en) | Deposition of low dielectric constant thin film without use of an oxidizer | |
US20020052119A1 (en) | In-situ flowing bpsg gap fill process using hdp | |
US7033945B2 (en) | Gap filling with a composite layer | |
US20020048969A1 (en) | Method of forming film, method of manufacturing semiconductor device, and film forming apparatus | |
US6624091B2 (en) | Methods of forming gap fill and layers formed thereby | |
US6479881B2 (en) | Low temperature process for forming intermetal gap-filling insulating layers in silicon wafer integrated circuitry | |
JP4633348B2 (ja) | 積層構造体の形成方法及び絶縁膜の集積方法 | |
JPH1074835A (ja) | 半導体装置の製造方法 | |
JP3601988B2 (ja) | 絶縁膜の形成方法 | |
US20030209805A1 (en) | Flourine doped SiO2 film and method of fabrication | |
JP3986674B2 (ja) | 半導体装置、その製造方法及び層間絶縁膜の形成方法 | |
KR100888186B1 (ko) | 절연막 형성 방법 | |
US6713406B1 (en) | Method for depositing dielectric materials onto semiconductor substrates by HDP (high density plasma) CVD (chemical vapor deposition) processes without damage to FET active devices | |
JPH05291415A (ja) | 半導体装置の製造方法 | |
JP3254207B2 (ja) | 絶縁膜の作製方法 | |
JPH11220024A (ja) | 半導体集積回路の製造方法及びその製造装置 | |
KR100325597B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR100623595B1 (ko) | 반도체 소자의 층간절연막 평탄화 방법 | |
JP2000323569A (ja) | 半導体集積回路装置およびその製造方法 | |
Leung et al. | Silicon-based dielectrics | |
JP2007088506A (ja) | 半導体装置、その製造方法及び層間絶縁膜の形成方法 | |
Xia et al. | Annabel S. Nickles, and Raman Achutharaman Applied Materials Inc., Santa Clara, California Charles B. Lewis Consultant, Moss Beach, California |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
R150 | Certificate of patent or registration of utility model |
Ref document number: 3492634 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |