KR100623595B1 - 반도체 소자의 층간절연막 평탄화 방법 - Google Patents

반도체 소자의 층간절연막 평탄화 방법 Download PDF

Info

Publication number
KR100623595B1
KR100623595B1 KR1020000036733A KR20000036733A KR100623595B1 KR 100623595 B1 KR100623595 B1 KR 100623595B1 KR 1020000036733 A KR1020000036733 A KR 1020000036733A KR 20000036733 A KR20000036733 A KR 20000036733A KR 100623595 B1 KR100623595 B1 KR 100623595B1
Authority
KR
South Korea
Prior art keywords
film
sio
interlayer insulating
insulating film
forming
Prior art date
Application number
KR1020000036733A
Other languages
English (en)
Other versions
KR20020002531A (ko
Inventor
안상태
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000036733A priority Critical patent/KR100623595B1/ko
Publication of KR20020002531A publication Critical patent/KR20020002531A/ko
Application granted granted Critical
Publication of KR100623595B1 publication Critical patent/KR100623595B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02065—Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 미세 패턴 매립시 막의 안정성을 향상시키기 위한 초미세 패턴 매립특성이 우수한 층간절연막의 평탄화 방법에 관한 것으로, 반도체 기판 상부에 다수의 도전층패턴을 형성하는 단계; 상기 도전층패턴상에 제1보호막을 형성하는 단계; 상기 제1보호막 표면의 불순물을 제거하기 위해 습식세정하는 단계; 후속 SiOxHy막의 접착력 및 평탄도를 향상시키기 위하여 상기 제1보호막 표면을 플라즈마처리하는 단계; 상기 플라즈마처리된 제1보호막 상에 저압화학적기상증착법을 이용하여 SiOxHy막을 형성하는 단계; H2O2, H2O, O2 또는 N2O 중에서 선택된 어느 하나의 반응소스와 비활성가스를 이용한 혼합가스 분위기하에서 상기 SiOxHy막의 단차를 완화시키는 단계; 후속 열공정으로 인해 상기 SiOxHy막이 균열되는 것을 방지하기 위한 제2보호막을 형성하는 단계; 및 상기 SiOxHy막의 막질을 치밀화시키는 단계를 포함하여 이루어진다.
층간절연막, 단차, 평탄도, 플라즈마처리, 치밀화

Description

반도체 소자의 층간절연막 평탄화 방법{METHOD FOR PLANARIZE DIELECTRIC LAYER IN SEMICONDUCTOR DEVICE }
도 1은 종래기술에 따라 평탄화된 층간절연막을 도시한 도면,
도 2는 본 발명의 실시예에 따라 평탄화된 층간절연막을 도시한 도면,
도 3은 본 발명의 실시예에 따른 층간절연막의 평탄화 방법의 공정 흐름도,
도 4는 종래기술과 본 발명의 실시예에 따른 평탄화 층간절연막의 단차완화를 비교한 도면.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 도전층패턴
23 : 제 1 보호막 24 : 플라즈마처리층
25 : SiOxHy 26 : 제 2 보호막
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 단차, 각도를 감소시킬 수 있도록 한 층간절연막의 평탄화 방법에 관한 것이다.
최근에 반도체 소자의 고집적화에 따라 고단차의 좁은 간격의 패턴사이를 내부 공공없이 절연막으로 채우고, 상기 절연막의 매립에 따른 단차를 줄이는 평탄화기술은 반도체소자의 제조에 있어 중요한 기술 중 하나로 대두되고 있다.
일반적으로 고단차의 좁은 패턴사이를 매립하기 위하여 BPSG(Boro Phosphorous Silicate Glass), 고밀도플라즈마 화학기상증착법(High Density Plasma Chemical Vapor Deposition; HDP CVD), SOG(Spin On Glass)를 사용한다.
상기 BPSG막을 사용하는 경우, 막 안정성, 갭필한계성 및 고온열처리에 의한 한계성이 있으며, 그리고 고밀도 플라즈마 화학기상증착법(HDP CVD)을 이용하여 좁은 패턴사이를 매립하고 화학적기계적연마공정(Chemical Mechanical Polishing; 이하 'CMP'라 약칭함)으로 연마하여 평탄화시키는 방법이 있으나, 이 역시 패턴매립특성의 한계성, 플라즈마 손실, 패턴모서리가 깍이는 문제점으로 패턴매립의 적용에는 한계점이 있다.
상기 SOG를 이용하는 경우, 미세패턴 매립 특성이 우수하나 고온공정에서 크랙(Crack)이 발생되고, 작은 패턴크기에서는 평탄도와 절연막이 이루는 각도가 우수하나 현재 사용되고 있는 DRAM의 셀블록(Cell block)과 같은 넓은 패턴에서는 전체 단차를 낮추지 못하는 단점이 있다.
이러한 문제점을 극복하기 위하여 최근에는 SiH4, H2O2 반응소스(Reactive source)를 이용하여 -10℃∼100℃사이의 저온에서 패턴사이를 매립하고 언도우프드 (Undoped) 층간절연막을 형성하는 방법이 제시되었다. 이러한 방법은 상기 반응소스를 이용한 저온산화막 형성시 평탄화특성에 의해 고단차의 패턴을 매립하면서 전체 단차를 줄여 후속 공정에 제약을 주는 각도를 매우 완만하게 해준다.
도 1a 내지 도 1b 는 종래기술에 따른 반도체 소자의 층간절연막의 형성 방법을 나타낸 도면이다.
도 1a 에 도시된 바와 같이, 반도체 기판(1)상에 도전층을 증착하고 상기 도전층을 선택적으로 패터닝하여 일정 간격을 갖는 도전층패턴(2)을 형성한다. 이어 상기 도전층패턴(2)을 포함한 전면에 제 1 층간절연막(3)을 증착한 후, 상기 절연막(3) 상부를 플라즈마 처리한다.
이어 SiH4+H2O2 반응 소오스를 이용하여 -10~50℃ 범위의 저온, 저압하에서 초미세 패턴사이를 매립하는 언도우프드 제 2 층간절연막(4)을 형성하고, 자체 평탄화한다. 이어 상기 제 2 층간 절연막(4)상에 플라즈마 화학 기상 증착 방법으로 일정 두께의 플라즈마 산화막(5)을 증착하고, 350~800℃에서 열처리한다.
그런데 이러한 종래기술은 도 1b 에 도시된 바와 같이, 상기 플라즈마산화막 (5), 제 2 층간절연막(4), 제 1 층간절연막을 선택적으로 식각하여 금속배선을 위한 콘택홀을 형성한 후, 습식식각 용액을 이용하여 세정을 실시하면 도전층패턴 사이의 제 1, 2 층간절연막의 콘택 측벽이 과도하게 손상되게 된다.
또한, 패턴 크기가 넓은 지역의 단차를 감소시키기 위해서는 평탄화 절연막의 두께를 증가시켜야 되고, 이로 인해 콘택형성시 두꺼운 산화막 식각 및 후속 금속증착에 많은 문제점을 내포하고 있으므로 평탄화 절연막의 낮은 두께로 전체 단 차를 감소시키는데는 한계가 있다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 고단차의 패턴사이를 매립하면서 단차와 각도를 감소시키고 소자 전체의 단차를 감소시키는데 적합한 층간절연막의 평탄화 방법을 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명은 반도체 기판 상부에 다수의 도전층패턴을 형성하는 단계; 상기 도전층패턴상에 제1보호막을 형성하는 단계; 상기 제1보호막 표면의 불순물을 제거하기 위해 습식세정하는 단계; 후속 SiOxHy막의 접착력 및 평탄도를 향상시키기 위하여 상기 제1보호막 표면을 플라즈마처리하는 단계; 상기 플라즈마처리된 제1보호막 상에 저압화학적기상증착법을 이용하여 SiOxHy막을 형성하는 단계; H2O2, H2O, O2 또는 N2O 중에서 선택된 어느 하나의 반응소스와 비활성가스를 이용한 혼합가스 분위기하에서 상기 SiOxHy막의 단차를 완화시키는 단계; 후속 열공정으로 인해 상기 SiOxHy막이 균열되는 것을 방지하기 위한 제2보호막을 형성하는 단계; 및 상기 SiOxHy막의 막질을 치밀화시키는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 실시예에 따라 평탄화된 층간절연막을 도시한 도면이고, 도 3은 본 발명의 실시예에 따른 층간절연막의 평탄화 공정 흐름도이다.
도 2에 도시된 바와 같이, 반도체기판(21)상에 형성된 도전층패턴(22) 사이를 매립하는 평탄화 절연막으로서, SiH4와 H2O2 혼합가스를 이용하여 저압화학기상증착법(LPCVD)으로 언도우프드 SiOxHy(24)를 형성한다. 또한, 상기 SiOxH y(24)의 하부에는 제 1 보호막(23)이 형성되고, 상부에는 제 2 보호막(25)이 형성된다.
그리고, 상기 제 1 보호막(23)을 형성하거나 생략하였을 때, 후속 층간절연막의 접착력 및 평탄화를 향상시키기 위한 플라즈마처리층이 형성되고, 상기 SiOxHy(24)이 깨지는 것을 방지하고 치밀화시키기 위하여 열처리를 실시한다.
도 2및 도 3을 참조하여 본 발명의 실시예에 따른 층간절연막의 평탄화 방법을 설명하기로 한다.
먼저 반도체 기판(21) 상부에 다수의 도전층패턴(22)을 형성하고, 상기 도전층패턴(22) 상부에 제 1 보호막(23)을 증착한다(101∼102). 이 때 상기 제 1 보호막(23)은 200℃∼800℃의 온도와 1mTorr∼700Torr의 압력하에서 SiH4, TEOS, O2, O3, N2O 반응가스를 이용하여 100∼10000Å 두께의 산화막으로 형성하거나, SiH4, N2, N2O, NH3 반응가스를 이용하여 질화막 또는 질화산화막으로 형성한다.
이어 상기 제 1 보호막(23) 표면에 잔류하는 불순물을 제거 또는 감소시키기 위한 세정공정(Cleaning)을 실시한다(103). 이 때, 상기 세정공정은 반도체기판 (21) 표면에 형성된 자연산화막(도시생략)이나 불순물을 제거하기 위해서 식각액과 완충액의 비율이 50:1∼70:1인 BOE (Buffered Oxide Etchant) 용액이나, H2SO4 와 H2O2 수용액을 2:1∼5:1 부피 비율로 섞어 상온∼150℃ 온도에서 세정하거나, SC(Standard Cleaning-1), SC-2 세정 또는 수용액을 5:1∼10:1 HF 로 묽게하여 습식식각 세정하는 방법으로 한가지 이상의 세정처리를 순차적으로 동시에 실시한다.
이어 상기 제 1 보호막(23)을 형성하였을 때 후속 층간절연막 형성전에, 상기 층간절연막의 접착력 및 평탄화를 향상시키기 위한 플라즈마처리(Plasma treatment)를 실시하여 플라즈마처리층(24)을 형성한다(104). 이 때, 상기 플라즈마처리층(24)는 후에 형성되는 비도핑절연막의 접착력과 평탄화를 향상시키기 위해서, 동일 장치내에서 N2, N2O, H2O, H2O2, SiCxHy(x=0∼4, y=0∼12), CHxFy(x,y는 10 이하) 또는 NH3 가스를 사용하여 100W∼10KW의 파워로 200℃∼500℃에서 10초∼10분동안 실시하고, 한가지 이상의 다양한 플라즈마 처리를 순차적으로 동시에 실시한다. 그리고 후공정에서 이루어지는 반응소오스들의 공급을 제어하므로써 표면처리 공정을 수행할 수도 있다.
이어 -10∼100℃의 온도와 1mTorr∼100Torr의 압력하에 SiH4, H2O2, H2O, N2O, O2, SiHa(CH3)b(a=0∼4, b=0∼4) 반응소스의 혼합가스를 이용한 화학적기상증착 공정을 진행할 때 발생되는 중간생성물 즉, 비도핑 절연막인 SiOxHy(x=0∼3, y=0∼1)(25)을 이용하여 상기 도전층패턴(22) 사이를 매립한다. 본 발명의 실시예에서는 SiH4와 H2O2 혼합가스를 이용하여 저압화학기상증착법(LPCVD)으로 상기 SiOxHy(24)를 형성한다. 이어 연속적으로 동일조건에서 전체 단차를 완화시키도록 SiOxHy(25)을 계속 증착하여 500∼10000Å의 두께로 형성하므로써 자체 평탄화시킨다(105).
상기 SiOxHy(25) 증착직후, H2O2, H2O, O2 또는 N2O 중에서 선택된 어느 하나의 반응소와 N2, Ar 또는 He 중에서 선택된 어느 하나의 비활성기체(Inert gas)를 이용한 혼합가스 분위기에서 -10℃∼100℃의 온도와 1mTorr∼100Torr의 압력에서 5초 이상 하나 이상의 가스를 순차적으로 동시에 유입시켜 상기 SiOxHy(25)의 유동성을 계속 유지하므로써 전체 단차를 더욱 감소시킨다(106).
이어 상기 SiOxHy(25)을 증착한 후 동일 장비에서 200℃∼500℃ 온도로 10초∼30분동안 1차 열처리하거나, 1mTorr∼100Torr에서 Ar, He, N2, N2O, NH3, O3, O2, SiH4, SiHa(CH3)b(a=0∼4, b=0∼4) 가스를 이용한 플라즈마로 10초∼30분동안 1차 열처리를 실시하여 SiOxHy (25)을 치밀화시킨다(107).
이어 연속적으로 TEOS, SiHa(CH3)b(a=0∼4, b=0∼4), SiH4, N2O, NH3, O2, O3, H2+O2 의 혼합가스 분위기에서 100℃∼900℃와 1mTorr∼100Torr의 압력으로 플라즈마 방법 또는 저압화학기상증착법(LPCVD), APCVD(Atomic Pressure CVD)법 중 어느 한 방법을 이용하여 50Å∼10000Å의 두께로 산화막 즉, 제 2 보호막(26)을 형성한다(108). 이 때, 상기 제 2 보호막(26)은 후속 열공시 SiOxHy(25)이 깨지는 것을 방지한다.
이어 SiOxHy(25) 막질의 치밀화를 위하여 O2, N2, O3, N2O 또는 H2+O2 의 혼합가스 분위기에서 300∼850℃ 에서 5분∼2시간동안 2차 열처리를 실시한다(109).
이어 후속공정에서 추가적인 보호막이나 콘택을 형성하여 후속 배선을 형성한다.
도 4 는 종래기술과 본 발명의 실시예에 따른 층간절연막의 평탄화정도를 비교한 도면으로서, 저온, 저압의 평탄화 절연막을 형성하였을 때의 단차와 초기 단차를 비교 설명하며, 도면에서 X축은 웨이퍼내의 거리이고, Y축은 단차를 나타낸다.
도 4에 도시된 바와 같이, 종래기술에서는 초기단차 10500Å(A)이 평탄화 층간절연막형성후 13000Å(B)으로 단차가 오히려 증가하였으며, 본 발명의 실시예에서는 넓은 패턴의 초기단차 10500Å(C)이 평탄화 층간절연막형성후 9000Å(D)으로 단차가 뚜렷이 감소됨을 알 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명의 층간절연막의 형성 방법은 초미세 패턴 사이에 공극없이 층간절연막을 매립할 수 있고, 자체 평탄화를 이루므로써 단차감소에 따른 후속 공정이 용이한 효과가 있다.

Claims (13)

  1. 층간절연막의 형성 방법에 있어서,
    반도체 기판 상부에 다수의 도전층패턴을 형성하는 단계;
    상기 도전층패턴상에 제1보호막을 형성하는 단계;
    상기 제1보호막 표면의 불순물을 제거하기 위해 습식세정하는 단계;
    후속 SiOxHy막의 접착력 및 평탄도를 향상시키기 위하여 상기 제1보호막 표면을 플라즈마처리하는 단계;
    상기 플라즈마처리된 제1보호막 상에 저압화학적기상증착법을 이용하여 SiOxHy막을 형성하는 단계;
    H2O2, H2O, O2 또는 N2O 중에서 선택된 어느 하나의 반응소스와 비활성가스를 이용한 혼합가스 분위기하에서 상기 SiOxHy막의 단차를 완화시키는 단계;
    후속 열공정으로 인해 상기 SiOxHy막이 균열되는 것을 방지하기 위한 제2보호막을 형성하는 단계; 및
    상기 SiOxHy막의 막질을 치밀화시키는 단계
    를 포함하여 이루어짐을 특징으로 하는 층간절연막의 평탄화 방법.
  2. 제 1 항에 있어서,
    상기 제 1 보호막은 200℃∼800℃의 온도와 1mTorr∼700Torr의 압력하에서 SiH4, TEOS, O2, O3, N2O 반응가스를 이용하여 100∼10000Å 두께의 산화막으로 형성하는 것을 특징으로 하는 층간절연막의 평탄화 방법.
  3. 제 1 항에 있어서,
    상기 제 1 보호막은 SiH4, N2, N2O, NH3 반응가스를 이용하여 질화막 또는 질화산화막으로 형성하는 것을 특징으로 하는 층간절연막의 평탄화 방법.
  4. 제 1 항에 있어서,
    상기 제1보호막 표면의 불순물을 제거하기 위해 습식세정하는 단계는,
    식각액과 완충액의 비율이 50:1∼70:1 인 BOE용액이나 H2SO4 와 H2O2 수용액을 2:1∼5:1 부피 비율로 섞어 상온∼300℃ 온도에서 이루어지는 것을 특징으로 하는 층간절연막의 평탄화 방법.
  5. 제 1 항에 있어서,
    상기 제1보호막 표면의 불순물을 제거하기 위해 습식세정하는 단계는,
    SC-1, SC-2 세정 또는 수용액을 5:1∼10:1 HF 로 섞어 이루어지는 것을 특징으로 하는 층간절연막의 평탄화 방법.
  6. 제 1 항에 있어서,
    상기 제1보호막 표면을 플라즈마처리하는 단계는,
    N2, N2O, H2O, H2O2, SiCxHy(x=0∼4, y=0∼12), CHxFy 또는 NH3 가스를 사용하여 100W∼10KW의 파워로 200℃∼500℃에서 10초∼10분동안 실시하는 것을 특징으로 하는 층간절연막의 평탄화 방법.
  7. 제 1 항에 있어서,
    상기 SiOxHy막을 형성하는 단계에서,
    상기 SiOxHy막은 -10∼100℃의 온도와 1mTorr∼100Torr의 압력하에 SiH4, H2O2, H2O, N2O, O2, SiHa(CH3)b(a=0∼4, b=0∼4) 반응소스의 혼합가스를 이용한 상기 저압화학적기상증착공정을 진행할 때 발생되는 중간생성물을 이용하는 것을 특징으로 하는 층간절연막의 평탄화 방법.
  8. 제 1 항에 있어서,
    상기 상기 SiOxHy막을 형성하는 단계는,
    연속적으로 동일조건에서 전체 단차를 완화시키도록 상기 SiOxHy을 계속 증착하여 500∼10000Å의 두께로 형성하는 것을 특징으로 하는 층간절연막의 평탄화 방법.
  9. 제 1 항에 있어서,
    상기 SiOxHy막의 단차를 완화시키는 단계는,
    상기 H2O2, H2O, O2 또는 N2O 중에서 선택된 어느 하나의 반응소스와 N2, Ar 또는 He 중에서 선택된 어느 하나의의 비활성가스를 이용한 혼합가스 분위기에서 -10℃∼100℃의 온도와 1mTorr∼100Torr의 압력에서 이루어지는 것을 특징으로 하는 층간절연막의 평탄화 방법.
  10. 제 1 항에 있어서,
    상기 SiOxHy막의 단차를 완화시키는 단계후,
    동일 장비에서 200℃∼500℃ 온도로 10초∼30분동안 열처리하거나, 또는 1mTorr∼100Torr에서 Ar, He, N2, N2O, NH3, O3, O2, SiH4, SiHa(CH3)b(a=0∼4, b=0∼4) 가스를 이용한 플라즈마로 10초∼30분동안 열처리하는 것을 특징으로 하는 층간절연막의 평탄화 방법.
  11. 제 1 항에 있어서,
    상기 제2보호막은,
    TEOS, SiHa(CH3)b(a=0∼4, b=0∼4), SiH4, N2O, NH3, O2, O3, H2+O2 의 혼합가스 분위기에서 100℃∼900℃와 1mTorr∼100Torr의 압력하에서 형성하는 것을 특징으로 하는 층간절연막의 평탄화 방법.
  12. 제 11 항에 있어서,
    상기 제 2 보호막은 플라즈마 방법, 저압화학기상증착법 또는 APCVD법 중 어느 한 방법을 이용하여 50Å∼10000Å의 두께로 형성된 산화막을 이용하는 것을 특징으로 하는 층간절연막의 평탄화 방법.
  13. 제 1 항에 있어서,
    상기 SiOxHy막의 막질을 치밀화시키는 단계는,
    O2, N2, O3, N2O 또는 H2+O2 의 혼합가스 분위기와 300∼850℃의 온도에서 5분∼2시간동안 이루어지는 것을 특징으로 하는 층간절연막의 평탄화 방법.
KR1020000036733A 2000-06-30 2000-06-30 반도체 소자의 층간절연막 평탄화 방법 KR100623595B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000036733A KR100623595B1 (ko) 2000-06-30 2000-06-30 반도체 소자의 층간절연막 평탄화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000036733A KR100623595B1 (ko) 2000-06-30 2000-06-30 반도체 소자의 층간절연막 평탄화 방법

Publications (2)

Publication Number Publication Date
KR20020002531A KR20020002531A (ko) 2002-01-10
KR100623595B1 true KR100623595B1 (ko) 2006-09-12

Family

ID=19675046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036733A KR100623595B1 (ko) 2000-06-30 2000-06-30 반도체 소자의 층간절연막 평탄화 방법

Country Status (1)

Country Link
KR (1) KR100623595B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832701B1 (ko) * 2002-12-28 2008-05-28 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000002421A (ko) * 1998-06-19 2000-01-15 김영환 반도체 장치의 다층 보호막 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000002421A (ko) * 1998-06-19 2000-01-15 김영환 반도체 장치의 다층 보호막 형성방법

Also Published As

Publication number Publication date
KR20020002531A (ko) 2002-01-10

Similar Documents

Publication Publication Date Title
KR101426483B1 (ko) 반도체 장치의 제조 방법
US6949447B2 (en) Method for fabricating isolation layer in semiconductor device
JP2002539640A (ja) 半導体ウェーハ上のギャップの充填方法
KR100477810B1 (ko) Ｎｆ3 ｈｄｐ 산화막을 적용한 반도체 소자 제조방법
KR20020041224A (ko) 반도체 소자의 층간절연막 형성방법
KR100623595B1 (ko) 반도체 소자의 층간절연막 평탄화 방법
KR100772275B1 (ko) 반도체 소자 및 그 제조 방법
KR20120098044A (ko) 반도체 장치의 제조 방법
KR100547243B1 (ko) 반도체 소자의 층간절연막 형성 방법
KR20010010919A (ko) 반도체 소자의 층간절연막 형성방법
KR100437541B1 (ko) 반도체소자의소자분리절연막형성방법
KR100367499B1 (ko) 반도체소자의제조방법
KR100520503B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100369338B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100492790B1 (ko) 반도체소자의소자분리절연막형성방법
KR100678007B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR20010045429A (ko) 반도체 소자의 층간절연막 형성 방법
KR100447259B1 (ko) 반도체소자의제조방법
KR100508531B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100507857B1 (ko) 반도체 소자의 제조방법
KR20010045420A (ko) 반도체 소자의 층간절연막 형성 방법
KR20050000871A (ko) 고밀도 플라즈마 갭필 향상 방법
KR100637095B1 (ko) 반도체 소자의 제조방법
KR20040048458A (ko) 반도체 소자의 소자분리막 형성방법
KR100459063B1 (ko) 반도체 소자의 금속 배선의 층간 절연막 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee