KR100369338B1 - 반도체 소자의 콘택홀 형성 방법 - Google Patents
반도체 소자의 콘택홀 형성 방법 Download PDFInfo
- Publication number
- KR100369338B1 KR100369338B1 KR10-1999-0017488A KR19990017488A KR100369338B1 KR 100369338 B1 KR100369338 B1 KR 100369338B1 KR 19990017488 A KR19990017488 A KR 19990017488A KR 100369338 B1 KR100369338 B1 KR 100369338B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- oxide film
- forming
- cleaning
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004140 cleaning Methods 0.000 claims abstract description 23
- 238000010438 heat treatment Methods 0.000 claims abstract description 13
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 238000009832 plasma treatment Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 4
- 239000003085 diluting agent Substances 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 3
- 239000007800 oxidant agent Substances 0.000 claims description 3
- 238000005336 cracking Methods 0.000 claims description 2
- 238000005108 dry cleaning Methods 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 238000000280 densification Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
- F16B47/00—Suction cups for attaching purposes; Equivalent means using adhesives
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 비교적 많은 수분이 함유된 층간절연막을 그 측벽에 노출시키는 콘택홀 형성 후의 세정공정에서 콘택홀 측벽이 손상되는 것을 효과적으로 방지할 수 있는 반도체 소자의 콘택홀 형성 방법에 관한 것으로, 비교적 많은 수분이 함유된 층간절연막을 그 측벽에 노출시키는 콘택홀을 형성하고, 콘택홀 형성을 위하여 식각마스크로 이용된 감광막 패턴을 제거하고, 묽은 세정 용액으로 콘택 측벽이 손상되지 않도록 단시간에 세정을 실시하는데 그 특징이 있다. 또한, 세정 공정 후 추가적으로 졍션에 산화막이 일정두께 이상으로 형성되지 않는 조건에서 열처리를 실시하여 층간절연막이 보다 치밀해지도록 하고, 자연산화막 제거를 위한 세정공정을 추가적으로 실시하는데 다른 특징이 있다.
Description
본 발명은 반도체 소자 제조 분야에 관한 것으로, 특히 콘택홀 형성 후 실시되는 세정공정으로 인한 콘택홀 측벽의 손상을 방지할 수 있는 반도체 소자의 콘택홀 형성 방법에 관한 것이다.
반도체 소자의 고집적화에 따라 단차가 크고 간격이 좁은 패턴 사이를 내부공공 없이 절연막으로 채워 평탄화시키는 기술은 반도체 소자 제조에 있어 중요한 기술 중 하나로 대두되고 있다. 단차가 크며 간격이 좁은 패턴 사이를 매립하기 위하여 기존의 BPSG(BoroPhospho Silicate Glass)막을 사용하는 경우는 막의 안정성, 매립(gap filling) 한계성 및 고온 열처리에 의한 한계성이 있다. 또한, 고밀도 플라즈마 화학기상증착법(High Density Plasma Chemical Vapor Deposition)으로 산화막을 증착하여 좁은 패턴 사이를 매립하고 화학기계적연마(Chemical Mechanical Polishing) 공정을 실시하여 평탄화시키는 방법이 있으나, 이 역시 패턴 매립 특성의 한계성, 플라즈마에 의한 손상, 패턴 모서리가 깎이는 문제점 등으로 인하여 패턴 매립에 적용하기에 적절하지 못하다.
전술한 문제점을 해결하기 위하여 SiH4및 H2O2를 반응소스로 -10 ℃ 내지 50 ℃ 사이의 저온에서 도핑되지 않은(undoped) 층간절연막을 형성하여 좁은 패턴 사이를 매립하는 방법이 제시되었다. 이와 같은 조건에 따라 형성된 층간절연막은 막내에 수분을 과다하게 보유하여, 후속 열처리 공정으로 수분이 완전히 제거되지 않고 과도한 수축에 의한 응력 집중으로 좁은 패턴 사이의 막질이 매우 취약해지는 문제점이 있으며, 이로 인해 콘택홀 형성 후 실시되는 습식 세정 공정에 의해 콘택홀 측벽이 손상되어 소자 적용에 많은 제약이 있다.
이하, 첨부된 도면 도1a 내지 도1d를 참조하여 종래 기술에 따른 콘택홀 형성 방법의 문제점을 보다 상세하게 설명한다.
도1a는 게이트 배선 등과 같은 다수의 미세 전도막 패턴(2)이 형성된 반도체 기판(1) 상에 절연막(3)을 형성하고, 이후 형성되는 산화막의 접착특성을 향상시키기 위하여 절연막(3) 표면을 플라즈마 처리한 후, 우수한 매립특성 및 자체 유동성을 나타내는 SiH4및 H2O2를 반응소스로 -10 ℃ 내지 50 ℃ 사이의 저온에서 도핑되지 않은 제1 산화막(4)을 형성하여 전도막 패턴(2) 사이를 채우고, 플라즈마 화학 증착 방법으로 제1 산화막(4) 상에 제2 산화막(5)을 형성하고, O2, O2및 H2의 혼합가스 또는 불활성 가스 분위기에서 350 ℃ 내지 800 ℃ 온도로 열처리 공정을 실시한 상태를 보이고 있다.
상기 절연막(3)은 후속되는 공정에서 수분 및 불순물이 전도막 패턴(2)으로 확산되는 것을 방지하기 위하여 형성하고, 제2 산화막(5)은 제1 산화막(4)이 깨어지는 것을 방지하기 위하여 형성한다. 한편, 제1 산화막(4)은 자체적으로 평탄화를 이룰 수 있는 두께 이상으로 형성한다.
도1b는 도1a의 Y-Y' 선을 따른 단면도로서, 상기 제2 산화막(5) 상에 콘택홀 형성을 위한 식각마스크(도시하지 않음)를 형성하고, 제2 산화막(5), 제1 산화막(4) 및 절연막을 식각하여 반도체 기판(1)을 노출시키는 콘택홀(6)을 형성하고, 식각마스크를 제거한 다음, 습식식각 용액을 이용한 세정공정을 실시함에 따라, 콘택홀(6) 측벽에 과도하게 손상된 부분(A)이 발생함을 보이고 있다..
도1c는 콘택홀 형성이 완료된 전체 구조 상에 배선을 이룰 폴리실리콘막(7)을 형성한 것을 보이는 단면도이고, 도1d는 도1c의 구조의 주사전자현미경(scanning electron microscope, SEM) 사진으로, 콘택홀 측벽이 과도하게 손상된 것을 보이고 있다.
전술한 바와 같이 이루어지는 종래의 콘택홀 형성 방법은 제2 산화막(5) 형성 후 실시되는 열처리 공정에서 전도막 패턴(2) 사이에 매립된 제1 산화막(4)에 포함된 수분이 완전히 탈리되지 않고 잔류되고, 열처리시 막의 과도한 수축으로 전도막 패턴 사이의 제1 산화막(4) 내에 응력이 집중됨에 따라, 콘택홀 형성 후 실시되는 세정공정에서 식각속도를 증가시키고 이에 따른 과도한 식각으로 인접한 콘택홀이 연결되어 배선의 합선 등을 유발하는 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 비교적 많은 수분이 함유된 층간절연막을 그 측벽에 노출시키는 콘택홀 형성 후의 세정공정에서 콘택홀 측벽이 손상되는 것을 효과적으로 방지할 수 있는 반도체 소자의 콘택홀 형성 방법을 제공하는데 그 목적이 있다.
도1a 내지 도1d는 종래 기술에 따른 콘택홀 형성 공정 단면도,
도2a 내지 도2c는 본 발명의 일실시예에 따른 콘택홀 형성 공정 단면도.
* 도면의 주요 부분에 대한 도면 부호의 설명
14: 제1 산화막 15: 제2 산화막
16: 콘택홀
상기와 같은 목적을 달성하기 위한 본 발명은 다수의 미세한 전도막 패턴이 형성된 반도체 기판상에 절연막을 형성하는 단계; 상기 절연막 상에 수분을 함유한 제1 산화막을 형성하는 단계; 상기 제1 산화막 상에 상기 제1 산화막의 균열을 방지하기 위한 제2 산화막을 형성하는 단계; 상기 제2 산화막이 형성된 결과물을 치밀화시키기 위한 열처리 공정을 실시하는 단계; 상기 제2 산화막, 제1 산화막 및 상기 절연막을 식각하여 콘택홀을 형성하는 단계; 식각제의 부피에 대한 희석제의 부피 또는 식각제의 부피에 대한 완충제의 부피가 적어도 50배인 식각용액으로 상기 콘택홀을 1차 세정하는 단계; 및 상기 콘택홀 바닥에 형성된 자연산화막 및 불순물을 제거하기 위해 상기 콘택홀을 2차 세정하는 단계를 포함하는 반도체 소자의 콘택홀 형성방법을 제공한다.
본 발명은 비교적 많은 수분이 함유된 층간절연막을 그 측벽에 노출시키는 콘택홀을 형성하고, 콘택홀 형성을 위하여 식각마스크로 이용된 감광막 패턴을 제거하고, 묽은 세정 용액으로 콘택 측벽이 손상되지 않도록 단시간에 세정을 실시하는데 그 특징이 있다. 또한, 세정 공정 후 추가적으로 졍션(junction)에 산화막이 일정두께 이상으로 형성되지 않는 조건에서 열처리를 실시하여 층간절연막이 보다 치밀해지도록 하고, 자연산화막 제거를 위한 세정공정을 추가적으로 실시하는데 다른 특징이 있다.
이하, 첨부된 도면 도2a 내지 도2c를 참조하여 본 발명의 일실시예에 따른 콘택홀 형성 방법을 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 게이트 배선 등과 같은 다수의 미세 전도막 패턴(12)이 형성된 반도체 기판(11) 상에 화학기상증착 방법으로 절연막(13)을 형성하고, 이후 절연막(13) 상에 형성되는 산화막의 접착특성을 향상시키기 위하여 절연막(13) 상에 질화산화막을 증착하거나 또는 절연막(13) 표면을 N2O 또는 O2가스 등의 산소를 함유한 가스를 이용하여 100 W 내지 500 W 조건에서 10초를 넘는 시간 동안 플라즈마 처리를 실시한다.
연속하여, 우수한 매립특성 및 자체 유동성을 나타내는 SiH4및 H2O2를 반응소스로 -10 ℃ 내지 50 ℃ 사이의 저온 및 100 torr 이하의 저압 조건에서, 수분을 함유하며 도핑되지 않은 제1 산화막(14)을 500 Å 이상의 두께로 형성하여 전도막패턴(12) 사이를 채운다. 이때 제1 산화막(14)은 자체적으로 평탄화를 이룰 수 있는 두께 이상으로 형성한다.
다음으로, 플라즈마 화학 증착 방법으로 산소에 대한 실리콘의 조성비율이 0.5 이상인 제2 산화막(15)을 제1 산화막(14) 상에 형성한다. 이때, 제2 산화막(15)은 제1 산화막(14)이 깨어지는 것을 방지하기 위한 것으로, SiH4및 N2O 가스를 사용하여 300 ℃ 내지 400 ℃ 온도에서 500 Å 이상의 두께로 형성한다. 다음으로, 치밀화를 위하여 O2, N2, O3, N2O 또는 O2및 H2의 혼합가스 분위기에서 350 ℃ 내지 800 ℃ 온도로 열처리 공정을 실시한다.
상기 절연막(13)은 후속되는 공정에서 수분 및 불순물이 전도막 패턴(12)으로 확산되는 것을 방지하기 위한 것으로, 550 ℃ 내지 800 ℃의 온도, 1 mtorr 내지 700 torr의 압력 조건에서 SiH4및 TEOS(TetraEthylOrthoSilicate) 중 어느 하나와, O2, O3또는 N2O 중 어느 하나를 반응가스로 이용하여 100 Å 두께 이상의 산화막을 형성하거나, NH3가스를 이용하여 질화막 또는 질화산화막을 형성한다. 상기 질화산화막은 SiH4, N2O 가스를 이용하여 300 ℃ 내지 400 ℃ 온도에서 플라즈마 방법으로 형성할 수도 있다.
이상의 절연막(13) 형성, 질화산화막 증착 또는 산소를 함유한 플라즈마 처리, 제1 산화막(14) 형성 및 제2 산화막(15) 형성 공정은 동일 장비 내에서 진행될 수 있다.
한편, 상기 제2 산화막(15) 형성 후 평탄화를 위하여 화학기계적연마 공정을 실시한다.
다음으로 도2a의 Y-Y' 선을 따른 단면도인 도2b에 도시한 바와 같이, 상기 제2 산화막(15) 상에 콘택홀 형성을 위한 식각마스크로서 감광막 패턴(도시하지 않음)을 형성하고, 제2 산화막(15), 제1 산화막(14) 및 절연막을 식각하여 반도체 기판(11)을 노출시키는 콘택홀(16)을 형성한다. 이어서, 감광막 패턴을 제거하고, HF(식각제)에 대한 NH4F(완충액, 희석제)의 부피비가 300 이상인 완충산화식각제(Buffered Oxide Etchant, BOE) 또는 HF(식각제)에 대한 H2O(희석제)의 부피비가 50 이상인 묽은 습식식각 용액을 이용하여 30초 이내의 단시간 동안 1차 세정 공정을 실시한다.
다음으로, 콘택 졍션(contact junction)에 일정두께 이상으로 추가적인 산화막이 형성되지 않도록 하면서 콘택홀(16) 측벽을 치밀화시키기 위하여, N2또는 Ar 등의 불활성 가스 분위기에서 300 ℃ 내지 750 ℃ 온도로 5분 이상 열처리하거나, N2, N2O 또는 O2로 플라즈마 처리하면서 300 ℃ 내지 500 ℃ 온도 범위에서 열처리를 1분 이상 실시한다.
이어서, 콘택홀 바닥에 형성된 자연산화막 및 불순물을 제거하기 위하여 2차 세정공정을 실시한다. 상기 2차 세정 공정은 HF에 대한 NH4F의 부피비가 100 이상인 완충산화식각제(BOE) 또는 HF에 대한 H2O의 부피비가 50 이상인 묽은 습식식각 용액을 이용하여 80초 이하의 시간 동안 실시하거나, CF4및 O2혼합가스 등을 이용한 건식 세정방법으로 40초 이하의 시간 동안 실시한다.
도2c는 전술한 공정이 완료된 전체 구조 상에 배선을 이룰 폴리실리콘막(17)을 형성한 상태를 보이는 SEM 사진으로서, 콘택홀 측벽이 손상되지 않고 양호하게 유지된 상태를 보이고 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 콘택홀 형성 후 묽은 완충산화식각제 또는 묽은 HF 용액으로 1차 세정 공정을 실시하고, 열처리 공정을 실시함으로써 콘택홀 측벽을 이루는 다공성의 절연막이 치밀해지도록 할 수 있으며, 콘택홀 형성 후 안정화된 후처리 기술을 확보할 수 있다. 또한, 반도체 기판 상에 매립 특성 및 유동 특성이 양호한 반응가스로 비교적 낮은 온도에서 제1 산화막을 형성함으로써 초미세 패턴 사이에 효과적으로 절연막을 매립할 수 있을 뿐만 아니라, 얕은 접합 파괴를 억제할 수 있다.
Claims (9)
- 다수의 미세한 전도막 패턴이 형성된 반도체 기판상에 절연막을 형성하는 단계;상기 절연막 상에 수분을 함유한 제1 산화막을 형성하는 단계;상기 제1 산화막 상에 상기 제1 산화막의 균열을 방지하기 위한 제2 산화막을 형성하는 단계;상기 제2 산화막이 형성된 결과물을 치밀화시키기 위한 열처리 공정을 실시하는 단계;상기 제2 산화막, 제1 산화막 및 상기 절연막을 식각하여 콘택홀을 형성하는 단계;식각제의 부피에 대한 희석제의 부피 또는 식각제의 부피에 대한 완충제의 부피가 적어도 50배인 식각용액으로 상기 콘택홀을 1차 세정하는 단계; 및상기 콘택홀 바닥에 형성된 자연산화막 및 불순물을 제거하기 위해 상기 콘택홀을 2차 세정하는 단계를 포함하는 반도체 소자의 콘택홀 형성방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 제1항에 있어서,상기 콘택홀의 측벽을 치밀화 시키기 위한 열처리공정은N2또는 불활성 가스 분위기에서 300 ℃ 내지 750 ℃ 온도로 적어도 5분 동안 실시하거나,N2, N2O 또는 O2로 플라즈마 처리하면서 300 ℃ 내지 500 ℃ 온도로 적어도 1분 동안 실시하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
- 제1항에 있어서,상기 콘택홀을 2차 세정하는 단계는,HF에 대한 NH4F의 부피비가 적어도 100인 완충산화식각제 또는 HF에 대한 H2O의 부피비가 적어도 50인 묽은 습식식각 용액을 이용하여 80초를 넘지 않는 시간 동안 습식세정을 실시하거나,CF4및 O2혼합가스를 이용하여 40초를 넘지 않는 시간 동안 건식세정을 실시하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
- 삭제
- 제1항에 있어서,상기 콘택홀을 1차 세정하는 단계는,HF에 대한 NH4F의 부피비가 적어도 300인 완충산화식각제 또는 HF에 대한 H2O의 부피비가 적어도 50인 습식식각 용액을 이용하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0017488A KR100369338B1 (ko) | 1999-05-15 | 1999-05-15 | 반도체 소자의 콘택홀 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0017488A KR100369338B1 (ko) | 1999-05-15 | 1999-05-15 | 반도체 소자의 콘택홀 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000073903A KR20000073903A (ko) | 2000-12-05 |
| KR100369338B1 true KR100369338B1 (ko) | 2003-01-24 |
Family
ID=19585734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0017488A KR100369338B1 (ko) | 1999-05-15 | 1999-05-15 | 반도체 소자의 콘택홀 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100369338B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101102050B1 (ko) * | 2005-06-30 | 2012-01-04 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택홀 형성방법 |
| KR101642994B1 (ko) * | 2010-01-19 | 2016-07-26 | 엘지전자 주식회사 | 오븐 |
-
1999
- 1999-05-15 KR KR10-1999-0017488A patent/KR100369338B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000073903A (ko) | 2000-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7429637B2 (en) | Compositions including perhydro-polysilazane used in a semiconductor manufacturing process and methods of manufacturing semiconductor devices using the same | |
| US6337282B2 (en) | Method for forming a dielectric layer | |
| KR0151051B1 (ko) | 반도체장치의 절연막 형성방법 | |
| KR100505419B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR100571658B1 (ko) | 반도체소자 제조 방법 | |
| US7087515B2 (en) | Method for forming flowable dielectric layer in semiconductor device | |
| US20040169005A1 (en) | Methods for forming a thin film on an integrated circuit including soft baking a silicon glass film | |
| US7172965B2 (en) | Method for manufacturing semiconductor device | |
| US7026256B2 (en) | Method for forming flowable dielectric layer in semiconductor device | |
| KR100369338B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100531467B1 (ko) | 반도체 소자의 층간절연막 형성 방법 | |
| KR100609980B1 (ko) | 피엠디막의 과식각 방지 방법 | |
| KR100492790B1 (ko) | 반도체소자의소자분리절연막형성방법 | |
| KR20010010919A (ko) | 반도체 소자의 층간절연막 형성방법 | |
| KR20010045420A (ko) | 반도체 소자의 층간절연막 형성 방법 | |
| KR100502671B1 (ko) | 반도체 소자의 갭필 방법 | |
| KR100513798B1 (ko) | 유동성 절연막의 평탄화 특성을 개선한 반도체 소자의제조방법 | |
| KR100437541B1 (ko) | 반도체소자의소자분리절연막형성방법 | |
| US6720276B2 (en) | Methods of forming spin on glass layers by curing remaining portions thereof | |
| KR100623595B1 (ko) | 반도체 소자의 층간절연막 평탄화 방법 | |
| KR100831972B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100428685B1 (ko) | 반도체 소자 제조 방법 | |
| KR100576462B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100461329B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20050067481A (ko) | 다공성절연막의 공극 확장을 방지한 반도체소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |