KR100505419B1 - 반도체 소자의 소자분리막 제조방법 - Google Patents

반도체 소자의 소자분리막 제조방법 Download PDF

Info

Publication number
KR100505419B1
KR100505419B1 KR10-2003-0025775A KR20030025775A KR100505419B1 KR 100505419 B1 KR100505419 B1 KR 100505419B1 KR 20030025775 A KR20030025775 A KR 20030025775A KR 100505419 B1 KR100505419 B1 KR 100505419B1
Authority
KR
South Korea
Prior art keywords
insulating film
film
trench
forming
treatment
Prior art date
Application number
KR10-2003-0025775A
Other languages
English (en)
Other versions
KR20040091978A (ko
Inventor
안상태
정성웅
손현철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0025775A priority Critical patent/KR100505419B1/ko
Priority to US10/738,399 priority patent/US6949447B2/en
Publication of KR20040091978A publication Critical patent/KR20040091978A/ko
Application granted granted Critical
Publication of KR100505419B1 publication Critical patent/KR100505419B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

본 발명은 반도체 소자의 소자분리막 제조방법을 개시한다. 개시된 발명은, 반도체기판내에 트랜치를 형성하는 단계; 상기 트랜치내부에 유동성 절연막을 형성하는 단계; 상기 유동성 절연막을 후세정처리하는 단계; 및 상기 유동성 절연막이 형성된 전체구조 상면에 치밀한 절연막을 형성하는 단계를 포함하여 구성되며, 트렌치 측벽의 활성영역부근에 미세공극이 발생되는 것을 효과적으로 방지할 수 있는 것이다.

Description

반도체 소자의 소자분리막 제조방법{METHOD FOR MANUFACTURING ISOLATION LAYER IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 소자분리막 제조방법에 관한 것으로, 보다 구체적으로는, 미세패턴 매립 특성을 향상시킬 수 있는 반도체 소자의 소자분리막 제조방법에 관한 것이다.
반도체의 소자의 집적도가 증가되면서 STI공정에서 소자 분리 절연막의 폭이 더욱 감소하고 있다. 현재 APCVD(Atmosphere Pressure Chemical Vapor Deposition)이나 HDP(High Density Plasma) CVD를 이용한 소자 분리 절연막이 사용되고 있지만, 샬로우 트랜치(이하, STI)의 폭이 감소하면서 기존의 절연막으로는 미세 패턴 매립 특성에 한계가 발생되고 있다.
또한, 유동성을 가진 SOD(Spin On Dilectric) 절연막의 경우 미세 패턴 매립 특성이 우수하지만 매립된 절연막의 밀도가 낮기에 후속 식각 및 세정공정에서 절연막의 손실에 의해 소자 절연 역할을 상실하며, 후속 이온주입 공정시 밀도가 낮은 STI 절연막내에 이온 침투로 인한 소자 특성의 저하가 발생된다.
이를 해결하기 위해서 SOD 절연막을 증착 후 치밀한 절연막을 다시 증착하는 방법이 연구 되었으나 미세 패턴의 폭보다 SOD로 증착할 수 있는 두께가 훨씬 크기 때문에 미세 패턴에 매립된 절연막을 더 치밀화시킬 수 없었다.
이러한 SOD 절연막을 유동성절연막으로 사용한 소자분리막 제조방법을 도 1 및 도 2를 참조하여 설명하면 다음과 같다.
도 1에 도시된 바와같이, 실리콘기판(11)상에 패드산화막(13)과 패드질화막(15)을 적층한후 트렌치 형성용 마스크(미도시)를 이용하여 이들과 함께 실리콘기판(11)을 과도식각하여 트렌치(17)를 형성한다.
그다음, 후속공정인 SOD 절연막(19)을 형성하기 전에 N2O 또는 O2 플라즈마를 이용한 플라즈마 처리를 수행한다.
이어서, 상기 트렌치(17)내에 SOD(spin on dielectric) 절연막(19)을 증착한 후 상기 SOD절연막(19)을 포함한 전체 구조의 상면에 후속공정으로 갭매립용 절연막(미도시)을 증착하여 소자분리막 형성공정을 계속해서 진행한다.
그러나, 이와 같은 종래기술에 의하면, 고집적 반도체소자의 제조시에 좁은 스페이스(narrow space)을 갖는 부분내에 유동성절연막을 형성하는 경우, 특히 트렌치내에 유동성절연막인 SOD 절연막 증착시에 트렌치측면의 활성영역옆에 도 1의 "A" 및 도 2의 사진에서와 같이 미세공극 (pore)이 발생하게 된다.
또한, 유동성절연막 증착전에 전처리공정으로 플라즈마 처리를 하는 경우에 N2O 대신에 O2플라즈마를 사용한다 하더라도 미세공극결함(pore defect)의 제거측면에서는 크게 개선되어지지 않는다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 트렌치 측벽의 활성영역부근에 미세공극이 발생되는 것을 효과적으로 방지할 수 있는 반도체 소자의 소자 분리막 제조방법을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일실시예에 따른 반도체 소자의 소자분리막 제조방법은. 반도체기판내에 트랜치를 형성하는 단계;
상기 트랜치내부에 유동성 절연막을 형성하는 단계;
상기 유동성 절연막을 후세정처리하는 단계; 및
상기 유동성 절연막이 형성된 전체구조 상면에 치밀한 절연막을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체소자의 소자분리막 제조방법은, 트랜치가 형성된 반도체 기판을 제공하는 단계;
상기 트랜치를 전처리하는 단계;
상기 전처리된 트랜치 하부에 소정의 유동성 절연막을 형성하는 단계;
상기 유동성절연막을 후세정처리하는 단계;
상기 유동성 절연막을 치밀화하는 단계;
상기 치밀화된 유동성 절연막이 형성된 전체구조 상면에 절연막을 형성하는 단계; 및
상기 절연막 상부에 더미용 절연막을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 반도체소자의 소자분리막 제조방법의 바람직한 실시예를 첨부한 도면에 의거하여 상세히 설명한다.
도 3a 및 도 3d는 본 발명의 일실시예에 따른 반도체소자의 소자분리막 제조방법을 설명하기 위한 공정단면도이고, 도 4a 내지 도 4d는 본 발명의 다른 실시예에 따른 반도체소자의 소자분리막 제조방법을 설명하기 위한 공정단면도이다.
또한, 도 5는 본 발명에 따른 반도체소자의 소자분리막 제조방법을 통해 얻어진 소자분리막에서 미세공극 발생이 감소된 것을 보여 주는 사진이다.
본 발명의 일실시예에 따른 반도체소자의 소자분리막 제조방법은, 먼저, 도 3a에 도시된 바와같이, 실리콘기판(31)상에 버퍼 역할을 하는 패드 산화막(33)과 산화를 억제하는 패드질화막(35)을 순차적으로 형성한후 상기 패드질화막(35) 상부에 소자 분리 예정 영역을 형성시키기 위한 감광막 패턴(37)을 형성한다.
그다음, 도 3b에 도시된 바와같이, 상기 감광막 패턴(37)을 마스크로 하여, 패드질화막(35), 패드 산화막(33) 및 실리콘 기판(31)을 소정 깊이만큼 식각하여 트랜치(39)를 형성한다.
이어서, 상기 감광막패턴(37)을 제거하고, 트랜치 식각시 유발되는 스트레스를 제거하기 위해 트랜치(39)가 형성된 실리콘기판(31)상에 희생산화막(도시되지않음)을 형성 및 제거함으로써 식각 데미지를 완화한다. 또한, 사이드 월 산화(side wall oxidation)공정을 수행하여 트랜치내에 박막의 산화막(미도시)을 형성하거나, 유동성 절연막 증착하기 전에 실리콘기판의 트렌치계면사이로 발생할 수 있는 누설전류를 방지하기 위하여 600℃ 이상의 퍼니스에서 20∼200Å 산화막을 형성시킬 수도 있다. 이때, 트랜치의 월 산화시에 형성된 산화막의 손실을 막기 위해 추가로 실리콘기판의 트랜치내부에 LPCVD 또는 ALD 방식으로 약 10∼200Å 정도의 질화막을 형성할 수도 있다. 한편, 유동성 절연막 또는 HDP-CVD 증착시에 발생될 수 있는 실리콘기판의 결함을 방지하기 위하여 트렌치에 10∼200Å 두께의 질화막과 산화막을 순차적으로 증착할 수도 있다.
그다음, 후속공정인 유동성 절연막 형성직전에 인시튜 공정으로 접착력, 플로우 특성 조절 및 갭필을 향상시키기 위하여 SiCxHy (x는 0∼4이고, y는 0∼12), SiOxCy (x는 0∼4이고, y는 0∼12), Ar, He, N2, N2O, H2O, H2O2, NH3 또는 O2 가스를 이용하여 플라즈마 방식으로 100W 이상의 파워에서 2초이상 실시하는 방법으로 여러 플라즈마처리를 순차적으로 동시에 실시한다.
이어서, 도 3c에 도시된 바와같이, 상기 전처리된 트랜치(39) 하부에 소정의 유동성 절연막(41)을 증착한다. 이때, 상기 유동성 절연막(41)은 인 시튜에서 저압화학증착 방식으로 사일렌(SiH4)과 과수(H2O2)의 반응소스를 이용한 SHO(SiOxHy)막으로 형성되는데, 상기 SHO막은 바람직하게는 두께 약 50Å∼5000Å 정도로 형성한다. 이때, 상기 SHO막에서 x의 범위는 0 ~ 4, y의 범위는 0 ~ 12이다. 여기서, 상기 SHO막의 공정 조건은 SiH4, SiHa(CH3)b, H2O2, O2, H2O 및 N2O 반응소스를 이용하여 온도 -10 ~ 150℃ 및 10mTorr ∼ 100Torr 이하의 저압에서 진행한다. 이때, 상기 SiHa(CH3)b에서 a의 범위는 0 ~ 4이고, b의 범위는 0 ~ 4이다. 또한, 상기 SHO 절연막 형성시에 증착속도와 막의 균일도를 조절하기 위해서 불활성 기체로 N2, Ar, He, H2 기체를 이용한다. 또한, SHO 절연막 형성시 증착속도 및 플로우 특성을 조절하기 위하여 H2O2의 함량을 H2O 대비 10∼80 wt%로 사용한다.
그 다음, 후속공정으로 유동성절연막인 상기 SHO막(41)을 치밀화시키기 위한 열처리공정을 수행한다. 이때, 상기 치밀화시키는 공정은 0mTorr∼10Torr사이의 압력하에서 SiH4, SiHa(CH3)b, N2, N2O, NH3, O2, O3, Ar 또는 He 가스를 이용한 플라즈마로 적어도 5∼300초 동안 실시하여 SHO막(41)을 치밀화시킨다. 여기서, 상기 SiHa(CH3)b에서 a의 범위는 0 ~ 4이고, b의 범위는 0 ~ 4이다. 또한, 상기 유동성절연막을 치밀화하기 위한 목적으로 O2, N2, O3, N2O, 또는 H2+O2의 혼합가스 분위기에서 300∼850℃ 온도에서 1분 이상 열처리를 실시한다.
이어서, 후속공정에서 HDP-CVD 절연막을 형성하기 전에 플로우 특성을 향상시켜 트렌치측벽에 붙어 있는 결함을 방지하기 위해 세정공정을 수행한다. 이때, 상기 세정공정은, 식각액과 완충액의 비율이 3:1∼500:1 인 BOE(buffered oxide etchant)용액이나, H2SO4와 H2O2 수용액을 1:1∼500:1 부피 비율로 섞어 상온 ∼ 150℃ 온도에서 세정하거나, SC-1(standard cleaning-1), SC-2 세정 또는 수용액을 5:1∼500:1 HF 로 묽게 하여 습식식각에 의한 세정하는 방법중에서 한가지 이상의 세정처리를 순차적으로 동시에 실시한다.
한편, 상기 유동성절연막(41)을 증착한후 치밀한 절연막 형성전에 습식 또는 건식 식각을 통하여 특정패턴에서 과도하게 증착된 유동성 절연막을 10∼3000Å 두께정도를 식각한다.
그다음, 도 3d에 도시된 바와같이, 상대적으로 치밀한 절연막(43)을 상기 유동성절연막(41)을 포함한 전체 구조의 상면에 증착한다. 이때, 상기 치밀한 절연막(43)은 SiH4 반응기체를 이용한 HDP-CVD방식이나 TEOS 반응기체를 이용한 AP-CVD 또는 SA-CVD 방식으로 증착한다.
이어서, 상기 치밀한 절연막(43) 전부를 더욱 치밀화시키기 위해 O2, N2, O3, N2O 및 H2 + O2의 혼합가스 분위기 및 300∼12000℃ 온도에서 5분 이상 실시하거나 약 600℃ 이상 온도에서 1초이상 RTP 처리를 실시할 수도 있다.
그다음, 상기 치밀한 절연막을 증착하는 동시에 하부 절연막의 치밀화를 목적으로 절연막(미도시)을 약 50Å 이상 두께로 증착한다. 이때, 상기 절연막(미도시) 증착은, SiH4, TEOS, DCS, O2, N2, O3, N2O 및 H2 + O2의 혼합가스 분위기와, 500∼11000℃ 온도에서 수행한다.
이어서, 도면에는 도시하지 않았지만, 평탄화공정 등을 통해 상기 절연막들을 순차적으로 제거하면서 소자분리막을 형성한다.
한편, 본 발명의 다른 실시예에 따른 반도체소자의 소자분리막 제조방법에 대해 도 4a 내지 도 4d를 참조하여 설명하면 다음과 같다.
도 4a 내지 도 4d는 본 발명의 다른 실시예에 따른 반도체소자의 소자분리막 제조방법을 설명하기 위한 공정단면도이다.
본 발명의 다른 실시예에 따른 반도체소자의 소자분리막 제조공정에 있어서, 도 4a 내지 도 4c에 도시된 제조공정은 위에서 언급한 일 실시예와 동일한 순으로 진행되므로 이에 대한 설명은 생락하기로 한다. 즉, 반도체소자의 소자분리막 제조공정에 있어서, 도 4a 및 도4b의 트렌치(59) 형성공정, 도 4c의 유동성절연막(61) 증착공정 등에 대한 설명은 생략한다.
그 다음, 후속공정으로 유동성절연막인 상기 SHO막(61)을 치밀화시키는 열처리공정을 수행한다. 이때, 상기 치밀화시키는 공정은 적어도 100Torr 하에서 SiH4, SiHa(CH3)b, N2, N2O, NH3, O2, O3, Ar 또는 He 가스를 이용한 플라즈마로 적어도 5∼300초 동안 실시하여 SHO막(61)을 치밀화시킨다. 여기서, 상기 SiHa(CH3)b에서 a의 범위는 0 ~ 4이고, b의 범위는 0 ~ 4이다. 또한, 상기 유동성절연막을 치밀화하기 위한 목적으로 O2, N2, O3, N2O, 또는 H2+O2의 혼합가스 분위기에서 300∼850℃ 온도에서 1분이상 열처리를 실시한다.
이어서, 후속공정에서 HDP-CVD 절연막을 형성하기 전에 플로우 특성을 향상시켜 트렌치측벽에 붙어 있는 결함을 방지하기 위해 세정공정을 수행한다. 이때, 상기 세정공정은, 식각액과 완충액의 비율이 3:1∼500:1 인 BOE(buffered oxide etchant)용액이나, H2SO4와 H2O2 수용액을 1:1∼500:1 부피 비율로 섞어 상온 ∼ 150℃ 온도에서 세정하거나, SC-1(standard cleaning-1), SC-2 세정 또는 수용액을 5:1∼500:1 HF 로 묽게 하여 습식식각에 의한 세정하는 방법중에서 한가지 이상의 세정처리를 순차적으로 동시에 실시한다.
한편, 유동성절연막(61)을 증착한후 치밀한 절연막 형성전에 습식 또는 건식 식각을 통하여 특정패턴에서 과도하게 증착된 상기 유동성 절연막을 10∼3000Å 두께정도를 식각한다.
그다음, 도 4d에 도시된 바와같이, 상기 유동성절연막(61)을 포함한 전체 구조의 상면에 상대적으로 치밀한 절연막(63)을 증착한다. 이때, 상기 치밀한 절연막(63)은 SiH4 반응기체를 이용한 HDP-CVD 방식이나 TEOS 반응기체를 이용한 AP-CVD, SA-CVD 방식으로 증착한다.
이어서, 상기 치밀한 절연막(63) 전부를 더욱 치밀화시키기 위해 O2, N2, O3, N2O 및 H2 + O2의 혼합가스 분위기 및 300∼1200℃ 온도에서 5분 이상 실시하거나 약 600℃ 이상온도에서 1초이상 RTP 처리를 실시할 수도 있다.
그다음, 상기 치밀한 절연막(63)상에 넓은 트렌치부위의 절연막을 채우기 위하여 SiH4 반응기체를 이용한 HDP-CVD 방식이나 TEOS 반응기체를 이용한 AP-CVD, SA-CVD 방식으로 CMP용 더미절연막(65)을 증착한다. 이때, 상기 더미절연막(65)은 상대적으로 치밀한 절연막(63)위에 추가로 증착하는 동시에 하부 절연막의 치밀화를 목적으로 약 50∼5000Å 두께로 증착한다. 또한, 상기 더미절연막(65) 증착은, SiH4, TEOS, DCS, O2, N2, O3, N2O 및 H2 + O2의 혼합가스 분위기와, 500∼11000℃ 온도에서 수행한다.
이어서, 도면에는 도시하지 않았지만, 평탄화공정 등을 통해 상기 절연막들을 순차적으로 제거하면서 소자분리막을 형성한다.
상기한 바와 같이, 본 발명에 따른 반도체 소자의 소자분리막 제조방법에 의하면, 유동성 절연막 증착시에 전처리로 인해 N2O 플라즈마처리를 생략하고 시간지연없이 BN 또는 FN 후세정공정을 실시하므로써 셀내에 존재하는 미세공극결함(pore defect) 수가 크게 감소되는 효과가 있다.
또한, 도 5에 도시된 사진에서와 같이, 유동성절연막을 아닐링한후 HF를 이용한 세정공정시에 활성영역의 측벽(sidewall)에 형성된 미세한 공극(nano-pore)들이 제거되면서 미세공극결함이 급격하게 감소됨을 알 수 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
도 1는 종래기술에 따른 반도체소자의 소자분리막 제조방법을 설명하기 위한 공정단면도로서, 미세공극(pore)이 트렌치측면에 형성되는 유동성절연막에서 발생되는 것을 보여 주는 도면,
도 2는 종래기술에 따른 반도체소자의 소자분리막 제조방법을 설명하기 위한 단면사진으로서, 유동성절연막에서 발생하는 미세공극 결함을 보여 주는 사진.
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 반도체 소자의 소자분리막 제조방법을 설명하기 위한 공정단면도,
도 4a 내지 도 4d는 본 발명의 다른 실시예에 따른 반도체소자의 소자분리막 제조방법을 설명하기 위한 공정단면도,
도 5는 본 발명에 따른 반도체소자의 소자분리막 제조방법을 설명하기 위한 단면사진으로서, 유동성절연막에 미세공극 결함이 거의 발생되지 않는 것을 보여 주는 사진.
* 도면의 주요 부분에 대한 부호설명 *
31 : 실리콘 기판 33 : 패드산화막
35 : 패드질화막 37 : 감광막패턴
39 : 트렌치 41 : 유동성절연막
43 : 갭필산화막

Claims (23)

  1. 반도체기판 내에 트랜치를 형성하는 단계;
    상기 트랜치 내부에 유동성 절연막을 형성하며, 동시에 상기 트렌치 측면에는 미세 공극들이 발생되는 단계; 및
    상기 유동성 절연막을 후세정처리하여 상기 트렌치 측면의 미세 공극들을 제거하는 단계; 및
    상기 유동성 절연막이 형성된 전체구조 상면에 치밀한 절연막을 형성하는 단계를 포함하며,
    상기 후세정처리는, 식각액과 완충액의 비율이 3:1∼500:1 인 BOE(buffered oxide etchant)용액이나, H2SO4와 H2O2 수용액을 1:1∼500:1 부피 비율로 섞어 상온 ∼ 150℃ 온도에서 세정하거나, SC-1(standard cleaning-1), SC-2 세정 또는 수용액을 5:1∼500:1 HF 로 묽게 하여 습식식각에 의한 세정하는 방법 중에서 한가지 이상의 세정처리를 순차적으로 동시에 실시하는 것을 특징으로하는 반도체소자의 소자분리막 제조방법.
  2. 제 1항에 있어서, 상기 유동성 절연막형성전에 인시튜로 전처리하는 단계를 더 포함하되, 상기 전처리단계는 클리닝 처리 또는 플라즈마 처리 중 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
  3. 제 2항에 있어서, 상기 전처리 공정중 플라즈마처리는 적어도 100Torr 하에서 SiH4, SiHa(CH3)b (a의 범위가 0 ~ 4이고, b의 범위가 0 ~ 4), N2, N2O, NH3, O2, O3, Ar 또는 He 가스를 이용한 플라즈마로 적어도 5초 동안 실시하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
  4. 제 1항에 있어서, 상기 유동성 절연막 형성전에 트랜치 측면을 산화시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
  5. 제 4항에 있어서, 상기 산화시키는 단계는 600℃ 온도이상의 퍼니스에서 진행하되, 20∼200Å 두께의 산화막을 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
  6. 제 4항에 있어서, 상기 트랜치 측면산화공정후 트랜치내부에 LPCVD 또는 ALD방식에 의한 질화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
  7. 제 1항에 있어서, 상기 유동성 절연막 형성전에 트랜치내부표면에 질화막과 산화막을 순차적으로 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
  8. 제 1항에 있어서, 상기 유동성 절연막은 SHO (SiOxHy ; x의 범위는 0 ~ 3, y의 범위는 0 ~ 1) 절연막을 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
  9. 제 8항에 있어서, 상기 SHO를 이용한 유동성절연막은 50∼5000Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
  10. 제 8항에 있어서, 상기 유동성 절연막으로 이용하는 SHO 절연막은 저압증착법에 의해 인 시튜 방식으로 사일렌(SiH4)과 과수(H2O2)의 반응소스를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
  11. 제 10항에 있어서, 상기 SHO절연막은 SiH4, SiHa(CH3)b (a의 범위가 0 ~ 4이고, b의 범위가 0 ~ 4), H2O2, O2, H2O 및 N2O 반응소스를 이용하여 온도 -10 ~ 100℃ 및 100 Torr 이하의 저압하에서 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
  12. 삭제
  13. 제1항에 있어서, 상기 유동성절연막을 형성직후 치밀화시키는 단계를 더 포함하되, 상기 치밀화 단계는 O2, N2, O3, N2O 및 H2 + O2의 혼합가스 분위기 및 온도 300 ~ 850에서 적어도 1분 동안 실시하거나, O2, N2, O3, N2O 및 H2 + O2의 혼합가스 분위기에서 온도 300 ~ 12000℃에서 5분이상 실시하거나 또는 600℃ 이상 온도에서 1초이상 RTP 처리하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
  14. 제13항에 있어서, 상기 치밀화시키는 단계는, 0mTorr∼10Torr사이의 압력하에서 SiH4, SiHa(CH3)b (a의 범위는 0 ~ 4이고, b의 범위는 0 ~ 4), N2, N2O, NH3, O2, O3, Ar 또는 He 가스를 이용한 플라즈마로 적어도 5∼300초 동안 실시하여 치밀화시키는 것을 특징으로하는 반도체소자의 소자분리막 제조방법.
  15. 제 1항에 있어서, 상기 치밀한 절연막으로는 HDP막 또는 USG막을 이용하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
  16. 제 1항에 있어서, 상기 치밀한 절연막을 형성한후 상기 결과물을 열처리하되, 상기 열처리 단계는 O2, N2, O3, N2O 및 H2 + O2의 혼합가스 분위기 및 300 ~ 12000℃ 온도에서 적어도 5분이상 실시하거나, 600℃ 이상온도에서 1초이상 RTP처리를 실시하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
  17. 트랜치가 형성된 반도체 기판을 제공하는 단계;
    상기 트랜치를 전처리하는 단계;
    상기 전처리된 트랜치 하부에 소정의 유동성 절연막을 형성하며, 동시에 상기 트렌치 측면에는 미세 공극들이 발생되는 단계;
    상기 유동성 절연막을 후세정처리하여 상기 트렌치 측면의 미세 공극들을 제거하는 단계;
    상기 유동성 절연막을 치밀화하는 단계;
    상기 치밀화된 유동성 절연막이 형성된 전체구조 상면에 절연막을 형성하는 단계; 및
    상기 절연막 상부에 더미용 절연막을 형성하는 단계를 포함하며,
    상기 후세정처리는, 식각액과 완충액의 비율이 3:1∼500:1 인 BOE (buffered oxide etchant)용액이나, H2SO4와 H2O2 수용액을 1:1∼500:1 부피 비율로 섞어 상온 ∼ 150℃ 온도에서 세정하거나, SC-1(standard cleaning-1), SC-2 세정 또는 수용액을 5:1∼500:1 HF 로 묽게 하여 습식식각에 의한 세정하는 방법중에서 한가지 이상의 세정처리를 순차적으로 동시에 실시하는 것을 특징으로하는 반도체소자의 소자분리막 제조방법.
  18. 제 17항에 있어서, 상기 후세정처리하는 공정이전에 후처리하는 단계를 더 포함하되, 상기 후처리하는 공정은 플라즈마처리 또는 아닐링처리인 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
  19. 삭제
  20. 제 17항에 있어서,
    상기 전처리단계는 세정공정 또는 플라즈마 처리를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
  21. 제17항에 있어서, 상기 치밀한 절연막은, SiH4 반응기체를 이용한 HDP-CVD 방식이나 TEOS 반응기체를 이용한 AP-CVD, SA-CVD 방식으로 증착하는 것을 특징으로하는 반도체소자의 소자분리막 제조방법.
  22. 제17항에 있어서, 상기 치밀한 절연막은, O2, N2, O3, N2O 및 H2 + O2의 혼합가스 분위기 및 300∼1200℃ 온도에서 5분 이상 실시하거나 약 600℃ 이상온도에서 1초이상 RTP 처리를 실시하는 것을 특징으로하는 반도체소자의 소자분리막 제조방법.
  23. 제17항에 있어서, 상기 더미절연막은, SiH4 반응기체를 이용한 HDP-CVD 방식이나 TEOS 반응기체를 이용한 AP-CVD, SA-CVD 방식으로 증착하는 것을 특징으로하는 반도체소자의 소자분리막 제조방법.
KR10-2003-0025775A 2003-04-23 2003-04-23 반도체 소자의 소자분리막 제조방법 KR100505419B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0025775A KR100505419B1 (ko) 2003-04-23 2003-04-23 반도체 소자의 소자분리막 제조방법
US10/738,399 US6949447B2 (en) 2003-04-23 2003-12-17 Method for fabricating isolation layer in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0025775A KR100505419B1 (ko) 2003-04-23 2003-04-23 반도체 소자의 소자분리막 제조방법

Publications (2)

Publication Number Publication Date
KR20040091978A KR20040091978A (ko) 2004-11-03
KR100505419B1 true KR100505419B1 (ko) 2005-08-04

Family

ID=33297335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0025775A KR100505419B1 (ko) 2003-04-23 2003-04-23 반도체 소자의 소자분리막 제조방법

Country Status (2)

Country Link
US (1) US6949447B2 (ko)
KR (1) KR100505419B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7141483B2 (en) 2002-09-19 2006-11-28 Applied Materials, Inc. Nitrous oxide anneal of TEOS/ozone CVD for improved gapfill
JP2005085996A (ja) * 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法
US7642171B2 (en) * 2004-08-04 2010-01-05 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill
US8501632B2 (en) * 2005-12-20 2013-08-06 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
US7514336B2 (en) * 2005-12-29 2009-04-07 Agere Systems Inc. Robust shallow trench isolation structures and a method for forming shallow trench isolation structures
KR100822604B1 (ko) * 2006-02-23 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100791334B1 (ko) * 2006-07-26 2008-01-07 삼성전자주식회사 원자층 증착법을 이용한 금속 산화막 형성 방법
KR100822608B1 (ko) * 2006-12-28 2008-04-16 주식회사 하이닉스반도체 반도체 메모리 소자의 소자 분리막 형성 방법
KR100822609B1 (ko) * 2006-12-28 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
KR100831681B1 (ko) 2006-12-29 2008-05-22 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100922989B1 (ko) * 2007-04-25 2009-10-22 주식회사 하이닉스반도체 플래시 메모리 소자 및 그것의 제조방법
KR100900232B1 (ko) * 2007-05-22 2009-05-29 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR101002493B1 (ko) * 2007-12-28 2010-12-17 주식회사 하이닉스반도체 반도체 메모리 소자의 소자 분리막 형성 방법
US20090194810A1 (en) * 2008-01-31 2009-08-06 Masahiro Kiyotoshi Semiconductor device using element isolation region of trench isolation structure and manufacturing method thereof
US8980382B2 (en) 2009-12-02 2015-03-17 Applied Materials, Inc. Oxygen-doping for non-carbon radical-component CVD films
US7935643B2 (en) * 2009-08-06 2011-05-03 Applied Materials, Inc. Stress management for tensile films
US9953885B2 (en) * 2009-10-27 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. STI shape near fin bottom of Si fin in bulk FinFET
KR20120023326A (ko) 2010-09-02 2012-03-13 삼성전자주식회사 산화 촉진 조성물, 산화막의 형성 방법 및 반도체 소자의 제조 방법
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
CN103456674A (zh) * 2012-06-04 2013-12-18 上海华虹Nec电子有限公司 深沟槽形貌分析样品的制备方法
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
KR102169684B1 (ko) * 2014-01-10 2020-10-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
CN113394074A (zh) * 2020-03-11 2021-09-14 长鑫存储技术有限公司 半导体结构的处理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4952524A (en) * 1989-05-05 1990-08-28 At&T Bell Laboratories Semiconductor device manufacture including trench formation
US5667974A (en) * 1995-06-07 1997-09-16 Abbott Laboratories Method for detecting nucleic acid sequences using competitive amplification
US5891809A (en) * 1995-09-29 1999-04-06 Intel Corporation Manufacturable dielectric formed using multiple oxidation and anneal steps
US5866459A (en) * 1997-02-20 1999-02-02 National Semiconductor Corporation Method of fabricating a contact structure for an MOS transistor entirely on isolation oxide
TW444333B (en) 1998-07-02 2001-07-01 United Microelectronics Corp Method for forming corner rounding of shallow trench isolation
US6013559A (en) * 1998-07-17 2000-01-11 United Microelectronics Corp. Method of forming trench isolation
TW434786B (en) * 1999-03-04 2001-05-16 Mosel Vitelic Inc Method for fabricating a trench isolation
US6444541B1 (en) * 2000-08-14 2002-09-03 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming lining oxide in shallow trench isolation incorporating pre-annealing step
KR100484258B1 (ko) * 2001-12-27 2005-04-22 주식회사 하이닉스반도체 반도체 소자 제조 방법

Also Published As

Publication number Publication date
US20040214405A1 (en) 2004-10-28
KR20040091978A (ko) 2004-11-03
US6949447B2 (en) 2005-09-27

Similar Documents

Publication Publication Date Title
KR100505419B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100545697B1 (ko) 반도체소자의 트렌치 소자분리 방법
KR100475025B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100422959B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100492790B1 (ko) 반도체소자의소자분리절연막형성방법
KR100369338B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100691016B1 (ko) 반도체 소자의 소자분리막 형성방법
JP2010050145A (ja) 素子分離構造の製造方法および素子分離構造
KR100437541B1 (ko) 반도체소자의소자분리절연막형성방법
KR20110024513A (ko) 반도체 소자 제조 방법
KR100905997B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR20080002613A (ko) 반도체 소자의 소자분리 형성방법
KR100831972B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100568849B1 (ko) 반도체 소자의 제조방법
KR20010010919A (ko) 반도체 소자의 층간절연막 형성방법
KR20010045420A (ko) 반도체 소자의 층간절연막 형성 방법
KR20080062560A (ko) 반도체 소자의 소자분리막 형성방법
KR100779370B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100480920B1 (ko) 반도체소자의 소자분리막 형성방법
KR20050118489A (ko) 반도체 소자의 소자분리 방법
KR100637095B1 (ko) 반도체 소자의 제조방법
KR100842904B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20020053489A (ko) 반도체 소자의 소자분리막 제조방법
KR20080074661A (ko) 반도체 소자의 소자분리막 형성방법
KR20080086222A (ko) 반도체 소자의 ｓｔｉ 형성공정

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee