CN103456674A - 深沟槽形貌分析样品的制备方法 - Google Patents
深沟槽形貌分析样品的制备方法 Download PDFInfo
- Publication number
- CN103456674A CN103456674A CN2012101811902A CN201210181190A CN103456674A CN 103456674 A CN103456674 A CN 103456674A CN 2012101811902 A CN2012101811902 A CN 2012101811902A CN 201210181190 A CN201210181190 A CN 201210181190A CN 103456674 A CN103456674 A CN 103456674A
- Authority
- CN
- China
- Prior art keywords
- deep trench
- silicon dioxide
- low
- mode
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Sampling And Sample Adjustment (AREA)
Abstract
本发明公开了一种深沟槽相貌分析样品的制备方法，步骤一、在硅基片上形成深沟槽，采用低温低压气相沉积的方式在该深沟槽内生长第一层二氧化硅；或者在所述深沟槽内先填充部分外延硅，然后再采用低温低压气相沉积的方式在该深沟槽内生长第一层二氧化硅；步骤二、采用常压气相沉积的方式，在剩余未填充的所述深沟槽内生长第二层二氧化硅或多晶硅。本发明可以避免深沟槽样品研磨时发生破坏或者破碎现象。
Description
技术领域
本发明涉及一种半导体制造工艺方法，具体涉及一种新型深沟槽形貌分析样品的制备方法
背景技术
随着半导体技术的不断发展，对于半导体制造工艺技术的要求越来越高。特别是近年来不断发展的超级结工艺技术，对深沟槽的刻蚀及填充提出了新的要求，因此外延填充前后深沟槽的形貌确认也就变得很重要，特别对于工艺开发及器件调整有着重要的指导意义。通常情况下，功率器件半导体使用的硅基片晶面是（100），基片对准缺口方向是{100}。利用这种类型的基片进行单项模块工艺开发时，在横断面确认过程中，需要经过研磨工艺。如果是深沟槽形貌确认，研磨工艺会破坏沟槽形貌，严重时会发生样品破碎现象。以超级结外延工艺开发为例，为了确认外延填充每一阶段的形貌，就需要使用研磨工艺，但目前工艺无法实现。
发明内容
本发明要解决的技术问题是提供一种深沟槽相貌分析样品的制备方法，可以避免深沟槽样品研磨时发生破坏或者破碎现象。
为解决上述技术问题，本发明的深沟槽相貌分析样品的制备方法包括如下步骤：
步骤一、在硅基片上形成深沟槽，采用低温低压气相沉积的方式在该深沟槽内生长第一层二氧化硅；或者在所述深沟槽内先填充部分外延硅，然后再采用低温低压气相沉积的方式在该深沟槽内生长第一层二氧化硅；
步骤二、采用常压气相沉积的方式，在剩余未填充的所述深沟槽内生长第二层二氧化硅或多晶硅。
本发明通过低温低压气相沉积生长二氧化硅一方面不消耗深沟槽侧壁的硅，另一方面具有良好的台阶覆盖性；通过在深沟槽内填充一层或者两层二氧化硅，可以在样品研磨时较好地保护深沟槽的形貌，从而有利于深沟槽形貌的确认。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是在硅基片上刻蚀形成深沟槽的示意图；
图2是生长第一层二氧化硅的示意图；
图3是生长第二层二氧化硅的示意图。
具体实施方式
所述深沟槽相貌分析样品的制备方法包括如下步骤：
步骤一、如图1所示，在硅基片1上刻蚀形成深沟槽2。所述深沟槽2的深度大于10μm，深沟槽2顶端开口大于3μm。如图2所示，利用低温低压气相沉积的方式，在深沟槽2内生长第一层二氧化硅3，厚度约为0.3-0.5μm。或者在所述深沟槽2内先填充部分外延硅，然后在深沟槽2内再生长第一层二氧化硅3。沉积第一层二氧化硅3使用的低温为690℃左右。
步骤二、如图3所示，采用常压气相沉积的方式，在剩余未填充的深沟槽2内生长第二层二氧化硅4，从而在深沟槽2内最大程度的填充氧化物。此时由于常压气相沉积工艺的台阶覆盖性差，容易在深沟槽2顶部封口，从而在深沟槽2内形成空洞。所述第二层二氧化硅4也可以替换为多晶硅。
步骤三、进行研磨处理，观察所述深沟槽2的横断面。
采用上述方式制备的深沟槽形貌分析样品可以保证研磨时沟槽形貌不受变化。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (3)
1.一种深沟槽形貌分析样品的制备方法，其特征在于，包括如下步骤：
步骤一、在硅基片上形成深沟槽，采用低温低压气相沉积的方式在该深沟槽内生长第一层二氧化硅；或者在所述深沟槽内先填充部分外延硅，然后再采用低温低压气相沉积的方式在该深沟槽内生长第一层二氧化硅；
步骤二、采用常压气相沉积的方式，在剩余未填充的所述深沟槽内生长第二层二氧化硅或多晶硅。
2.根据权利要求1所述的制备方法，其特征在于：所述深沟槽的深度大于10μm，该深沟槽的顶端开口大于3μm。
3.根据权利要求1所述的制备方法，其特征在于：形成第一层二氧化硅使用的低温为690℃，厚度为0.3-0.5μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012101811902A CN103456674A (zh) | 2012-06-04 | 2012-06-04 | 深沟槽形貌分析样品的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012101811902A CN103456674A (zh) | 2012-06-04 | 2012-06-04 | 深沟槽形貌分析样品的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103456674A true CN103456674A (zh) | 2013-12-18 |
Family
ID=49738904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012101811902A Pending CN103456674A (zh) | 2012-06-04 | 2012-06-04 | 深沟槽形貌分析样品的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103456674A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111146272A (zh) * | 2019-12-26 | 2020-05-12 | 上海华虹宏力半导体制造有限公司 | 超级结器件及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5914523A (en) * | 1998-02-17 | 1999-06-22 | National Semiconductor Corp. | Semiconductor device trench isolation structure with polysilicon bias voltage contact |
| US6468853B1 (en) * | 2000-08-18 | 2002-10-22 | Chartered Semiconductor Manufacturing Ltd. | Method of fabricating a shallow trench isolation structure with reduced local oxide recess near corner |
| KR20040091978A (ko) * | 2003-04-23 | 2004-11-03 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 제조방법 |
| CN101872739A (zh) * | 2009-04-23 | 2010-10-27 | 上海华虹Nec电子有限公司 | 沟槽的填充方法 |
| CN102054736A (zh) * | 2009-10-28 | 2011-05-11 | 上海华虹Nec电子有限公司 | 高深宽比沟槽隔离区的填充方法 |
-
2012
- 2012-06-04 CN CN2012101811902A patent/CN103456674A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5914523A (en) * | 1998-02-17 | 1999-06-22 | National Semiconductor Corp. | Semiconductor device trench isolation structure with polysilicon bias voltage contact |
| US6468853B1 (en) * | 2000-08-18 | 2002-10-22 | Chartered Semiconductor Manufacturing Ltd. | Method of fabricating a shallow trench isolation structure with reduced local oxide recess near corner |
| KR20040091978A (ko) * | 2003-04-23 | 2004-11-03 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 제조방법 |
| CN101872739A (zh) * | 2009-04-23 | 2010-10-27 | 上海华虹Nec电子有限公司 | 沟槽的填充方法 |
| CN102054736A (zh) * | 2009-10-28 | 2011-05-11 | 上海华虹Nec电子有限公司 | 高深宽比沟槽隔离区的填充方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111146272A (zh) * | 2019-12-26 | 2020-05-12 | 上海华虹宏力半导体制造有限公司 | 超级结器件及其制造方法 |
| CN111146272B (zh) * | 2019-12-26 | 2023-07-04 | 上海华虹宏力半导体制造有限公司 | 超级结器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11703643B2 (en) | Integrated photonics including waveguiding material | |
| TWI539521B (zh) | 在矽溝槽中的三族氮化物裝置 | |
| CN107771352B (zh) | 设计的硅衬底上的gan器件 | |
| US7399686B2 (en) | Method and apparatus for making coplanar dielectrically-isolated regions of different semiconductor materials on a substrate | |
| EP2709142B1 (en) | Method for forming a PN superjunction | |
| CN104025260B (zh) | 氮化物半导体元件结构体及其制造方法 | |
| US9780173B2 (en) | High aspect ratio trapping semiconductor with uniform height and isolated from bulk substrate | |
| KR102355273B1 (ko) | 헤테로지니어스 반도체 재료 통합 기술들 | |
| CN107949914A (zh) | 具有凸起掺杂晶体结构的半导体器件 | |
| CN105702736A (zh) | 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法 | |
| JP2013110238A5 (zh) | ||
| CN102208336A (zh) | 形成交替排列的p型和n型半导体薄层的工艺方法 | |
| WO2015100245A1 (en) | Flexible single-crystalline semiconductor device and fabrication methods thereof | |
| CN101996999A (zh) | 一种具有扩展型沟槽的dram结构及其制作方法 | |
| CN103137434A (zh) | 硅基GaN薄膜的制造方法 | |
| CN102468176A (zh) | 超级结器件制造纵向区的方法 | |
| CN105575781A (zh) | 沟槽型超级结的制造方法 | |
| CN104681494A (zh) | 一种半导体存储器件及其制备方法 | |
| CN103050594B (zh) | 氮化物半导体结构的制造方法 | |
| CN101989552B (zh) | 超级结mos管的纵向区的制造方法 | |
| CN103456674A (zh) | 深沟槽形貌分析样品的制备方法 | |
| CN105789133B (zh) | 一种闪存存储单元及制作方法 | |
| CN101692434B (zh) | 绝缘体上硅的深槽隔离结构的填充方法 | |
| CN102487032A (zh) | 浅沟槽隔离结构的形成方法 | |
| US20160155734A1 (en) | Vertical transistor with flashover protection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140120 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140120 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20131218 |