CN102468176A - 超级结器件制造纵向区的方法 - Google Patents

Abstract

本发明公开了一种超级结器件制造纵向区的方法，与传统方法相比，在对CMP阻挡层进行CMP工艺之后增加了对CMP阻挡层的横向回刻，使得在CMP阻挡层下的单晶硅暴露出来，然后采用各向同性刻蚀去除这些暴露出来的单晶硅，最终获得不再具有横向填充的单晶硅的纵向区，避免器件缺陷，改善了器件性能。

Description

超级结器件制造纵向区的方法

技术领域

本发明涉及一种半导体器件的制造方法，特别是涉及一种超级结(Superjunction)器件的制造方法。

背景技术

超级结MOS晶体管具有耐高压、低导通电阻、低功耗、低开关时间的优点，适合汽车电子、运放、电源管理等高压、高电流、高功耗的应用。

请参阅图1，这是超级结MOS晶体管的基本结构示意图。在重掺杂N型硅衬底10上生长有一层轻掺杂N型外延层11，外延层11内具有P型纵向区12。该P型纵向区12上抵外延层11上表面，下达外延层11内或者外延层11与硅衬底10的分界面。外延层11之上有栅氧化层13和多晶硅栅极14。栅氧化层13两侧的外延层11内有P型轻掺杂漏注入(LDD)区15和N型重掺杂源注入区16。该超级结器件器件的源极是源注入区16，漏极是硅衬底10。图1所示的超级结器件是基于PMOS的，基于NMOS的超级结MOS晶体管的结构与之类似，只是各部分的掺杂类型(P型、N型)完全相反。

超级结器件的特征是在外延层11引入了从外延层11的上表面向下延伸的与外延层11的掺杂类型相反的纵向区12。这种结构导致MOS管在高压工作状态下除了产生纵向的从源极到漏极的纵向电场外，还有横向的PN区出现的横向电场。在两个电场的共同作用下导致电场在横向和纵向上可均匀分布，从而实现在低电阻率外延层上制造高耐压MOS管。

现有的超级结器件的纵向区的制造方法，包括如下步骤：(以基于PMOS的超级结MOS晶体管为例)

第1步，请参阅图2a，在N型硅衬底10上生长一层N型外延层11。

第2步，请参阅图2b，在外延层11之上依次淀积一层CMP(化学机械研磨)阻挡层21和刻蚀阻挡层23。在CMP阻挡层21和刻蚀阻挡层23之间还可以包括一层中间阻挡层22，用来在去除刻蚀阻挡层23时保护CMP阻挡层21。

第3步，请参阅图2c，采用光刻和刻蚀工艺，在N型外延层11中刻蚀出沟槽110，沟槽110的位置就是P型纵向区的位置，沟槽110在外延层11中的深度就是P型纵向区的高度。沟槽110的底部可以停留在外延层11中，也可以到达硅衬底10的上表面。

第4步，请参阅图2d，采用干法反刻工艺或湿法腐蚀工艺去除刻蚀阻挡层23，如果有中间阻挡层22也一并去除。

第5步，请参阅图2e，在沟槽110中采用外延工艺淀积P型单晶硅，将沟槽110完全填充，形成P型纵向区12。

第6步，请参阅图2f，采用CMP工艺去除CMP阻挡层21之上的P型单晶硅并做平坦化处理。

第7步，请参阅图2g，采用干法反刻工艺或湿法腐蚀工艺去除CMP阻挡层21。

上述方法第5步中，在填充沟槽110时不可避免地会在CMP阻挡层21之下产生横向填充，如图2e所示。因此在后续的CMP过程中，这部分位于CMP阻挡层21之下、沟槽110边缘、横向填充的单晶硅很难被去除。最终在去除CMP阻挡层21之后会形成一些突起的单晶硅残留，成为缺陷，影响器件的特性(例如造成器件漏电或击穿电压降低)。

发明内容

本发明所要解决的技术问题是提供一种超级结MOS晶体管制造纵向区的方法，该方法可以去除横向填充的单晶硅残留，有利于改善器件特性。

为解决上述技术问题，本发明超级结器件制造纵向区的方法包括如下步骤：

第1步，在硅衬底上生长一层外延层；

第2步，在外延层之上依次淀积一层CMP(化学机械研磨)阻挡层和刻蚀阻挡层；

第3步，采用光刻和刻蚀工艺在外延层中刻蚀出沟槽，沟槽的底部在外延层中或到达硅衬底的上表面；

第4步，采用干法反刻工艺或湿法腐蚀工艺去除刻蚀阻挡层；

第5步，在沟槽中采用外延工艺淀积单晶硅，将沟槽完全填充，形成纵向区；此时在CMP阻挡层之下、沟槽边缘上方具有横向填充的单晶硅；

第6步，采用CMP工艺去除CMP阻挡层之上的单晶硅并做平坦化处理，此时在CMP阻挡层之下、沟槽边缘上方的单晶硅仍有残留；

第7步，采用各向同性的刻蚀工艺对CMP阻挡层进行刻蚀，去除沟槽边缘上方的CMP阻挡层，暴露出沟槽边缘上方残留的单晶硅；

第8步，采用各向同性的刻蚀工艺去除沟槽边缘上方残留的单晶硅；

第9步，采用干法反刻工艺或湿法腐蚀工艺完全去除CMP阻挡层。

本发明所述方法形成的超级结器件的纵向区，在纵向区边缘上方不再有单晶硅残留，因此可以提高器件性能，避免器件缺陷。

附图说明

图1是基于PMOS的超级结MOS晶体管；

图2a～图2g是基于PMOS的超级结MOS晶体管形成P型纵向区的制造方法；

图3a～图3c是本发明超级结器件制造纵向区的方法的部分示意图。

图中附图标记说明：

10为硅衬底；11为外延层；110为沟槽；12为纵向区；13为二氧化硅；14为多晶硅；15为体注入区；16为源注入区；21为CMP阻挡层；22为中间阻挡层；23为刻蚀阻挡层。

具体实施方式

下面以基于PMOS的超级结MOS晶体管为例，介绍本发明超级结器件的纵向区的制造方法，包括如下步骤：

第1步，请参阅图2a，在重掺杂N型硅衬底10上生长一层轻掺杂的N型外延层11。外延层11的电阻率例如为0.1～10欧姆·μm。

第2步，请参阅图2b，在外延层11之上依次淀积一层CMP阻挡层21和刻蚀阻挡层23。

在一个实施例中，CMP阻挡层21例如为氧化硅，采用CVD(化学气相淀积)工艺或热氧化生长工艺，厚度为

优选为

刻蚀阻挡层23例如为氧化硅，采用APM或CVD工艺，厚度为作为刻蚀沟槽时的阻挡层。进一步地，在CMP阻挡层21和刻蚀阻挡层23之间还包括一层中间阻挡层22，用来在去除刻蚀阻挡层23时保护CMP阻挡层21。中间阻挡层22例如为氮化硅，采用CVD工艺，厚度为

在另一个实施例中(未图示)，在外延层和CMP阻挡层之间还具有一层缓冲层，CMP阻挡层之上就直接是刻蚀阻挡层。此时，缓冲层例如为

的氧化硅，CMP阻挡层21例如为

的氮化硅，刻蚀阻挡层例如为

的氧化硅。

第3步，请参阅图2c，采用光刻和刻蚀工艺，在N型外延层11中刻蚀出沟槽110，沟槽110的位置就是P型纵向区的位置，沟槽110在外延层11中的深度就是P型纵向区的高度。沟槽110的底部可以停留在外延层11中，也可以到达硅衬底10的上表面。

在一个实施例中，这一步例如先用光刻工艺在光刻胶上形成第一刻蚀窗口；再用干法刻蚀工艺依次对第一刻蚀窗口中的刻蚀阻挡层23、中间阻挡层22、CMP阻挡层21进行刻蚀，形成第二刻蚀窗口；最后去除光刻胶，在第二刻蚀窗口中对外延层11进行刻蚀形成沟槽110。沟槽110的深度为1～200μm。

在另一个实施例中(未图示)，这一步例如先用光刻工艺在光刻胶上形成第一刻蚀窗口；再用干法刻蚀工艺依次对第一刻蚀窗口中的刻蚀阻挡层、CMP阻挡层、缓冲层进行刻蚀，形成第二刻蚀窗口；最后去除光刻胶，在第二刻蚀窗口中对外延层进行刻蚀形成沟槽。

第4步，请参阅图2d，采用干法反刻工艺或湿法腐蚀工艺去除刻蚀阻挡层23，如果有中间阻挡层22也一并去除。

这一步例如先以湿法腐蚀工艺去除刻蚀阻挡层23，此时中间阻挡层22保护CMP阻挡层21；再以热氧化生长工艺在中间阻挡层22上形成一层

的牺牲氧化层(未图示)；接着以湿法腐蚀工艺去除牺牲氧化层；最后以湿法腐蚀工艺去除中间阻挡层22。

所述牺牲氧化层生长在沟槽侧壁和底面，用来修复沟槽的侧壁和底面的刻蚀损伤，使后续的外延生长质量更好。

以湿法腐蚀工艺去除氧化硅通常选择氢氟酸(HF)药液，以湿法腐蚀工艺去除氮化硅通常选择热磷酸药液。

第5步，请参阅图2e，在沟槽110中采用外延工艺淀积P型单晶硅，将沟槽110完全填充，形成P型纵向区12。此时在CMP阻挡层21之下、沟槽110边缘上方产生横向填充的单晶硅。

这一步以外延工艺对沟槽110进行填充时，可以采用常压CVD或减压CVD工艺，可以使用含氯气等刻蚀气体的选择性外延，也可以采用不含氯气等刻蚀性气体的非选择性外延。所填充的单晶硅的掺杂体浓度为1×10¹⁵atom/cm³(原子每立方厘米)～1×10²²atom/cm³。

第6步，请参阅图2f，采用CMP工艺去除CMP阻挡层21之上的P型单晶硅并做平坦化处理。此时在CMP阻挡层21之下、沟槽110边缘上方的单晶硅仍然残留。

这一步例如可以使用硅的CMP工艺进行平坦化处理，CMP工艺同时也会对CMP阻挡层21进行研磨。残留的CMP阻挡层21的厚度大于

优选为

再优选为

第7步，请参阅图3a，采用各向同性的刻蚀工艺(包括干法刻蚀或湿法腐蚀)对CMP阻挡层21进行刻蚀，去除沟槽110边缘上方的CMP阻挡层21，暴露出沟槽110边缘上方残留的单晶硅。

例如，这一步可以采用湿法腐蚀工艺，因为湿法腐蚀工艺是各向同性的；选择氢氟酸药液，因为氢氟酸对氧化硅和硅有很高选择比；去除横向填充的单晶硅上方的CMP阻挡层21，刻蚀量不超过CMP阻挡层21的3/4的厚度，优选为CMP阻挡层21的1/2～2/3厚度，将横向填充的单晶硅暴露出来。

第8步，请参阅图3b，采用各向同性的刻蚀工艺(包括干法刻蚀或湿法腐蚀)去除沟槽110边缘上方残留的单晶硅。

这一步例如采用干法刻蚀(等离子体刻蚀)，使用SF₆、氧气、氦气等反应气体，偏置功率为0左右，刻蚀量为

对氧化硅的选择比为2～20，以去除沟槽110边缘上方残留的单晶硅。

第9步，采用干法反刻工艺或湿法腐蚀工艺完全去除CMP阻挡层21，如果有缓冲层也一起去除。这一步例如采用湿法腐蚀工艺。此时在N型外延层11中制造完成了一个或多个P型纵向区，使得外延层11中横向产生了PN间隔的结构。

本发明也可应用于基于NMOS的超级结MOS晶体管的纵向区制造，方法与之类似，只是各部分掺杂类型(P型、N型)相反。

综上所述，本发明超级结器件制造纵向区的方法与传统方法相比，在对CMP阻挡层21进行CMP工艺之后增加了对CMP阻挡层的横向回刻(pullback)，使得在CMP阻挡层下的单晶硅暴露出来，然后采用各向同性刻蚀去除这些暴露出来的单晶硅，最终获得不再具有横向填充的单晶硅的纵向区，避免器件缺陷，改善了器件性能。

Claims (10)

1.一种超级结器件制造纵向区的方法，其特征是，包括如下步骤：

第1步，在硅衬底上生长一层外延层；

第2步，在外延层之上依次淀积一层CMP(化学机械研磨)阻挡层和刻蚀阻挡层；

第3步，采用光刻和刻蚀工艺在外延层中刻蚀出沟槽，沟槽的底部在外延层中或到达硅衬底的上表面；

第4步，采用干法反刻工艺或湿法腐蚀工艺去除刻蚀阻挡层；

第5步，在沟槽中采用外延工艺淀积单晶硅，将沟槽完全填充，形成纵向区；此时在CMP阻挡层之下、沟槽边缘上方具有横向填充的单晶硅；

第6步，采用CMP工艺去除CMP阻挡层之上的单晶硅并做平坦化处理，此时在CMP阻挡层之下、沟槽边缘上方的单晶硅仍有残留；

第7步，采用各向同性的刻蚀工艺对CMP阻挡层进行刻蚀，去除沟槽边缘上方的CMP阻挡层，暴露出沟槽边缘上方残留的单晶硅；

第8步，采用各向同性的刻蚀工艺去除沟槽边缘上方残留的单晶硅；

第9步，采用干法反刻工艺或湿法腐蚀工艺完全去除CMP阻挡层。

2.根据权利要求1所述的超级结器件制造纵向区的方法，其特征是，所述方法第2步中，在CMP阻挡层和刻蚀阻挡层之间还有一层中间阻挡层；CMP阻挡层和刻蚀阻挡层均为氧化硅，中间阻挡层为氮化硅；

所述方法第4步中，同时去除中间阻挡层。

3.根据权利要求2所述的超级结器件制造纵向区的方法，其特征是，所述方法第2步中，CMP阻挡层的厚度为

中间阻挡层的厚度为

刻蚀阻挡层的厚度为

4.根据权利要求1所述的超级结器件制造纵向区的方法，其特征是，所述方法第2步中，在CMP阻挡层和外延层之间还有一层缓冲层；缓冲层和刻蚀阻挡层为氧化硅，CMP阻挡层为氮化硅；

所述方法第9步中，同时去除缓冲层。

5.根据权利要求4所述的超级结期间制造纵向区的方法，其特征是，所述方法第2步中，缓冲层的厚度为

CMP阻挡层的厚度为

刻蚀阻挡层的厚度为

6.根据权利要求2所述的超级结器件制造纵向区的方法，其特征是，所述方法第3步中，先用光刻工艺在光刻胶上形成第一刻蚀窗口；再用干法刻蚀工艺依次对第一刻蚀窗口中的刻蚀阻挡层、中间阻挡层、CMP阻挡层进行刻蚀，形成第二刻蚀窗口；最后去除光刻胶，在第二刻蚀窗口中对外延层进行刻蚀形成沟槽。

7.根据权利要求4所述的超级结器件制造纵向区的方法，其特征是，所述方法第3步中，先用光刻工艺在光刻胶上形成第一刻蚀窗口；再用干法刻蚀工艺依次对第一刻蚀窗口中的刻蚀阻挡层、CMP阻挡层、缓冲层进行刻蚀，形成第二刻蚀窗口；最后去除光刻胶，在第二刻蚀窗口中对外延层进行刻蚀形成沟槽。

8.根据权利要求2所述的超级结器件制造纵向区的方法，其特征是，所述方法第4步中，先用湿法腐蚀工艺去除刻蚀阻挡层；再以热氧化生长工艺在中间阻挡层上形成一层牺牲氧化层；接着用湿法腐蚀工艺去除牺牲氧化层；最后用湿法腐蚀工艺去除中间阻挡层。

9.根据权利要求1或2所述的超级结器件制造纵向区的方法，其特征是，所述方法第6步完成后，CMP阻挡层的厚度大于

10.根据权利要求1或2所述的超级结器件制造纵向区的方法，其特征是，所述方法第7步中，对CMP阻挡层的刻蚀量小于或等于CMP阻挡层厚度的3/4。

Images