CN102468326B - 接触电极制造方法和半导体器件 - Google Patents

接触电极制造方法和半导体器件 Download PDF

Info

Publication number
CN102468326B
CN102468326B CN201010531985.2A CN201010531985A CN102468326B CN 102468326 B CN102468326 B CN 102468326B CN 201010531985 A CN201010531985 A CN 201010531985A CN 102468326 B CN102468326 B CN 102468326B
Authority
CN
China
Prior art keywords
electrode
contact
layer
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010531985.2A
Other languages
English (en)
Other versions
CN102468326A (zh
Inventor
朱慧珑
尹海洲
骆志炯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201010531985.2A priority Critical patent/CN102468326B/zh
Priority to US13/129,075 priority patent/US8803208B2/en
Priority to PCT/CN2011/071251 priority patent/WO2012055197A1/zh
Publication of CN102468326A publication Critical patent/CN102468326A/zh
Application granted granted Critical
Publication of CN102468326B publication Critical patent/CN102468326B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明提出了一种半导体器件，包括：衬底；栅极部分，形成在所述衬底上；源极部分和漏极部分，分别位于所述栅极部分的相对侧；接触电极，与所述源极部分和/或所述漏极部分相接触，其中所述接触电极在与所述源极部分和/或所述漏极部分接触的一端具有增大的端部。在本发明中，由于在与源极部分/漏极部分接触的界面，增大了接触电极的接触面积，实现了接触电阻的降低，从而确保/增强了半导体器件的性能。本发明还提出了用于制造前述半导体器件(尤其是其中的接触电极)的方法。

Description

接触电极制造方法和半导体器件
技术领域
本发明涉及半导体领域，尤其涉及半导体器件及其制造方法，更具体地，涉及一种接触电极制造方法以及一种包含按照前述接触电极制造方法制造的接触电极的半导体器件。
背景技术
随着半导体器件的尺寸越来越小，用于源极部分/漏极部分的接触电极的尺寸也越来越小。在这种情况下，接触电极与源极部分/漏极部分之间的接触电阻存在变大的趋势，接触电阻的增大将导致半导体器件的性能下降。
发明内容
考虑到传统工艺的上述缺陷，本发明提出了一种接触电极制造方法，通过增大接触电极与源极部分/漏极部分之间的接触面积来达到降低接触电阻的目的。根据本发明制造的接触电极具有与源极部分/漏极部分接触的增大端部，根据本发明的工艺特征，所述增大端部具有钻石形截面。此外，本发明还提出了一种包含按照前述接触电极制造方法制造的接触电极的半导体器件。
根据本发明的第一方案，提出了一种半导体器件，包括：衬底；栅极部分，形成在所述衬底上；源极部分和漏极部分，分别位于所述栅极部分的相对侧；接触电极，与所述源极部分和/或所述漏极部分相接触，其中所述接触电极在与所述源极部分和/或所述漏极部分接触的一端具有增大的端部。
优选地，所述源极部分包括形成在所述衬底内的源极原位掺杂层和位于所述源极原位掺杂层上的提升源极层，以及所述漏极部分包括形成在所述衬底内的漏极原位掺杂层和位于所述漏极原位掺杂层上的提升漏极层。
优选地，所述接触电极的增大的端部位于所述提升源极层或所述提升漏极层中。
优选地，所述接触电极的增大的端部位于所述提升源极层和所述源极原位掺杂层中；和/或所述接触电极的增大的端部位于所述提升漏极层和所述漏极原位掺杂层中。
优选地，所述接触电极由应变电极材料形成。
优选地，所述衬底是Si衬底，所述Si衬底表面的晶面取向为<100>，所述提升源极层和/或所述提升漏极层是沿所述Si衬底表面的晶面取向<100>外延生长形成的，所述增大的端部是通过湿法刻蚀形成的。
优选地，所述衬底是Si衬底，所述Si衬底表面的晶面取向为<100>，所述提升源极层和/或所述提升漏极层是沿所述Si衬底表面的晶面取向<100>外延生长形成的，所述增大的端部的侧壁与Si晶体的晶面{111}平行。
根据本发明的第二方案，提出了一种接触电极制造方法，包括：在半导体器件结构上形成接触孔，所述半导体器件结构包括栅极部分、源极部分和漏极部分，所述接触孔的底部暴露出所述源极部分和/或所述漏极部分；对暴露在所述接触孔的底部的所述源极部分和/或所述漏极部分进行刻蚀，形成底部增大的接触孔；以及在底部增大的接触孔中填充电极材料，形成与源极部分和/或漏极部分相接触的接触电极，由此所述接触电极在与源极部分和/或漏极部分接触的一端具有增大的端部。
优选地，所述源极部分包括形成在衬底内的源极原位掺杂层和位于源极原位掺杂层上的提升源极层，以及所述漏极部分包括形成在衬底内的漏极原位掺杂层和位于漏极原位掺杂层上的提升漏极层。
优选地，在所述刻蚀步骤中，仅刻蚀所述源极原位掺杂层和/或所述漏极原位掺杂层。
优选地，在所述刻蚀步骤中，刻蚀所述源极原位掺杂层和所述提升源极层，和/或刻蚀所述漏极原位掺杂层和所述提升漏极层。
优选地，所述电极材料是应变电极材料。
优选地，所述衬底是Si衬底，所述Si衬底表面的晶面取向为<100>，所述提升源极层和/或所述提升漏极层是沿所述Si衬底表面的晶面取向<100>外延生长形成的，所述底部增大的接触孔是通过湿法刻蚀形成的。
优选地，所述衬底是Si衬底，所述Si衬底表面的晶面取向为<100>，所述提升源极层和/或所述提升漏极层是沿所述Si衬底表面的晶面取向<100>外延生长形成的，所述底部增大的接触孔的侧壁与Si晶体的晶面{111}平行。
在本发明中，由于在与源极部分/漏极部分接触的界面，增大了接触电极的接触面积，实现了接触电阻的降低，从而确保/增强了半导体器件的性能。
附图说明
通过下面结合附图说明本发明的优选实施例，将使本发明的上述及其它目的、特征和优点更加清楚，其中：
图1～6示出了本发明第一实施例所提出的接触电极制造方法的各个步骤的示意图，其中图6示出了包含根据本发明第一实施例所提出的接触电极制造方法制造完成的接触电极在内的半导体器件；以及
图1～4、7和8示出了本发明第一实施例所提出的接触电极制造方法的各个步骤的示意图，其中图8示出了包含根据本发明第二实施例所提出的接触电极制造方法制造完成的接触电极在内的半导体器件。
应当注意的是，本说明书附图并非按照比例绘制，而仅为示意性的目的，因此，不应被理解为对本发明范围的任何限制和约束。在附图中，相似的组成部分以相似的附图标号标识。
具体实施方式
下面参照附图对本发明的优选实施例进行详细说明，在描述过程中省略了对于本发明来说是不必要的细节和功能，以防止对本发明的理解造成混淆。
【第一实施例】
首先，参考图6，对包含根据本发明第一实施例所提出的接触电极制造方法制造完成的接触电极在内的半导体器件进行详细描述。图6示出了包含根据本发明第一实施例所提出的接触电极制造方法制造完成的接触电极在内的半导体器件的示意图。
如图6所示，包含根据本发明第一实施例所提出的接触电极制造方法制造完成的接触电极在内的半导体器件主要包括：衬底100(Si晶片、SOI等)；栅极部分800，形成在衬底100上；源极部分(S)和漏极部分(D)，分别位于栅极部分800的相对侧，源极部分包括形成在衬底100内的源极原位掺杂层(n型或p型)310和位于源极原位掺杂层310上方的提升源极层(n型或p型掺杂Si)210，漏极部分包括形成在衬底100内的漏极原位掺杂层(n型或p型)320和位于漏极原位掺杂层320上方的提升漏极层(n型或p型掺杂Si)220；氮化物层400，覆盖栅极部分800、源极部分和漏极部分；氧化物层500，覆盖氮化物层400；源极接触电极610，穿透氧化物层500和氮化物层400，与源极部分的提升源极层210相接触；以及漏极接触电极620，穿透氧化物层500和氮化物层400，与漏极部分的提升漏极层220相接触，其中源极接触电极610和漏极接触电极620位于提升源极层210和提升漏极层220中的端部具有增大的截面(钻石形截面)。在上述方案中，氧化物层500和氮化物层400也可以由本领域技术人员熟知的其他介质材料替代，本发明对此不做限制。
在本发明中，由于源极接触电极610/漏极接触电极620在与源极部分/漏极部分接触的一端具有增大的端部，增大了源极接触电极610/漏极接触电极620与源极部分/漏极部分之间的接触面积，实现了接触电阻的降低，从而确保/增强了半导体器件的性能。
接下来，将结合图1～6，对根据本发明第一实施例的接触电极制造方法的各个步骤进行详细描述。
首先，如图1所示，按照传统工艺，在衬底100(Si晶片、SOI等或其他能够用于半导体制造中的衬底结构)上形成栅极叠层800’。对于本发明的实施例来说，可选地，衬底100可以采用其表面的晶面取向为<100>的Si衬底。栅极叠层800由栅极电介质层810、栅极导体820和氮化物盖层830自下而上排列构成。
然后，如图2所示，按照传统工艺，在衬底100内形成源极原位掺杂层(n型或p型)310和漏极原位掺杂层(n型或p型)320，并进行退火以激活注入的离子。之后，形成围绕栅极叠层800’四周的侧墙840。此后，可选地，可以进一步进行源/漏重掺杂。
接着，在源极原位掺杂层310和漏极原位掺杂层320上形成提升源极层(n型或p型掺杂Si)210和提升漏极层(n型或p型掺杂Si)220，从而形成半导体器件的源极部分和漏极部分。例如，提升源极层210和提升漏极层220可以是与衬底100不同的半导体层。优选地，对于本发明的实施例，可以沿其表面的晶面取向为<100>的Si衬底100的晶面取向<100>外延生长Si或掺杂Si来形成提升源极层210和提升漏极层220。例如，可以采用传统的延伸离子注入和退火方法来形成上述结构。
以下，为了行文方便和图示清楚，省略了对栅极部分800的细节结构(810、820、830、840、800’)的详细描述，存在多种工艺可以形成具有上述结构的栅极部分800。此外，栅极部分800并不局限于说明书附图所图示的结构，也可以是按照传统工艺得到的其他结构的栅极部分800。
接下来，如图3所示，按照传统工艺，在图2所示的结构上保形地顺序沉积氮化物层400和氧化物层500，并对氧化物层500进行平坦化(可以采用化学机械平坦化(CMP)等工艺)。其中，氧化物层500和氮化物层400也可以由本领域技术人员熟知的其他介质材料替代，本发明对此不做限制。
之后，如图4所示，按照传统工艺，在图3所示的结构上形成用于容纳接触电极的接触孔，接触孔的底部暴露出源极部分/漏极部分。例如，可以采用传统的光刻工艺等。
接下来，如图5所示，形成下端部增大的接触孔。例如，可以采用各向同性的干法刻蚀或湿法刻蚀，或者采用各向异性的湿法刻蚀(接触孔的侧壁与Si晶体的晶面{111}平行)。例如，可以利用KOH或TMAH溶液，对图4所示的结构中暴露在接触孔底部的提升源极层210和提升漏极层220进行湿法刻蚀，形成底部增大的接触孔(钻石形截面)。
最后，如图6所示，按照传统工艺，在图5所示的接触孔中填充电极金属，形成源极接触电极610/漏极接触电极620。源极接触电极610/漏极接触电极620具有接触孔的形状，即，在与提升源极层210/提升漏极层220接触的一端具有增大的端部(该增大的端部具有钻石形截面)，增大了源极接触电极610/漏极接触电极620与提升源极层210/提升漏极层220(源极部分/漏极部分)之间的接触面积。
在本发明中，由于源极接触电极610/漏极接触电极620在与源极部分/漏极部分接触的一端具有增大的端部，增大了源极接触电极610/漏极接触电极620与源极部分/漏极部分之间的接触面积，实现了接触电阻的降低，从而确保/增强了半导体器件的性能。
【第二实施例】
首先，参考图8，对包含根据本发明第二实施例所提出的接触电极制造方法制造完成的接触电极在内的半导体器件进行详细描述。图8示出了包含根据本发明第二实施例所提出的接触电极制造方法制造完成的接触电极在内的半导体器件的示意图。
如图8所示，包含根据本发明第二实施例所提出的接触电极制造方法制造完成的接触电极在内的半导体器件主要包括：衬底100(Si晶片、SOI等)；栅极部分800，形成在衬底100上；源极部分(S)和漏极部分(D)，分别位于栅极部分800的相对侧，源极部分包括形成在衬底100内的源极原位掺杂层(n型或p型)310和位于源极原位掺杂层310上方的提升源极层(n型或p型掺杂Si)210，漏极部分包括形成在衬底100内的漏极原位掺杂层(n型或p型)320和位于漏极原位掺杂层320上方的提升漏极层(n型或p型掺杂Si)220；氮化物层400，覆盖栅极部分800、源极部分和漏极部分；氧化物层500，覆盖氮化物层400；源极接触电极710，穿透氧化物层500、氮化物层400和提升源极层210，与源极部分的源极原位掺杂层310相接触；以及漏极接触电极720，穿透氧化物层500、氮化物层400和提升漏极层220，与漏极部分的漏极原位掺杂层320相接触，其中源极接触电极710和漏极接触电极720位于源极部分(提升源极层210和源极原位掺杂层310)和漏极部分(提升漏极层220和漏极原位掺杂层320)中的端部具有增大的截面(钻石形截面)。在上述方案中，氧化物层500和氮化物层400也可以由本领域技术人员熟知的其他介质材料替代，本发明对此不做限制。
在本发明中，由于源极接触电极710/漏极接触电极720在与源极部分/漏极部分接触的一端具有增大的端部，增大了源极接触电极710/漏极接触电极720与源极部分/漏极部分之间的接触面积，实现了接触电阻的降低，从而确保/增强了半导体器件的性能。
此外，图8所示的源极接触电极710/漏极接触电极720可以由应变电极材料形成，由此对周围的其他结构(尤其是位于衬底100内的漏极原位掺杂层320/漏极原位掺杂层320)产生拉应力(n型半导体器件)或压应力(p型半导体器件)，提高电子迁移率(n型半导体器件)或空穴迁移率(p型半导体器件)，从而进一步增强半导体器件的性能。
接下来，将结合图1～4、7和8，对根据本发明第二实施例的接触电极制造方法的各个步骤进行详细描述。
图1～4的步骤与根据本发明第一实施例的接触电极制造方法相同，为了行文简洁起见，这里省略了对图1～4的详细描述，具体内容可参考前述【第一实施例】中的详细描述。
如图4所示，形成了用于容纳接触电极的接触孔，接触孔的底部暴露出源极部分/漏极部分。
接下来，如图7所示，形成下端部增大的接触孔。例如，可以采用各向同性的干法刻蚀或湿法刻蚀，或者采用各向异性的湿法刻蚀(接触孔的侧壁与Si晶体的晶面{111}平行)。例如，可以利用KOH或TMAH溶液，对图4所示的结构中暴露在接触孔底部的源极部分/漏极部分进行湿法刻蚀。在第一实施例中，提升源极层210和提升漏极层220未被刻蚀穿透(例如，通过控制溶液的浓度和温度、刻蚀的时间等)。与第一实施例不同，在第二实施例中，刻蚀穿透提升源极层210和提升漏极层220，并进一步刻蚀源极原位掺杂层310和漏极原位掺杂层320，形成底部增大的接触孔(钻石形截面)。在第二实施例中，可以得到比第一实施例底部增大更多的接触孔。
最后，如图8所示，按照传统工艺，在图7所示的接触孔中填充电极金属，形成源极接触电极710/漏极接触电极720。源极接触电极710/漏极接触电极720具有接触孔的形状，即，在与源极部分(提升源极层210和源极原位掺杂层310)/漏极部分(提升漏极层220和漏极原位掺杂层320)接触的一端具有增大的端部(该增大的端部具有钻石形截面)，增大了源极接触电极710/漏极接触电极720与源极部分/漏极部分之间的接触面积。
在本发明中，由于源极接触电极710/漏极接触电极720在与源极部分/漏极部分接触的一端具有增大的端部，增大了源极接触电极710/漏极接触电极720与源极部分/漏极部分之间的接触面积，实现了接触电阻的降低，从而确保/增强了半导体器件的性能。
此外，在图8所示步骤中，可以填充应变电极金属来形成源极接触电极710/漏极接触电极720，由此对周围的其他结构(尤其是位于衬底100内的漏极原位掺杂层320/漏极原位掺杂层320)产生拉应力(n型半导体器件)或压应力(p型半导体器件)(通过控制沉积时的工艺参数来控制应力的产生)，提高电子迁移率(n型半导体器件)或空穴迁移率(p型半导体器件)，从而进一步增强半导体器件的性能。
至此已经结合优选实施例对本发明进行了描述。应该理解，本领域技术人员在不脱离本发明的精神和范围的情况下，可以进行各种其它的改变、替换和添加。因此，本发明的范围不局限于上述特定实施例，而应由所附权利要求所限定。

Claims (10)

1.一种半导体器件，包括：
衬底；
栅极部分，形成在所述衬底上；
源极部分和漏极部分，分别位于所述栅极部分的相对侧，所述源极部分包括形成在所述衬底内的源极原位掺杂层和位于所述源极原位掺杂层上的提升源极层，以及所述漏极部分包括形成在所述衬底内的漏极原位掺杂层和位于所述漏极原位掺杂层上的提升漏极层；
接触电极，与所述源极部分和/或所述漏极部分相接触，
其中所述接触电极在与所述源极部分和/或所述漏极部分接触的一端具有增大的端部，所述增大的端部具有钻石形截面，
所述衬底是Si衬底，所述Si衬底表面的晶面取向为<100>，所述提升源极层和/或所述提升漏极层是沿所述Si衬底表面的晶面取向<100>外延生长形成的，所述增大的端部的侧壁与Si晶体的晶面{111}平行。
2.根据权利要求1所述的半导体器件，其特征在于
所述接触电极的增大的端部位于所述提升源极层或所述提升漏极层中。
3.根据权利要求1所述的半导体器件，其特征在于
所述接触电极的增大的端部位于所述提升源极层和所述源极原位掺杂层中；和/或
所述接触电极的增大的端部位于所述提升漏极层和所述漏极原位掺杂层中。
4.根据权利要求3所述的半导体器件，其特征在于
所述接触电极由应变电极材料形成。
5.根据权利要求1～4之一所述的半导体器件，其特征在于
所述增大的端部是通过湿法刻蚀形成的。
6.一种接触电极制造方法，包括：
在半导体器件结构上形成接触孔，所述半导体器件结构包括栅极部分、源极部分和漏极部分，所述接触孔的底部暴露出所述源极部分和/或所述漏极部分，所述源极部分包括形成在衬底内的源极原位掺杂层和位于源极原位掺杂层上的提升源极层，以及所述漏极部分包括形成在衬底内的漏极原位掺杂层和位于漏极原位掺杂层上的提升漏极层；
对暴露在所述接触孔的底部的所述源极部分和/或所述漏极部分进行刻蚀，形成底部增大的接触孔；以及
在底部增大的接触孔中填充电极材料，形成与源极部分和/或漏极部分相接触的接触电极，由此所述接触电极在与源极部分和/或漏极部分接触的一端具有增大的端部，所述增大的端部具有钻石形截面，
其中所述衬底是Si衬底，所述Si衬底表面的晶面取向为<100>，所述提升源极层和/或所述提升漏极层是沿所述Si衬底表面的晶面取向<100>外延生长形成的，所述底部增大的接触孔的侧壁与Si晶体的晶面{111}平行。
7.根据权利要求6所述的接触电极制造方法，其特征在于
在所述刻蚀步骤中，仅刻蚀所述源极原位掺杂层和/或所述漏极原位掺杂层。
8.根据权利要求6所述的接触电极制造方法，其特征在于
在所述刻蚀步骤中，刻蚀所述源极原位掺杂层和所述提升源极层，和/或刻蚀所述漏极原位掺杂层和所述提升漏极层。
9.根据权利要求8所述的接触电极制造方法，其特征在于
所述电极材料是应变电极材料。
10.根据权利要求6～9之一所述的半导体器件，其特征在于
所述底部增大的接触孔是通过湿法刻蚀形成的。
CN201010531985.2A 2010-10-29 2010-10-29 接触电极制造方法和半导体器件 Active CN102468326B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201010531985.2A CN102468326B (zh) 2010-10-29 2010-10-29 接触电极制造方法和半导体器件
US13/129,075 US8803208B2 (en) 2010-10-29 2011-02-24 Method for fabricating contact electrode and semiconductor device
PCT/CN2011/071251 WO2012055197A1 (zh) 2010-10-29 2011-02-24 接触电极制造方法和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010531985.2A CN102468326B (zh) 2010-10-29 2010-10-29 接触电极制造方法和半导体器件

Publications (2)

Publication Number Publication Date
CN102468326A CN102468326A (zh) 2012-05-23
CN102468326B true CN102468326B (zh) 2015-01-07

Family

ID=45993104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010531985.2A Active CN102468326B (zh) 2010-10-29 2010-10-29 接触电极制造方法和半导体器件

Country Status (3)

Country Link
US (1) US8803208B2 (zh)
CN (1) CN102468326B (zh)
WO (1) WO2012055197A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101776926B1 (ko) * 2010-09-07 2017-09-08 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8349718B2 (en) 2011-03-24 2013-01-08 Kabushiki Kaisha Toshiba Self-aligned silicide formation on source/drain through contact via
US8415250B2 (en) * 2011-04-29 2013-04-09 International Business Machines Corporation Method of forming silicide contacts of different shapes selectively on regions of a semiconductor device
CN103545188B (zh) * 2012-07-13 2017-03-08 中国科学院微电子研究所 半导体器件制造方法
KR102036345B1 (ko) 2012-12-10 2019-10-24 삼성전자 주식회사 반도체 소자
JP2015023161A (ja) * 2013-07-19 2015-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法ならびに電子機器
US9583351B2 (en) * 2013-11-19 2017-02-28 Globalfoundries Inc. Inverted contact
US9496149B2 (en) 2014-04-14 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods for manufacturing the same
KR102290538B1 (ko) 2015-04-16 2021-08-19 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9887289B2 (en) 2015-12-14 2018-02-06 International Business Machines Corporation Method and structure of improving contact resistance for passive and long channel devices
KR102402670B1 (ko) * 2017-06-26 2022-05-26 삼성전자주식회사 저항 구조체를 포함하는 반도체 소자
CN113380885A (zh) * 2020-02-25 2021-09-10 长鑫存储技术有限公司 半导体器件及其制备方法
US11825661B2 (en) * 2020-09-23 2023-11-21 Taiwan Semiconductor Manufacturing Company Limited Mobility enhancement by source and drain stress layer of implantation in thin film transistors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1209732A2 (en) * 2000-11-16 2002-05-29 Chartered Semiconductor Manufacturing, Inc. Method to form an elevated S/D CMOS device by contacting S/D through a contact hole in the oxide
CN101292345A (zh) * 2005-10-21 2008-10-22 国际商业机器公司 具有倒置源极/漏极金属触点的场效应晶体管（fet）及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127151A (ja) * 1999-10-26 2001-05-11 Fujitsu Ltd 半導体装置およびその製造方法
JP4780818B2 (ja) * 2000-03-03 2011-09-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20020192914A1 (en) * 2001-06-15 2002-12-19 Kizilyalli Isik C. CMOS device fabrication utilizing selective laser anneal to form raised source/drain areas
US6812527B2 (en) * 2002-09-05 2004-11-02 International Business Machines Corporation Method to control device threshold of SOI MOSFET's
US7473929B2 (en) * 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
US7132338B2 (en) * 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
JP4522086B2 (ja) * 2003-12-15 2010-08-11 キヤノン株式会社 梁、梁の製造方法、梁を備えたインクジェット記録ヘッド、および該インクジェット記録ヘッドの製造方法
US20070018252A1 (en) * 2005-07-21 2007-01-25 International Business Machines Corporation Semiconductor device containing high performance p-mosfet and/or n-mosfet and method of fabricating the same
US7989298B1 (en) * 2010-01-25 2011-08-02 International Business Machines Corporation Transistor having V-shaped embedded stressor
US8358012B2 (en) * 2010-08-03 2013-01-22 International Business Machines Corporation Metal semiconductor alloy structure for low contact resistance

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1209732A2 (en) * 2000-11-16 2002-05-29 Chartered Semiconductor Manufacturing, Inc. Method to form an elevated S/D CMOS device by contacting S/D through a contact hole in the oxide
CN101292345A (zh) * 2005-10-21 2008-10-22 国际商业机器公司 具有倒置源极/漏极金属触点的场效应晶体管（fet）及其制造方法

Also Published As

Publication number Publication date
US8803208B2 (en) 2014-08-12
WO2012055197A1 (zh) 2012-05-03
CN102468326A (zh) 2012-05-23
US20120104466A1 (en) 2012-05-03

Similar Documents

Publication Publication Date Title
CN102468326B (zh) 接触电极制造方法和半导体器件
US20170148900A1 (en) Dual fill silicon-on-nothing field effect transistor
KR100903902B1 (ko) 변형 채널 영역을 갖는 비평면형 ｍｏｓ 구조
CN102280486B (zh) 半导体器件及其制作方法
CN106449749B (zh) 半导体元件及其制作方法
US9673324B1 (en) MOS device with epitaxial structure associated with source/drain region and method of forming the same
CN107403835A (zh) 半导体装置及其制作工艺
US20170365706A1 (en) Field effect transistors with self-aligned extension portions of epitaxial active regions
CN103035712A (zh) 半导体器件及其制造方法
CN102468176B (zh) 超级结器件制造纵向区的方法
CN101924110B (zh) 一种体区接触的soi晶体管结构及其制备方法
CN103000534B (zh) 沟槽式p型金属氧化物半导体功率晶体管制造方法
CN104253048A (zh) 堆叠纳米线制造方法
CN102347235A (zh) 应变半导体沟道形成方法和半导体器件
CN103579003A (zh) 一种制作超结mosfet的方法
CN102543840B (zh) 自对准接触孔刻蚀的方法
TW200614431A (en) Method for fabricating deep trench capacitor
CN104103693A (zh) 一种u形沟槽的功率器件及其制造方法
US9343569B2 (en) Vertical compound semiconductor field effect transistor on a group IV semiconductor substrate
CN102916047B (zh) 一种利用埋氧腐蚀技术的soi体接触结构及形成方法
CN108682685B (zh) 半导体器件及其制作方法
CN107068764B (zh) 半导体器件制备方法
CN107046055B (zh) 高压半导体介质耐压终端
CN106558489A (zh) 一种纳米线结构、围栅纳米线器件及其制造方法
CN104282612A (zh) 一种半导体器件浅沟槽隔离结构的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant