JP2001127151A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001127151A
JP2001127151A JP30463199A JP30463199A JP2001127151A JP 2001127151 A JP2001127151 A JP 2001127151A JP 30463199 A JP30463199 A JP 30463199A JP 30463199 A JP30463199 A JP 30463199A JP 2001127151 A JP2001127151 A JP 2001127151A
Authority
JP
Japan
Prior art keywords
wiring pattern
insulating film
film
layer
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30463199A
Other languages
English (en)
Inventor
Masatoshi Fukuda
昌俊 福田
Hisaya Suzuki
寿哉 鈴木
Tomio Katada
富夫 堅田
Naofumi Nakamura
直文 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Fujitsu Ltd
Original Assignee
Toshiba Corp
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Fujitsu Ltd filed Critical Toshiba Corp
Priority to JP30463199A priority Critical patent/JP2001127151A/ja
Priority to US09/688,230 priority patent/US6462395B1/en
Publication of JP2001127151A publication Critical patent/JP2001127151A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 多層配線構造を有する半導体装置において、
一の配線層とその上の次の配線層とを結ぶ導電性プラグ
の接触抵抗を最小化する。 【解決手段】 導電性プラグの基部に拡大部を形成す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一般に半導体装置に
関し、特に多層配線構造を有する半導体装置に関する。
微細化技術の進歩に伴い、今日では半導体集積回路中に
形成される活性素子は莫大な数にのぼっている。このよ
うな多数の活性素子を相互接続するために、最近の超微
細化半導体装置では、第１の配線層を層間絶縁膜で覆
い、前記層間絶縁膜上に第２の配線層を形成し、前記第
１の配線層と第２の配線層とを、前記層間絶縁膜中に形
成した導電性プラグで接続する、いわゆる多層配線構造
が使われている。
【０００２】
【従来の技術】図１は、従来の多層配線構造を有する半
導体装置１０の構成を示す図である。図１を参照する
に、半導体装置１０は素子分離領域１１Ａ，１１Ｂを形
成されたＳｉ基板１１上に形成される。前記素子分離領
域１１Ａ，１１Ｂは前記Ｓｉ基板１１上において活性領
域を画成し、前記活性領域中には拡散領域１１ａ，１１
ｂがＭＯＳトランジスタのソース領域およびドレイン領
域として形成されている。
【０００３】前記Ｓｉ基板１１上には、前記拡散領域１
１ａ，１１ｂの間に形成されるチャネル領域を覆うよう
にゲート絶縁膜１２ａがさらに形成され、前記ゲート絶
縁膜１２ａ上にはゲート電極１２ｂが形成される。図１
の例では、前記ゲート電極１２ｂの両側面に側壁絶縁膜
１２ｃ，１２ｄがさらに形成されている。前記ゲート絶
縁膜１２ａ，ゲート電極１２ｂ、および側壁絶縁膜１２
ｃ，１２ｄは、前記ＭＯＳトランジスタのゲート構造を
形成する。図示の例では、前記ゲート電極１２ｂはポリ
サイド構造を有し、ポリシリコンパターン上に梨地で示
したシリサイド層が形成されている。
【０００４】前記Ｓｉ基板１１上には、前記ゲート電極
１２ｂおよびその両側の側壁絶縁膜１２ｃ，１２ｄを覆
うように第１の層間絶縁膜１３が形成され、前記第１の
層間絶縁膜１３中には、それぞれ前記拡散領域１１ａ，
１１ｂを露出するようにコンタクトホール１３ａ，１３
ｂが形成される。さらに、前記第１の層間絶縁膜１３上
には前記コンタクトホール１３ａを介して前記拡散領域
１１ａと電気的にコンタクトする第１層目の配線パター
ン１４ａが、また前記コンタクトホール１３ｂを介して
前記拡散領域１１ｂと電気的にコンタクトする第１層目
の別の配線パターン１４ｂが形成される。その際、前記
配線パターン１４ａからは前記コンタクトホール１３ａ
中を導電性プラグ１４ｐが延出し、また前記配線パター
ン１４ｂからは、前記コンタクトホール１３ｂ中を導電
性プラグ１４ｑが延出する。前記配線パターン１４ｂ
は、前記拡散領域１１ｂと電気的コンタクトをとるため
のコンタクトパッドであってもよい。
【０００５】前記第１の層間絶縁膜１３上には、さらに
前記配線パターン１４ａ，１４ｂを覆うように第２の層
間絶縁膜１５が形成されており、前記第２の層間絶縁膜
１５中には前記第１の層間絶縁膜１３を貫通して、前記
ゲート電極１２ｂを露出するコンタクトホール１５ａが
形成されている。前記第２の層間絶縁膜１５上には、前
記コンタクトホール１５ａを介して前記ゲート電極１２
ｂと電気的にコンタクトする第２層目の配線パターン１
６が形成され、さらに前記配線パターン１６を覆うよう
に、第３の層間絶縁膜１７が前記第２の層間絶縁膜１５
上に形成される。その際、前記配線パターン１６から
は、前記コンタクトホール１５ａ中に導電性プラグ１６
ｐが延出する。前記第３の層間絶縁膜１７中には、それ
ぞれ前記配線パターン１４ａおよび１４ｂを露出するコ
ンタクトホール１７ａ，１７ｂが形成される。前記配線
パターン１６は、前記ゲート電極１２ｂと電気的コンタ
クトをとるコンタクトパッドであってもよい。
【０００６】前記第３の層間絶縁膜１７上には第３層目
の配線パターン１８ａが、前記コンタクトホール１７ａ
を介して前記配線パターン１４ａにコンタクトするよう
に、また前記コンタクトホール１７ｂを介して前記配線
パターン１４ｂにコンタクトするように形成され、さら
に前記層間絶縁膜１７上には前記配線パターン１８ａ，
１８ｂを覆うように、第４の層間絶縁膜１９が形成され
る。その際、前記配線パターン１８ａからは、前記コン
タクトホール１７ａ中に導電性プラグ１８ｐが、また前
記配線パターン１８ｂからは、前記コンタクトホール１
７ｂ中に導電性プラグ１８ｑが延出する。
【０００７】さらに図示の例では、前記第４の層間絶縁
膜１９には前記配線パターン１６を露出するコンタクト
ホール１９ａが形成され、前記コンタクトホール１９ａ
は前記配線パターン１６と電気的にコンタクトする導電
性プラグ２０により覆われている。かかる構成により、
単一の、あるいは２層程度の配線層で形成した場合には
非常に複雑になる配線パターンを、より単純で長さが短
い配線パターンにより構成することが可能になり、超微
細化半導体装置よりなる大規模半導体集積回路における
配線遅延の問題が軽減される。また、かかる大規模半導
体集積回路設計の際に配線パターンの自由度が増し、設
計が容易になる。
【０００８】
【発明が解決しようとする課題】一方、図１に示す従来
の半導体装置１０では、下層の配線パターン、例えば配
線パターン１４ｂと、上層の配線パターン、例えば１８
ｂとを、前記層間絶縁膜１７中のコンタクトホール１７
ｂを埋める導電性プラグにより接続しているが、前記コ
ンタクトホール１７ｂの径は実質的に一定で、しかも一
般的には下層配線パターン、今の場合は配線パターン１
４ｂ、の幅よりも小さいため、前記導電性プラグと下層
配線パターンの接続部において接触抵抗が現れる問題が
生じる。かかる接触抵抗は、前記半導体装置が微細化さ
れ、コンタクトホールの径が縮小するにつれて増大す
る。換言すると、前記接触抵抗の問題は、サブミクロン
あるいはサブクォーターミクロンと称する最近の超微細
化半導体装置において、深刻な問題になる。
【０００９】また、図１に示す従来の半導体装置では、
前記コンタクトホールの径が縮小されているため、コン
タクトホール形成時にフォトリソグラフィー工程で位置
ずれが生じると、前記導電性プラグと下層配線パターン
との間の接触面積がさらに減少してしまい、接触抵抗が
余計に増大してしまう。このように、多層配線構造を構
成する配線パターンの接触抵抗が増大すると、多層配線
構造全体の時定数が増大してしまい、信号遅延を解消す
るのが困難になる。
【００１０】そこで、本発明は上記の課題を解決した、
新規で有用な半導体装置、およびその製造方法を提供す
ることを概括的課題とする。本発明のより具体的な課題
は、多層配線構造を有する半導体装置において、配線層
間の接触抵抗を減少できる半導体装置の構造、およびそ
の製造方法を提供することにある。
【００１１】本発明の他の課題は、多層配線構造を有す
る半導体装置において、コンタクトホール形成時に位置
ずれが生じても接触抵抗の増大を回避できる半導体装置
の構造、およびその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明は、上記の課題
を、請求項１に記載したように、第１層の配線パターン
と、前記第１層の配線パターン上に形成された層間絶縁
膜と、前記層間絶縁膜上に形成された第２層の配線パタ
ーンと、前記層間絶縁膜中に形成され、前記第１層の配
線パターンと前記第２層の配線パターンとを接続する導
電性プラグとよりなる多層配線構造を備えた半導体装置
であって、前記導電性プラグは、前記第１層の配線パタ
ーンにコンタクトするコンタクト部と、前記コンタクト
部から前記第２層の配線パターンに向かって延在する接
続部とよりなり、前記コンタクト部は、接続部よりも大
きい面積を有することを特徴とする半導体装置により、
解決する。
【００１３】本発明は、また上記の課題を、請求項２に
記載したように、前記コンタクト部は端面により画成さ
れ、前記端面に接して、前記層間絶縁膜とは異なるエッ
チングレートを有する別の膜が形成されていることを特
徴とする請求項１記載の半導体装置により、解決する。
本発明は、また上記の課題を、請求項３に記載したよう
に、前記コンタクト部は端面により画成され、前記端面
と空隙を介して、前記層間絶縁膜とは異なるエッチング
レートを有する別の膜が形成されていることを特徴とす
る請求項１記載の半導体装置により、解決する。
【００１４】本発明はまた、上記の課題を、請求項４に
記載したように、前記別の膜は、前記第１層の配線パタ
ーン上に、前記第１層の配線パターンの形状に対応した
形状で形成されていることを特徴とする請求項２または
３記載の半導体装置により、解決する。本発明はまた、
上記の課題を、請求項５に記載したように、前記別の膜
は、前記第１層の配線パターン上に、前記層間絶縁膜の
主面に実質的に平行な主面を有する連続絶縁膜として形
成されることを特徴とする請求項２または３記載の半導
体装置により、解決する。
【００１５】本発明はまた、上記の課題を、請求項６に
記載したように、前記別の膜は、前記第１層の配線パタ
ーン上に、前記第１層の配線パターンの側壁面を覆うよ
うに形成されていることを特徴とする請求項２または３
記載の半導体装置により、解決する。本発明はまた、上
記の課題を、請求項７に記載したように、前記側壁面は
複数の段差により画成され、前記別の膜は、前記複数の
段差の各々に対応した絶縁膜の積層により構成されてい
ることを特徴とする請求項２〜６のうち、いずれか一項
記載の半導体装置により、解決する。
【００１６】本発明はまた、上記の課題を、請求項８に
記載したように、前記接続部は、前記第１層の配線パタ
ーンの上面および側壁面を、連続して覆うことを特徴と
する請求項１記載の半導体装置により、解決する。本発
明はまた、上記の課題を、請求項９に記載したように、
第１層の配線パターンと、前記第１層の配線パターン上
に形成された層間絶縁膜と、前記層間絶縁膜上に形成さ
れた第２層の配線パターンと、前記層間絶縁膜中に形成
され、前記第１層の配線パターンと前記第２層の配線パ
ターンとを接続する導電性プラグとよりなる多層配線構
造を備えた半導体装置の製造方法であって、前記第１層
の配線パターン上に、膜を形成する工程と、前記第１層
の配線パターン上に、前記膜を覆うように、層間絶縁膜
を形成する工程と、前記層間絶縁膜中に、前記膜を露出
するように、コンタクトホールを形成する工程と、前記
コンタクトホールを介して、前記膜をエッチングにより
除去する工程と、前記コンタクトホール中に、前記膜を
除去する工程の後、前記第１層の配線パターンに電気的
にコンタクトした導電性プラグを形成する工程とよりな
り、前記膜は、前記層間絶縁膜とは異なったエッチング
耐性を有することを特徴をする半導体装置の製造方法に
より、解決する。
【００１７】本発明はまた、上記の課題を、請求項１０
に記載したように、前記膜を形成する工程は、さらに前
記膜をパターニングして、前記第１層の配線パターン上
に、前記第１層の配線パターンに整合した形状の別のパ
ターンを形成する工程を含むことを特徴とする請求項９
記載の半導体装置の製造方法により、解決する。
【００１８】本発明はまた、上記の課題を、請求項１１
に記載したように、前記膜を形成する工程は、前記膜が
前記第１層の配線パターンの上面および側壁面を覆うよ
うに実行されることを特徴とする請求項９記載の半導体
装置の製造方法により、解決する。 ［作用］図２は、本発明の原理を説明する図である。
【００１９】図２を参照するに、配線パターン３１は図
示しない層間絶縁膜により覆われており、前記配線パタ
ーン３１には、前記層間絶縁膜中に形成された図示しな
いコンタクトホールを介して導電性プラグが３２がコン
タクトする。その際、前記配線パターン３１上には前記
層間絶縁膜とは異なったエッチング耐性を有する絶縁膜
３３が形成されており、前記絶縁膜３３を前記コンタク
トホールを介してドライあるいはウェットエッチングに
より選択的にエッチングすることにより、前記コンタク
トホールは図２中に矢印で示したように前記絶縁膜３３
に対応する部分において側方に拡大する。従って、かか
る基部が拡大した形状を有するコンタクトホール中に前
記導電性プラグ３２を形成することにより、形成される
導電性プラグ３２も側方に拡大した基部３２ａを有する
ようになる。かかる側方に拡大した基部３２ａを前記導
電性プラグ３２の基部に形成することにより、前記導電
性プラグ３２と配線パターン３１との間の接触面積が増
大し、接触抵抗が減少する。なお、前記膜３３は絶縁膜
に限定されるものではなく、前記層間絶縁膜とは異なっ
たエッチング耐性を有するものであれば、導電性膜であ
ってもよい。
【００２０】
【発明の実施の形態】図３は本発明の第１実施例による
半導体装置４０の構成を示す。図３を参照するに、半導
体装置４０は素子分離領域４１Ａ，４１Ｂを形成された
ｐ型Ｓｉ基板４１上に形成される。前記素子分離領域４
１Ａ，４１Ｂは前記Ｓｉ基板４１上において活性領域を
画成し、前記活性領域中には拡散領域４１ａ，４１ｂが
ＭＯＳトランジスタのソース領域およびドレイン領域と
して形成されている。
【００２１】前記Ｓｉ基板４１上には、前記拡散領域４
１ａ，４１ｂの間に形成されるチャネル領域を覆うよう
にゲート絶縁膜４２ａがさらに形成され、前記ゲート絶
縁膜４２ａ上にはゲート電極４２ｂが形成される。図３
の例では、前記ゲート電極４２ｂの両側面に側壁絶縁膜
４２ｃ，４２ｄがさらに形成されている。前記ゲート絶
縁膜４２ａ，ゲート電極４２ｂ、および側壁絶縁膜４２
ｃ，４２ｄは前記ＭＯＳトランジスタのゲート構造を形
成する。図示の例では、前記ゲート電極４２ｂはポリサ
イド構造を有し、ポリシリコンパターン上に梨地で示し
たシリサイド層が形成されている。
【００２２】前記Ｓｉ基板４１上には、前記ゲート電極
４２ｂおよびその両側の側壁絶縁膜４２ｃ，４２ｄを覆
うように、典型的にはＳｉＯ2 よりなる層間絶縁膜４３
1 が形成され、前記層間絶縁膜４３1 上には間に図示を
省略した薄いＳｉＮ膜を挟んでＳｉＯ2 よりなる別の層
間絶縁膜４３2 が形成される。前記層間絶縁膜４３1中
には、それぞれ前記拡散領域４１ａ，４１ｂを露出する
ようにコンタクトホール４３ａ，４３ｂが形成され、一
方前記層間絶縁膜４３2 中にはそれぞれ前記コンタクト
ホール４３ａ，４３ｂを露出するように、配線溝４３
ｃ，４３ｄが形成される。前記層間絶縁膜４３1 および
４３2 は、間のＳｉＮ膜と共に第１の層間絶縁膜構造４
３を形成する。
【００２３】前記配線溝４３ｃ中には、Ｗ等よりなり前
記コンタクトホール４３ａを介して前記拡散領域４１ａ
と電気的にコンタクトする第１層目の配線パターン４４
ａが形成される。同様に、前記配線溝４３ｄ中には前記
コンタクトホール４３ｂを介して前記拡散領域４１ｂと
電気的にコンタクトする第１層目の別の配線パターン４
４ｂが形成される。図３の例では、前記別の配線パター
ン４４ｂは、前記層間絶縁膜４３2 中においてコンタク
トパッドを形成する。その際、前記配線パターン４４ａ
からは前記コンタクトホール４３ａ中を導電性プラグ４
４ｐが延出し、また前記配線パターン４４ｂからは、前
記コンタクトホール４３ｂ中を導電性プラグ４４ｑが延
出する。前記配線パターン４４ｂは、前記拡散領域４１
ｂと電気的コンタクトをとるためのコンタクトパッドで
あってもよい。
【００２４】前記層間絶縁膜４３2 上には、さらに前記
配線パターン４４ａ，４４ｂを覆うようにＳｉＯ2 等の
低誘電率無機絶縁膜あるいは有機ＳＯＧ等の有機絶縁膜
等よりなる層間絶縁膜４５1 が形成されており、さらに
前記層間絶縁膜４５1 上には図示しない薄いＳｉＮ膜を
隔ててＳｉＯ2 等の低誘電率無機絶縁膜あるいは有機Ｓ
ＯＧ等の有機絶縁膜よりなる別の層間絶縁膜４５2 が形
成される。さらに、前記層間絶縁膜４５2 上には図示を
省略した別の薄いＳｉＮ膜を隔ててＳｉＯ2 等の低誘電
率無機絶縁膜あるいは有機ＳＯＧ等の有機絶縁膜よりな
るさらに別の層間絶縁膜４５3 が形成される。
【００２５】さらに前記層間絶縁膜４５1 中には前記層
間絶縁膜４３2 および４３1 を貫通して前記ゲート電極
４２ｂを露出するコンタクトホール４５ａが形成されお
り、前記層間絶縁膜４５2 中には前記コンタクトホール
４５ａを露出する溝４５ｂが形成されている。前記溝４
５ｂ中にはＷ等よりなるコンタクトパッド４６ａが形成
され、前記コンタクトパッド４６ａから前記コンタクト
ホール４５ａ中に延出するＷプラグ４６ｐが前記ゲート
電極４２ｂと電気的にコンタクトする。
【００２６】また、前記層間絶縁膜４５2 および４５1
中には前記配線パターン４４ａを露出するコンタクトホ
ール４５ｃが形成され、前記層間絶縁膜４５3 中には前
記コンタクトホール４５ｃを露出する配線溝４５ｄが形
成されている。さらに、前記配線溝４５ｄ中には配線パ
ターン４７ａが形成され、前記Ｃｕ配線パターン４７ａ
から延出するＣｕプラグ４７ｐが前記配線パターン４４
ａと電気的にコンタクトする。なお、前記配線パターン
４７ａはＣｕに限定されるものではなく、ＡｌやＷであ
ってもよい。
【００２７】さらに、前記層間絶縁膜４５2 および４５
1 中には前記コンタクトパッド４３ｄを露出するコンタ
クトホール４５ｅが形成され、前記層間絶縁膜４５3 中
には前記コンタクトホール４５ｅを露出する配線溝４５
ｆが形成されている。さらに、前記配線溝４５ｆ中には
Ｃｕ配線パターン４７ｂが形成され、前記Ｃｕ配線パタ
ーン４７ｂから延出するＣｕプラグ４７ｑが前記コンタ
クトパッド４４ｂと電気的にコンタクトする。前記層間
絶縁膜４５1 〜４５3 は、第２層目の層間絶縁膜構造４
５を構成する。
【００２８】さらに前記第２の層間絶縁膜構造４５上に
はＳｉＯ2 等の低誘電率無機絶縁膜あるいは有機ＳＯＧ
等の有機絶縁膜よりなる層間絶縁膜４８が、第３の層間
絶縁膜構造として形成される。前記層間絶縁膜４８中に
は前記層間絶縁膜４５2 中のコンタクトパッド４６ａを
露出するコンタクトホール４８ａが形成され、前記コン
タクトホール４８ａ中にはＣｕプラグ４９ｐが形成され
ている。
【００２９】図３の半導体装置４０では、さらに前記配
線パターン４４ａから延出する導電性プラグ４４ｐの下
端部ないし基部には拡大部４４ｒが形成されており、前
記拡大部４４ｒが前記拡散領域４１ａにコンタクトす
る。このように拡大部４４ｒを導電性プラグ４４ｐの基
部に形成することにより、前記拡散領域４１ａに対する
前記導電性プラグ４４ｐの接触面積を増大でき、接触抵
抗を減少させることができる。
【００３０】図３の例では、同様な拡大基部が導電性プ
ラグ４４ｑ，４６ｐ，４７ｐ，４７ｑ，４９ｐの各々に
も形成されている。すなわち、前記導電性プラグ４４ｑ
には拡大基部４４ｓが、導電性プラグ４６ｐには拡大基
部４６ｒが、導電性プラグ４７ｐには拡大基部４７ｒ
が、導電性プラグ４７ｑには拡大基部４７ｓが、また導
電性プラグ４９ｐには拡大基部４９ｒが形成されてい
る。これらの拡大基部により、各々の導電性プラグの接
触抵抗は実質的に低減される。
【００３１】以下、図３の半導体装置４０の製造工程
を、図４（Ａ）〜図１３（Ｒ）を参照しながら説明す
る。図４（Ａ）を参照するに、前記素子分離領域４１
Ａ，４１Ｂ、および拡散領域４１ａ，４１ｂが形成され
たＳｉ基板４１上には前記ゲート絶縁膜４２ａ，ポリサ
イドゲート電極４２ｂおよび側壁絶縁膜４２ｃ，４２ｄ
を含むゲート電極構造が形成されており、さらに前記拡
散領域４１ａ，４１ｂ上にはＳｉＮパターン５１ａ，５
１ｂが、また前記ゲート電極上には別のＳｉＮパターン
５１ｃが、典型的には例えば１５０ｎｍの厚さと１００
ｎｍの幅で形成される。
【００３２】次に図４（Ｂ）の工程において前記Ｓｉ基
板４１上に前記ゲート電極構造およびＳｉＮパターン５
１ａ〜５１ｃを覆うようにＳｉＯ2 膜を前記層間絶縁膜
４３ 1 として堆積し、さらに図示を省略したがエッチン
グストッパ膜として薄いＳｉＮ膜を前記層間絶縁膜４３
1 上に堆積した後、前記層間絶縁膜４３2 として別のＳ
ｉＯ2 膜を前記エッチングストッパ膜上に堆積する。
【００３３】さらに図４（Ｃ）の工程において前記層間
絶縁膜４３2 中に前記配線溝４３ｃ，４３ｄを、前記層
間絶縁膜４３1 と４３2 との間に介在する前記ＳｉＮ膜
をエッチングストッパとして使うことにより形成し、さ
らに前記配線溝４３ｃおよび４３ｄ中に、それぞれ前記
ＳｉＮパターン５１ａおよび５１ｂを露出するように前
記コンタクトホール４３ａ，４３ｂを、それぞれ前記Ｓ
ｉＮパターン５１ａおよび５１ｂの幅よりも小さい径で
形成する。
【００３４】次に、図５（Ｄ）の工程において、前記コ
ンタクトホール４３ａおよび４３ｂにより露出されたＳ
ｉＮパターン５１ａおよび５１ｂを、前記層間絶縁膜４
３1をマスクとしたドライエッチングあるいはウェット
エッチングにより、前記コンタクトホール４３ａおよび
４３ｂを介して前記層間絶縁膜４３1 あるいは４３2に
対して選択的に除去し、前記コンタクトホール４３ａあ
るいは４３ｂの基部に、前記ＳｉＮパターン５１ａある
いは５１ｂに対応した拡大部を形成する。前記ＳｉＮパ
ターン５１ａあるいは５１ｂの選択的な除去をドライエ
ッチングにより行なう場合には、例えばＣＦ4 ，Ｃ4 Ｆ
8 ，ＣＨ2 Ｆ2 等の弗化物ガスと、ＣＯ，Ｏ2 およびＡ
ｒの混合ガスをエッチングガスとしたドライエッチング
が適用可能である。また、前記エッチングをウェットエ
ッチングで行なう場合には、リン酸、フッ酸、弗化アン
モニウム等をエッチャントとして使うことができる。
【００３５】次に、図５（Ｅ）の工程において前記配線
溝４３および４３ｄを埋めるようにＷＦ6 を気相原料と
したＣＶＤ法によりＷを堆積し、さらに化学機械研磨
（ＣＭＰ）により平坦化することにより、前記配線パタ
ーン４４ａおよびコンタクトパッド４４ｂを形成する。
その際、前記コンタクトホール４３ａおよび４３ｂもＷ
で埋められ、前記Ｗプラグ４４ｐおよび４４ｑが形成さ
れる。前記コンタクトホール４３ａ，４３ｂの基部が先
に説明したように拡大部を有するため、このようにして
形成されたＷプラグ４４ｐおよび４４ｑは拡大端部４４
ｒおよび４４ｓを有する。
【００３６】さらに、図５（Ｆ）の工程において前記配
線パターン４４ａおよびコンタクトパッド４４ｂ上にＳ
ｉＮパターン５１ｄおよび５１ｅを、それぞれ典型的に
は例えば１５０ｎｍの厚さおよび１００ｎｍの幅に形成
し、さらに図６（Ｇ）の工程において前記層間絶縁膜４
３2 上に、前記ＳｉＮパターン５１ｄおよび５１ｅを覆
うように前記層間絶縁膜４５1 を堆積し、さらに図示を
省略した薄いＳｉＮ膜を介して前記層間絶縁膜４５2 を
その上に形成する。
【００３７】次に、図６（Ｈ）の工程において、前記層
間絶縁膜４５2 中に開口部４５ｂを、前記層間絶縁膜４
５1 と４５2 との間に介在するＳｉＮ膜をエッチングス
トッパとして使うことにより形成し、さらに前記開口部
４５ｂ中に、前記ＳｉＮパターン５１ｃを露出するよう
に、前記コンタクトホール４５ａを、前記層間絶縁膜４
５1 および４３2 を貫通して、前記ＳｉＮパターン５１
ｃの幅よりも小さい径で形成する。
【００３８】さらに、図７（Ｉ）の工程において前記層
間絶縁膜４５1 および４５2 をマスクに、前記ＳｉＮパ
ターン５１ｃを前記コンタクトホール４５ａを介したエ
ッチングにより除去する。その結果、前記コンタクトホ
ール４５ａの基部には、前記ＳｉＮパターン５１ｃに対
応した拡大部が形成される。前記ＳｉＮパターン５１ｃ
の選択的な除去をドライエッチングにより行なう場合に
は、例えばＣＦ4 ，Ｃ 4 Ｆ8 ，ＣＨ2 Ｆ2 等の弗化物ガ
スと、ＣＯ，Ｏ2 およびＡｒの混合ガスをエッチングガ
スとしたドライエッチングが適用可能である。また、前
記エッチングをウェットエッチングで行なう場合には、
リン酸、フッ酸、弗化アンモニウム等をエッチャントと
して使うことができる。
【００３９】次に、図７（Ｊ）の工程において、ＷＦ6
を気相原料として使ったＣＶＤ工程により前記コンタク
トホール４５ａおよび開口部４５ｂをＷで充填、あるい
は部分的に充填し、さらにＣＭＰ工程により平坦化を行
なう。その結果、前記開口部４５ｂに対応したコンタク
トパッド４６ａを含むＷプラグ４６ｐが、前記コンタク
トホール４５ａ中に形成される。このようにして形成さ
れたＷプラグ４６ｐは、前記ＳｉＮパターン５１ｃに対
応しが拡大基部４６ｒを有する。前記コンタクトホール
４５ａおよび開口部４５ｂをＷで部分的に充填した場合
には、前記コンタクトホール４５ａおよび開口部４５ｂ
の少なくとも底面および側壁面がＷ膜により覆われる。
【００４０】次に、図８（Ｋ）の工程において、前記コ
ンタクトパッド４６ａ上にＳｉＮパターン５１ｆが、典
型的には例えば１５０ｎｍの厚さと１００ｎｍの幅で形
成され、さらに図８（Ｌ）の工程において、前記層間絶
縁膜４５2 上に次の層間絶縁膜４５3 を、図示しない薄
いＳｉＮ膜を介在させて堆積することにより、前記Ｓｉ
Ｎパターン５１ｆが前記層間絶縁膜４５3 により覆われ
る。
【００４１】さらに図９（Ｍ）の工程において、前記層
間絶縁膜４５2 と４５3 の間のＳｉＮ膜をエッチングス
トッパとして使い、前記層間絶縁膜４５3 中に前記配線
溝４５ｄおよび４５ｆを形成する。さらに、前記配線溝
４５ｄおよび４５ｆ中に、それぞれ前記ＳｉＮパターン
５１ｄおよび５１ｅを露出するコンタクトホール４５ｃ
および４５ｅを、前記ＳｉＮパターン５１ｄあるいは５
１ｅの幅よりも小さい径で形成する。
【００４２】次に、図１０（Ｎ）の工程において、前記
層間絶縁膜４５3 および層間絶縁膜４５2 をマスクに、
前記ＳｉＮパターン５１ｄおよび５１ｅをエッチングに
より、前記コンタクトホール４５ｃおよび４５ｅを介し
て選択的に除去する。その結果、前記コンタクトホール
４５ｃおよび４５ｅの基部には、前記ＳｉＮパターン５
１ｄおよび５１ｅに対応した拡大部が形成される。前記
ＳｉＮパターン５１ｄおよび５１ｅの選択的な除去をド
ライエッチングにより行なう場合には、例えばＣＦ4 ，
Ｃ4 Ｆ8 ，ＣＨ2 Ｆ2 等の弗化物ガスと、ＣＯ，Ｏ2 お
よびＡｒの混合ガスをエッチングガスとしたドライエッ
チングが適用可能である。また、前記エッチングをウェ
ットエッチングで行なう場合には、リン酸、フッ酸、弗
化アンモニウム等をエッチャントとして使うことができ
る。
【００４３】次に、図１０（Ｏ）の工程において、Ｃｕ
（ｈｆａ）ＴＭＶＳ（Ｃｕヘキサフルオロアセチルアセ
トネート・トリメチルビニルシラン）等のＣｕ化合物を
液体原料として使ったＣＶＤ工程により前記配線溝４５
ｄおよび開口部４５ｆをＣｕで充填し、さらにＣＭＰ工
程により平坦化を行なう。その結果、前記配線溝４５ｄ
に対応したＣｕ配線パターン４７ａを含むＣｕプラグ４
７ｐが、前記コンタクトホール４５ａ中に形成される。
このようにして形成されＣｕプラグ４７ｐは、前記Ｓｉ
Ｎパターン５１ｄに対応した拡大基部４７ｒを有する。
同様に、前記配線溝４５ｅ中にはＣｕ配線パターン４７
ｂが形成されるが、前記Ｃｕ配線パターン４７ｂは前記
コンタクトホール４５ｅ中に延出するＣｕプラグ４７ｑ
を含む。前記Ｃｕプラグ４７ｑは、前記ＳｉＮパターン
５１ｅに対応した拡大基部４７ｓを有する。
【００４４】さらに、図１１（Ｐ）の工程において図１
０（Ｏ）の構造上に図示しない薄いＳｉＮ膜を介して前
記層間絶縁膜４８を形成し、図１２（Ｑ）の工程におい
て前記層間絶縁膜４８中に、前記ＳｉＮパターン５１ｆ
を露出するように前記コンタクトホール４８ａを形成す
る。さらに図１３（Ｒ）の工程において、前記層間絶縁
膜４８をマスクに、前記ＳｉＮパターン５１ｆをエッチ
ングにより、前記コンタクトホール４８ａを介して選択
的に除去する。その結果、前記コンタクトホール４８ａ
基部には、前記ＳｉＮパターン５１ｆに対応した拡大部
が形成される。前記ＳｉＮパターン５１ｆの選択的な除
去をドライエッチングにより行なう場合には、例えばＣ
Ｆ4 ，Ｃ4 Ｆ 8 ，ＣＨ2 Ｆ2 等の弗化物ガスと、ＣＯ，
Ｏ2 およびＡｒの混合ガスをエッチングガスとしたドラ
イエッチングが適用可能である。また、前記エッチング
をウェットエッチングで行なう場合には、リン酸、フッ
酸、弗化アンモニウム等をエッチャントとして使うこと
ができる。
【００４５】さらに、図１３（Ｒ）の構造上にＣｕ層を
ＣＶＤ法により堆積し、前記拡大基部を有するコンタク
トホール４８ａをＣｕ層により充填することにより、図
３に示す半導体装置４０が形成される。なお、本実施例
においては、前記選択エッチングがなされるパターン５
１ａ〜５１ｆとしてＳｉＮパターンが使われたが、本発
明はかかる特定の材料に限定されるものではなく、それ
ぞれのコンタクトホールに拡大基部を形成するエッチン
グ工程において、周囲の層間絶縁膜に対して選択的にエ
ッチングを受ける材料であれば、他の絶縁膜あるいは導
電性膜であってもよい。
【００４６】図１４（Ａ）および（Ｂ）は、前記図５
（Ｄ）および（Ｅ）の工程を変更した、本実施例の一変
形例を示す。図１４（Ａ）を参照するに、本変形例では
図５（Ａ）の構造において前記配線パターン４４ａおよ
びコンタクトパッド４４ｂの表面を僅かにエッチング
し、さらにこのようにして得られた構造上にＳｉＮ膜を
一様に堆積する。さらに、このようにして形成されたＳ
ｉＮ膜を、層間絶縁膜４３2 が露出するまでＣＭＰ工程
により研磨・除去することにより、図１４（Ｂ）に示す
ように、前記配線パターン４４ａの表面にＳｉＮパター
ン５１ｄが、またコンタクトパッド４４ｂの表面にＳｉ
Ｎパターン５１ｅが形成された構造が得られる。そこ
で、図５（Ｆ）の工程において図１４（Ｂ）の構造を使
い、図６（Ｇ）以降の工程を実行するようにしてもよ
い。 ［第２実施例］次に、前記半導体装置４０における導電
性プラグの拡大基部の形成工程について、導電性プラグ
４７ｑの拡大基部４７ｓを例に、図１５（Ａ）〜図１６
（Ｅ）を参照しながら本発明の第２実施例として説明す
る。
【００４７】図１５（Ａ）を参照するに、下地層４３2
上にはＷコンタクトパッド４４ｂが形成されており、前
記Ｗコンタクトパッド４４ｂ上にはＳｉＮパターン５１
ｆが形成されている。また、前記コンタクトパッド４４
ｂおよびＳｉＮパターン５１ｆは、層間絶縁膜４５1 に
より覆われている。ただし、図１５（Ａ）〜図１６
（Ｅ）において、前記コンタクトパッド４４ｂから下方
に延在する導電性プラグ１１ｑは、簡単のため省略され
ている。従って、図１５（Ａ）は、先に説明した図８
（Ｌ）の状態に対応する。
【００４８】次に図９（Ｍ）に対応する図１５（Ｂ）の
工程において、前記層間絶縁膜４５ 1 中にコンタクトホ
ール４５ｅが形成され、さらに図１５（Ｃ）の工程にお
いて、前記ＳｉＮパターン５１ｅが、前記コンタクトホ
ール４５ｅを介したエッチングにより、除去される。そ
の際、前記層間絶縁膜４５1 がＰＳＧやＢＰＳＧ、Ｓｉ
Ｏ2 等の無機絶縁膜、あるいは有機ＳＯＧ等の有機絶縁
膜など、ＳｉＮに対して異なったエッチング速度を有す
る絶縁膜により形成されているため、前記ＳｉＮパター
ン５１ｅのみが選択的にエッチングされ、その結果前記
コンタクトホール４５ｅに拡大基部が形成される。先に
も説明したように、このような選択エッチングは、例え
ばＣＦ4 ，Ｃ4 Ｆ8 ，ＣＨ2 Ｆ2 等の弗化物ガスと、Ｃ
Ｏ，Ｏ2およびＡｒの混合ガスをエッチングガスとした
ドライエッチングを、前記層間絶縁膜４５1 がエッチン
グ耐性を示すような条件で行なうことで実行できる。ま
た、前記エッチングをウェットエッチングで行なう場合
には、リン酸、フッ酸、弗化アンモニウム等をエッチャ
ントとして使うことができる。
【００４９】図１５（Ｃ）の状態では、前記ＳｉＮパタ
ーン５１ｅは前記コンタクトパッド４４ｂ上に部分的に
残っており、前記コンタクトホール４５ｅをＣｕ等の導
電膜により充填、ないし部分的に充填することにより、
図１６（Ｄ）に示すように拡大基部４７ｓを有する導電
性プラグ４７ｐが形成される。また、図１５（Ｃ）の工
程において前記ＳｉＮパターン５１ｅを完全に除去した
場合には、図１６（Ｅ）に示す、図３の構造に対応した
構造が得られる。さらに、図１５（Ｃ）のエッチング工
程において、前記ＳｉＮパターン５１ｅが大幅にエッチ
ングされてしまった場合には、図１６（Ｆ）に示すよう
に、拡大基部４７ｓの端部とＳｉＮパターン５１ｅとの
間の空隙ｇａｐが形成される場合がある。本発明は、こ
のような場合においても問題なく適用可能である。
【００５０】上記の説明は、図３中の他のコンタクト構
造、例えば導電性プラグ４４ｐ，４４ｑ，４７ｐ，４９
ｐに対しても、同様に適用可能である。このように図３
の半導体装置４０では、各々の導電性プラグが拡大基部
を有するため、その下の配線パターンとの間の接触面積
が増大し、接触抵抗が減少する。このため、かかる多層
配線構造では、配線遅延の問題が実質的に改善される。
【００５１】さらに、本実施例による半導体装置４０で
は、前記導電性プラグが拡大基部を有するため、図１７
（Ａ）〜（Ｄ）に示したようにコンタクトホール４５ｅ
の位置が、その下の配線パターン４４ｂに対してずれた
場合でも、導電性プラグ４７ｑと配線パターン４４ｂと
の間に、前記拡大基部４７ｓにおいて十分な接触面積を
確保することができる。これは、コンタクトホールに位
置ずれが生じやすい超微細化半導体装置においては、極
めて有用な特徴である。
【００５２】図１７（Ａ）〜（Ｄ）の有利な特徴は、図
３中の他のコンタクト構造、例えば導電性プラグ４４
ｐ，４４ｑ，４７ｐ，４９ｐにおいても、同様に得るこ
とができる。 ［第３実施例］次に、前記半導体装置４０における導電
性プラグの拡大基部の形成工程について、再び前記導電
性プラグ４７ｑの拡大基部４７ｓを例に、図１８（Ａ）
〜図１９（Ｄ）を参照しながら本発明の第３実施例とし
て説明する。ただし、図１８（Ａ）〜図１９（Ｄ）中、
先に説明した部分には同一の参照符号を付し、説明を省
略する。先の実施例と同様に、前記コンタクトパッド４
４ｂから下方に延在する導電性プラグ４４ｑは、図示を
省略する。
【００５３】図１８（Ａ）を参照するに、本実施例では
前記層間絶縁膜４５1 が、各々ＰＳＧ，ＢＰＳＧあるい
はＳｉＯ2 等の無機絶縁膜あるいは有機ＳＯＧ等の有機
絶縁膜よりなる第１および第２の層間絶縁膜（４５1 ）
ａおよび（４５1 ）ｂより構成され、間にはＳｉＮ膜５
１が形成されている。前記コンタクトパッド４４ｂは前
記第１の層間絶縁膜（４５1 ）ａ中に形成され、上面を
前記ＳｉＮ膜５１により覆われている。前記ＳｉＮ膜５
１は、前記基板４１の主面に平行に、実質的に連続して
延在する。
【００５４】そこで、図９（Ｍ）に相当する図１８
（Ｂ）の工程において前記第２の層間絶縁膜（４５1 ）
ｂ中にコンタクトホール４５ｅが形成され、さらに図９
（Ｎ）に相当する図１８（Ｃ）の工程において前記コン
タクトホール４５ｅを介して前記ＳｉＮ膜５１がエッチ
ングにより除去される。その際、前記層間絶縁膜（４５
1）ａ，（４５1 ）ｂがＰＳＧやＢＰＳＧ、ＳｉＯ2 等
の無機絶縁膜、あるいは有機ＳＯＧ等の有機絶縁膜な
ど、ＳｉＮに対して異なったエッチング速度を有する絶
縁膜により形成されているため、前記ＳｉＮ膜５１のみ
が選択的にエッチングされ、その結果前記コンタクトホ
ール４５ｅに拡大基部が形成される。先にも説明したよ
うに、このような選択エッチングは、例えばＣＦ4 ，Ｃ
4 Ｆ8 ，ＣＨ2Ｆ2 等の弗化物ガスと、ＣＯ，Ｏ2 およ
びＡｒの混合ガスをエッチングガスとしたドライエッチ
ングを、前記層間絶縁膜４５1 がエッチング耐性を示す
ような条件で行なうことで実行できる。また、前記エッ
チングをウェットエッチングで行なう場合には、リン
酸、フッ酸、弗化アンモニウム等をエッチャントとして
使うことができる。
【００５５】さらに、このような拡大基部を有するコン
タクトホール４５ｅに導電膜を充填、あるいは部分的に
充填することにより、図１６（Ｄ）の導電性プラグ４７
ｑと同様な拡大基部を有する導電性プラグが形成され
る。図１９（Ｄ）は、図１８（Ｃ）のエッチング工程を
より長時間行なった場合を示す。図１９（Ｄ）の場合に
は、前記コンタクトホール４５ｅの拡大基部は、その下
のコンタクトパッド４４ｂを超えて側方に延在してい
る。
【００５６】このように、本実施例によるコンタクト構
造においても各々の導電性プラグが拡大基部を有するた
め、その下の配線パターンとの間の接触面積が増大し、
接触抵抗が減少する。このため、かかる多層配線構造で
は、配線遅延の問題が実質的に改善される。さらに、本
実施例によるコンタクト構造においても、前記導電性プ
ラグが拡大基部を有するため、図２０（Ａ）〜（Ｃ）に
示したようにコンタクトホール４５ｅの位置が、その下
の配線パターン４４ｂに対してずれた場合でも、導電性
プラグ４７ｑと配線パターン４４ｂとの間に、前記拡大
基部４７ｓにおいて十分な接触面積を確保することがで
きる。これは、コンタクトホールに位置ずれが生じやす
い超微細化半導体装置においては、極めて有用な特徴で
ある。
【００５７】図２０（Ａ）〜（Ｃ）の有利な特徴は、図
３中の他のコンタクト構造、例えば導電性プラグ４４
ｐ，４４ｑ，４７ｐ，４９ｐにおいても、同様に得るこ
とができる。 ［第４実施例］図２１（Ａ）〜図２２（Ｄ）は、本発明
の第４実施例による、多層配線構造のコンタクト構造、
およびその形成方法を示す。ただし図２１（Ａ）〜図２
２（Ｄ）中、先に説明した部分には同一の参照符号を付
し、説明を省略する。先の実施例と同様に、前記コンタ
クトパッド４４ｂから下方に延在する導電性プラグ４４
ｑは、図示を省略する。
【００５８】図２１（Ａ）を参照するに、本実施例では
前記コンタクトパッド４４ｂの上面および両側壁面が連
続してＳｉＮ膜５１’により覆われており、図２１
（Ｂ）の工程において、前記層間絶縁膜４５1 中に、前
記コンタクトパッド４４ｂの上面を覆うＳｉＮ膜５１’
が露出するように、コンタクトホール４５ｅが形成され
る。
【００５９】さらに図２１（Ｃ）の工程において前記Ｓ
ｉＮ膜５１’が前記コンタクトホール４５ｅを介したエ
ッチングにより除去される。その際、前記層間絶縁膜
（４５ 1 ）ａ，（４５1 ）ｂがＰＳＧやＢＰＳＧ、Ｓｉ
Ｏ2 等の無機絶縁膜、あるいは有機ＳＯＧ等の有機絶縁
膜など、ＳｉＮに対して異なったエッチング速度を有す
る絶縁膜により形成されているため、前記ＳｉＮ膜５１
のみが選択的にエッチングされ、その結果前記コンタク
トホール４５ｅに拡大基部が形成される。先にも説明し
たように、このような選択エッチングは、例えばＣ
Ｆ4 ，Ｃ4 Ｆ8 ，ＣＨ 2 Ｆ2 等の弗化物ガスと、ＣＯ，
Ｏ2 およびＡｒの混合ガスをエッチングガスとしたドラ
イエッチングを、前記層間絶縁膜４５1 がエッチング耐
性を示すような条件で行なうことで実行できる。また、
前記エッチングをウェットエッチングで行なう場合に
は、リン酸、フッ酸、弗化アンモニウム等をエッチャン
トとして使うことができる。
【００６０】さらに図２２（Ｄ）の工程において、前記
拡大基部を有するコンタクトホール４５ｅに導電膜を充
填、あるいは部分的に充填することにより、拡大基部４
７ｓを有する導電性プラグ４７ｑを含む所望のコンタク
ト構造が得られる。本実施例によるコンタクト構造にお
いても、前記導電性プラグ４７ｑが拡大基部４７ｓを有
するため、図２３（Ａ）〜（Ｃ）に示したようにコンタ
クトホール４５ｅの位置が、その下のコンタクトパッド
４４ｂ等の配線パターンに対してずれた場合でも、導電
性プラグ４７ｑと配線パターン４４ｂとの間に、前記拡
大基部４７ｓにおいて十分な接触面積を確保することが
できる。これは、コンタクトホールに位置ずれが生じや
すい超微細化半導体装置においては、極めて有用な特徴
である。
【００６１】特に本実施例では前記ＳｉＮ膜５１’が前
記配線パターン４４ｂの上面のみならず側壁面をも覆っ
ているため、前記導電性プラグ４７ｑの拡大基部４７ｓ
は前記コンタクトホール４５ｅが位置ずれした場合にも
確実に前記配線パターン４４ｂにコンタクトする。図２
３（Ａ）〜（Ｃ）の有利な特徴は、図３中の他のコンタ
クト構造、例えば導電性プラグ４７ｐ，４９ｐにおいて
も、同様に得ることができる。 ［第５実施例］図２４（Ａ）〜（Ｃ）は、本発明の第５
実施例による、多層配線構造のコンタクト構造を示す。
ただし図２４（Ａ）〜（Ｃ）中、先に説明した部分には
同一の参照符号を付し、説明を省略する。本実施例にお
いても、コンタクトパッド４４ｂにコンタクトする導電
性プラグ４７ｑを含むコンタクト構造を例に説明する
が、本実施例によるコンタクト構造は、図３中の他のコ
ンタクト構造、例えば導電性プラグ４４ｐ，４４ｑ，４
７ｐ，４９ｐにおいても適用可能である。
【００６２】図２４（Ａ）を参照するに、本実施例によ
るコンタクト構造は、先に図１８（Ａ）〜図１９（Ｄ）
において説明した第３実施例によるコンタクト構造の一
変形例であり、前記ＳｉＮ膜５１が、エッチング速度の
異なる絶縁膜５１ａ〜５１ｃの積層により構成されてい
る。図示の例では、一番下の絶縁膜５１ａのエッチング
速度が最も大きく、一番上の絶縁膜５１ｃのエッチング
速度が最も小さい。
【００６３】その結果、前記コンタクトホール４５ｅの
拡大基部は階段状に下方に向かって拡大する形状を有
し、これに対応して、前記導電性プラグ４７ｑ下端の拡
大基部４７ｓも側方に階段状に広がる形状を有する。前
記拡大基部４７ｓを、このように階段状に側方に広がる
形状に形成することにより、前記導電性プラグ４７ｑと
コンタクトパッド４４ｂとの間のコンタクトを確実にと
ることが可能になる。
【００６４】図２４（Ｂ）および図２４（Ｃ）は、図２
４（Ａ）の構造を、図１５（Ａ）〜図１６（Ｅ）、およ
び図２１（Ａ）〜図２２（Ｄ）で説明した構造に対して
それぞれ適用した場合を示す。これらの場合にも、前記
拡大基部４７ｓは側方に階段状に広がる形状を有し、そ
の結果、前記導電性プラグ４７ｑとコンタクトパッド４
４ｂとの間のコンタクトを確実にとることが可能にな
る。 ［第６実施例］以上の実施例では、下側の配線パターン
がその上に形成される導電性プラグよりも大きな幅ない
し径を有する構成となっていたが、本発明はこのような
構成に限定されるものではなく、下側の配線パターンの
幅の方がその上に形成される導電性プラグの径よりも小
さい場合に対しても適用が可能である。
【００６５】図２５（Ａ）〜（Ｃ）は、かかる本発明の
第６実施例による多層配線構造のコンタクト構造、およ
びその形成方法を示す。図２５（Ａ）を参照するに、Ｗ
やＣｕ等の細い導電性プラグ６１ｐがＰＳＧ，ＢＰＳ
Ｇ，ＳｉＯ2 等の無機絶縁膜、あるいは有機ＳＯＧ等の
有機絶縁膜よりなる層間絶縁膜６２中を延在し、先端部
は前記層間絶縁膜６２の上主面から上方に突出してい
る。さらに前記層間絶縁膜６２上には、前記導電性プラ
グ６１ｐの突出部を覆うようにＳｉＮ等よりなる絶縁膜
パターン６４が形成されている。
【００６６】前記絶縁膜パターン６４は、前記層間絶縁
膜６２上に形成され、ＰＳＧ，ＢＰＳＧ，ＳｉＯ2 等の
無機絶縁膜、あるいは有機ＳＯＧ等の有機絶縁膜よりな
る層間絶縁膜６３により覆われ、前記層間絶縁膜６３中
には前記絶縁膜パターン６４を露出するコンタクトホー
ル６３Ａが形成されている。ただし、前記ＳｉＮパター
ン６４は、前記コンタクトホール６３Ａの径よりも大き
なサイズを有する。
【００６７】図２５（Ｂ）の工程において、前記絶縁膜
パターン６４は前記コンタクトホール６３Ａを介したエ
ッチングにより除去され、その結果、前記コンタクトホ
ール６３Ａの下端部には、拡大基部が形成される。前記
導電性プラグ６１ｐの突出部は、かかる拡大基部中に露
出される。さらに、図２５（Ｃ）の工程において、前記
拡大基部を有するコンタクトホール６３ＡをＡｌ，Ｗあ
るいはＣｕ等の導体で充填ないし部分的に充填し、前記
導電性プラグ６１ｐと電気的にコンタクトする別の導電
性プラグ６４ｐを形成する。かかる別の導電性プラグ６
４ｐは、前記コンタクトホール６３Ａの形状に対応し
て、その下端部に拡大基部６４ｒを有する。
【００６８】なお、本実施例においては前記導電性プラ
グ６４ｐは、前記層間絶縁膜６２上を延在する配線パタ
ーンであってもよい。あるいは、前記導電性プラグ６１
ｐが前記層間絶縁膜６２中を延在する配線パターンであ
ってもよい。図２５（Ａ）〜（Ｃ）のコンタクト構造
は、図２６（Ａ）に示すように、前記コンタクトホール
６３Ａの位置が前記導電性プラグ６１に対してずれた場
合でも、前記コンタクトホール６３Ａが前記絶縁膜パタ
ーン６４を部分的にでも露出している限り、図２６
（Ｂ）に示すように前記絶縁膜パターン６４をエッチン
グする際に前記コンタクトホール６３Ａが側方に延出す
るので、図２６（Ｃ）に示すように前記コンタクトホー
ル６３Ａを導体で埋めることにより前記導電性プラグ６
１ｐと導電性プラグ６４ｐとの間に、安定した、信頼性
の高いコンタクトを形成することができる。 ［第７実施例］図２７（Ａ）〜２７（Ｃ）は、本発明の
第７実施例による多層配線構造におけるコンタクト構
造、およびその形成方法を示す。ただし図２７（Ａ）〜
２７（Ｃ）中、先に説明した部分には同一の参照符号を
付し、説明を省略する。
【００６９】図２７（Ａ）を参照するに、前記層間絶縁
膜６２上には幅の狭い配線パターン６１が延在し、前記
配線パターン６１は前記層間絶縁膜６２上に形成された
ＳｉＮパターン６４により覆われる。さらに、前記配線
パターン６１は、前記ＳｉＮパターン６４共々、前記層
間絶縁膜６２上に形成された層間絶縁膜６３により覆わ
れる。さらに、前記層間絶縁膜６３中には、前記ＳｉＮ
パターン６４を露出するコンタクトホール６３Ａが形成
される。ただし、前記ＳｉＮパターン６４は、前記コン
タクトホール６３Ａの径よりも大きなサイズを有する。
【００７０】次に、図２７（Ｂ）の工程において、前記
絶縁膜パターン６４は前記コンタクトホール６３Ａを介
したエッチングにより除去され、その結果、前記コンタ
クトホール６３Ａの下端部には、拡大基部が形成され
る。その結果前記配線パターン６１は、かかる拡大基部
中に露出される。さらに、図２７（Ｃ）の工程におい
て、前記拡大基部を有するコンタクトホール６３ＡをＡ
ｌ，ＷあるいはＣｕ等の導体で充填ないし部分的に充填
し、前記配線パターン６１と電気的にコンタクトする別
の導電性プラグ６４ｐを形成する。かかる別の導電性プ
ラグ６４ｐは、前記コンタクトホール６３Ａの形状に対
応して、その下端部に拡大基部６４ｒを有する。
【００７１】図２７（Ａ）〜（Ｃ）のコンタクト構造
は、図２８（Ａ）に示すように、前記コンタクトホール
６３Ａの位置が前記導電性プラグ６１に対してずれた場
合でも、前記コンタクトホール６３Ａが前記絶縁膜パタ
ーン６４を部分的にでも露出している限り、図２８
（Ｂ）に示すように前記絶縁膜パターン６４をエッチン
グする際に前記コンタクトホール６３Ａが側方に延出す
るので、図２８（Ｃ）に示すように前記コンタクトホー
ル６３Ａを導体で埋めることにより前記配線パターン６
１と導電性プラグ６４ｐとの間に、安定した、信頼性の
高いコンタクトを形成することができる。
【００７２】以上、本発明を好ましい実施例について説
明したが、本発明はかかる特定の実施例に限定されるも
のではなく、特許請求の範囲に記載した要旨内において
様々な変形・変更が可能である。
【００７３】
【発明の効果】本発明によれば、多層配線構造における
導電性プラグの基部に拡大部を形成することにより、前
記導電性プラグとその下の配線層との間の接触抵抗を最
小化することができる。前記導電性プラグの基部が拡大
しているため、前記導電性プラグを形成するためのコン
タクトホールが多少位置ずれしても、下層の配線層との
間に確実なコンタクトを確保できる。かかる拡大部は、
下層配線層上に、前記拡大部に対応してパターンを形成
しておき、コンタクトホール形成後にかかるパターンを
前記コンタクトホールを介したエッチングにより除去す
ることで、確実に形成することができる。
【図面の簡単な説明】
【図１】従来の多層配線構造を有する半導体装置の例を
示す図である。
【図２】本発明の原理を説明する図である。
【図３】本発明の第１実施例による半導体装置の構成を
示す図である。
【図４】（Ａ）〜（Ｃ）は、図３の半導体装置の製造工
程を示す図（その１）である。
【図５】（Ｄ）〜（Ｆ）は、図３の半導体装置の製造工
程を示す図（その２）である。
【図６】（Ｇ）〜（Ｈ）は、図３の半導体装置の製造工
程を示す図（その３）である。
【図７】（Ｉ）〜（Ｊ）は、図３の半導体装置の製造工
程を示す図（その４）である。
【図８】（Ｋ）〜（Ｌ）は、図３の半導体装置の製造工
程を示す図（その５）である。
【図９】（Ｍ）〜（Ｎ）は、図３の半導体装置の製造工
程を示す図（その６）である。
【図１０】（Ｏ）は、図３の半導体装置の製造工程を示
す図（その７）である。
【図１１】（Ｐ）は、図３の半導体装置の製造工程を示
す図（その８）である。
【図１２】（Ｑ）は、図３の半導体装置の製造工程を示
す図（その９）である。
【図１３】（Ｒ）は、図３の半導体装置の製造工程を示
す図（その１０）である。
【図１４】（Ａ），（Ｂ）は、本発明第１実施例の一変
形例を示す図である。
【図１５】（Ａ）〜（Ｃ）は、本発明の第２実施例によ
る、図３で使われるコンタクト構造の形成工程を示す図
（その１）である。
【図１６】（Ｄ）〜（Ｆ）は、図３で使われるコンタク
ト構造の形成工程を示す図（その２）である。
【図１７】（Ａ）〜（Ｄ）は、本発明第２実施例による
コンタクト構造の利点を説明する図である。
【図１８】（Ａ）〜（Ｃ）は、本発明の第３実施例によ
るコンタクト構造の形成工程を示す図（その１）であ
る。
【図１９】（Ｄ）は、本発明の第３実施例によるコンタ
クト構造の形成工程を示す図（その２）である。
【図２０】（Ａ）〜（Ｃ）は、本発明第３実施例による
コンタクト構造の利点を説明する図である。
【図２１】（Ａ）〜（Ｃ）は、本発明の第４実施例によ
るコンタクト構造の形成工程を示す図（その１）であ
る。
【図２２】（Ｄ）は、本発明の第４実施例によるコンタ
クト構造の形成工程を示す図（その２）である。
【図２３】（Ａ）〜（Ｃ）は、本発明第４実施例による
コンタクト構造の利点を説明する図である。
【図２４】（Ａ）〜（Ｃ）は、本発明の第５実施例によ
るコンタクト構造の例を示す図である。
【図２５】（Ａ）〜（Ｃ）は、本発明の第６実施例によ
るコンタクト構造の形成工程を示す図である。
【図２６】（Ａ）〜（Ｃ）は、本発明第６実施例による
コンタクト構造の利点を説明する図である。
【図２７】（Ａ）〜（Ｃ）は、本発明の第７実施例によ
るコンタクト構造の形成工程を示す図である。
【図２８】（Ａ）〜（Ｃ）は、本発明第７実施例による
コンタクト構造の利点を説明する図である。
【符号の説明】
１１ 基板 １１Ａ，１１Ｂ 素子分離領域 １１ａ，１１ｂ 拡散領域 １２ａ ゲート絶縁膜 １２ｂ ゲート電極 １３，１５，１７，１９ 層間絶縁膜 １３ａ，１３ｂ，１５ａ，１７ａ，１７ｂ，１９ａ コ
ンタクトホール １４ａ，１４ｂ，１６，１８ａ，１８ｂ 配線パターン １４ｐ，１４ｑ，１６ｐ，１８ｐ，１８ｑ，１９ａ，２
０ 導電性プラグ ３１ 配線パターン ３２ 導電性プラグ ３２ａ 基部拡大部 ３３ 絶縁膜パターン ４１ 基板 ４１Ａ，４１Ｂ 素子分離領域 ４１ａ，４１ｂ 拡散領域 ４２ａ ゲート絶縁膜 ４２ｂ ゲート電極 ４３1 ，４３2 ，４５1 ，４５2 ，４５3 ，４８ 層間
絶縁膜 ４３ａ，４３ｂ，４５ａ，４５ｃ，４５ｅ，４８ａ コ
ンタクトホール ４３ｃ，４３ｄ，４５ｄ，４５ｆ 開口部 ４４ａ，４４ｂ，４６ａ，４７ａ，４７ｂ 配線パター
ン ４４ｐ，４４ｑ，４６ｐ，４７ｐ，４７ｑ，４９ｐ 導
電性プラグ ４４ｒ，４４ｓ，４７ｒ，４７ｓ，４９ｒ 拡大部 ５１ａ，５１ｂ，５１ｃ，５１ｄ，５１ｅ，５１ｆ Ｓ
ｉＮパターン （４５1 ）ａ，（４５1 ）ｂ，６２，６３ 層間絶縁膜 ５１，５１’ ＳｉＮ膜 ５１ａ，５１ｂ，５１ｃ 絶縁膜 ６１ 配線パターン ６１ｐ，６４ｐ 導電性プラグ ６３Ａ コンタクトホール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 寿哉 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 堅田 富夫 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 中村 直文 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 Ｆターム(参考） 5F033 HH08 HH11 HH19 JJ08 JJ11 JJ19 KK01 KK04 KK19 KK25 MM02 MM07 NN12 NN14 NN15 NN30 NN37 PP01 PP04 PP06 QQ08 QQ09 QQ11 QQ19 QQ25 QQ33 QQ35 QQ37 QQ48 RR04 RR06 RR14 RR15 RR25 TT02 TT04 XX09 XX15 XX27

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 第１層の配線パターンと、前記第１層の
    配線パターン上に形成された層間絶縁膜と、前記層間絶
    縁膜上に形成された第２層の配線パターンと、前記層間
    絶縁膜中に形成され、前記第１層の配線パターンと前記
    第２層の配線パターンとを接続する導電性プラグとより
    なる多層配線構造を備えた半導体装置であって、 前記導電性プラグは、前記第１層の配線パターンにコン
    タクトするコンタクト部と、前記コンタクト部から前記
    第２層の配線パターンに向かって延在する接続部とより
    なり、前記コンタクト部は、接続部よりも大きい面積を
    有することを特徴とする半導体装置。
  2. 【請求項２】 前記コンタクト部は端面により画成さ
    れ、前記端面に接して、前記層間絶縁膜とは異なるエッ
    チングレートを有する別の膜が形成されていることを特
    徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記コンタクト部は端面により画成さ
    れ、前記端面と、空隙を介して前記層間絶縁膜とは異な
    るエッチングレートを有する別の膜が形成されているこ
    とを特徴とする請求項１記載の半導体装置。
  4. 【請求項４】 前記別の膜は、前記第１層の配線パター
    ン上に、前記第１層の配線パターンの形状に対応した形
    状で形成されていることを特徴とする請求項２または３
    記載の半導体装置。
  5. 【請求項５】 前記別の膜は、前記第１層の配線パター
    ン上に、前記層間絶縁膜の主面に実質的に平行な主面を
    有する連続絶縁膜として形成されることを特徴とする請
    求項２または３記載の半導体装置。
  6. 【請求項６】 前記別の膜は、前記第１層の配線パター
    ン上に、前記第１層の配線パターンの側壁面を覆うよう
    に形成されていることを特徴とする請求項２または３記
    載の半導体装置。
  7. 【請求項７】 前記側壁面は複数の段差により画成さ
    れ、前記別の膜は、前記複数の段差の各々に対応した絶
    縁膜の積層により構成されていることを特徴とする請求
    項２〜６のうち、いずれか一項記載の半導体装置。
  8. 【請求項８】 前記接続部は、前記第１層の配線パター
    ンの上面および側壁面を、連続して覆うことを特徴とす
    る請求項１記載の半導体装置。
  9. 【請求項９】 第１層の配線パターンと、前記第１層の
    配線パターン上に形成された層間絶縁膜と、前記層間絶
    縁膜上に形成された第２層の配線パターンと、前記層間
    絶縁膜中に形成され、前記第１層の配線パターンと前記
    第２層の配線パターンとを接続する導電性プラグとより
    なる多層配線構造を備えた半導体装置の製造方法であっ
    て、 前記第１層の配線パターン上に、膜を形成する工程と、 前記第１層の配線パターン上に、前記膜を覆うように、
    層間絶縁膜を形成する工程と、 前記層間絶縁膜中に、前記膜を露出するように、コンタ
    クトホールを形成する工程と、 前記コンタクトホールを介して、前記膜をエッチングに
    より除去する工程と、 前記コンタクトホール中に、前記膜を除去する工程の
    後、前記第１層の配線パターンに電気的にコンタクトし
    た導電性プラグを形成する工程とよりなり、 前記膜は、前記層間絶縁膜とは異なったエッチング耐性
    を有することを特徴をする半導体装置の製造方法。
  10. 【請求項１０】 前記膜を形成する工程は、さらに前記
    膜をパターニングして、前記第１層の配線パターン上に
    前記第１層の配線パターンに整合した形状の別のパター
    ンを形成する工程を含むことを特徴とする請求項９記載
    の半導体装置の製造方法。
  11. 【請求項１１】 前記膜を形成する工程は、前記絶縁膜
    が前記第１層の配線パターンの上面および側壁面を覆う
    ように実行されることを特徴とする請求項９記載の半導
    体装置の製造方法。
JP30463199A 1999-10-26 1999-10-26 半導体装置およびその製造方法 Pending JP2001127151A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP30463199A JP2001127151A (ja) 1999-10-26 1999-10-26 半導体装置およびその製造方法
US09/688,230 US6462395B1 (en) 1999-10-26 2000-10-16 Semiconductor device and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30463199A JP2001127151A (ja) 1999-10-26 1999-10-26 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001127151A true JP2001127151A (ja) 2001-05-11

Family

ID=17935369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30463199A Pending JP2001127151A (ja) 1999-10-26 1999-10-26 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US6462395B1 (ja)
JP (1) JP2001127151A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006121082A (ja) * 2004-10-20 2006-05-11 Stmicroelectronics (Crolles 2) Sas 集積回路の領域に、特にトランジスタの電極にコンタクト・パッドを生成するための方法
JP2007258481A (ja) * 2006-03-23 2007-10-04 Fujitsu Ltd 半導体装置及びその製造方法
JP2008503073A (ja) * 2004-06-18 2008-01-31 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 層構造の製造方法
JP2012175109A (ja) * 2011-02-17 2012-09-10 Freescale Semiconductor Inc 固定された導電性ビアおよびその製造方法
WO2014148587A1 (en) * 2013-03-22 2014-09-25 Yoshinori Kumura Magnetic memory and manufacturing method thereof
US9203015B2 (en) 2013-03-22 2015-12-01 Hisanori Aikawa Magnetic storage device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3586605B2 (ja) * 1999-12-21 2004-11-10 Ｎｅｃエレクトロニクス株式会社 シリコン窒化膜のエッチング方法及び半導体装置の製造方法
CN101667536B (zh) * 2001-08-31 2012-07-04 东京毅力科创株式会社 被处理体的蚀刻方法
DE10142690A1 (de) * 2001-08-31 2003-03-27 Infineon Technologies Ag Kontaktierung des Emitterkontakts einer Halbleitervorrichtung
JP4327644B2 (ja) * 2004-03-31 2009-09-09 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7648871B2 (en) * 2005-10-21 2010-01-19 International Business Machines Corporation Field effect transistors (FETS) with inverted source/drain metallic contacts, and method of fabricating same
CN102468326B (zh) * 2010-10-29 2015-01-07 中国科学院微电子研究所 接触电极制造方法和半导体器件
US9905509B2 (en) * 2014-07-25 2018-02-27 Macronix International Co., Ltd. Inverted-T shaped via for reducing adverse stress-migration effects
US10410932B2 (en) 2015-10-09 2019-09-10 Unisantis Electronics Singapore Pte. Ltd. Method for producing pillar-shaped semiconductor device
US10229916B2 (en) * 2015-10-09 2019-03-12 Unisantis Electronics Singapore Pte. Ltd. Method for producing pillar-shaped semiconductor device
TW202236453A (zh) * 2021-03-10 2022-09-16 新加坡商發明與合作實驗室有限公司 內連線結構及其製造方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6480024A (en) * 1987-09-22 1989-03-24 Toshiba Corp Semiconductor device and manufacture thereof
JPH02134848A (ja) * 1988-11-15 1990-05-23 Nec Corp 半導体装置の製造方法
JPH02308552A (ja) * 1989-05-09 1990-12-21 Motorola Inc 半導体集積回路用コンタクト構造及びその形成方法
JPH0448752A (ja) * 1990-06-15 1992-02-18 Nec Corp 半導体装置およびその製造方法
JPH05251566A (ja) * 1992-03-06 1993-09-28 Nec Corp 多層配線構造
JPH0645452A (ja) * 1992-03-02 1994-02-18 Motorola Inc バイア構造とこれを有する半導体デバイスを形成する方法
JPH06125011A (ja) * 1992-10-09 1994-05-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH088335A (ja) * 1994-04-19 1996-01-12 Toshiba Corp 半導体素子の製造方法
JPH0823028A (ja) * 1994-07-05 1996-01-23 Oki Electric Ind Co Ltd 多層配線を有する半導体素子及びその製造方法
JPH09191051A (ja) * 1995-12-29 1997-07-22 Lg Semicon Co Ltd 半導体素子の配線構造及びその形成方法
JPH09312335A (ja) * 1996-05-21 1997-12-02 Ricoh Co Ltd 半導体装置およびその製造方法
JPH10209276A (ja) * 1997-01-20 1998-08-07 Sony Corp 配線形成方法
JPH10242279A (ja) * 1996-12-24 1998-09-11 Toshiba Corp 半導体装置およびその製造方法
JPH10270555A (ja) * 1997-03-27 1998-10-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH10303299A (ja) * 1997-04-25 1998-11-13 Oki Electric Ind Co Ltd コンタクトホールの形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347360A (ja) * 1992-06-12 1993-12-27 Sony Corp 多層配線構造およびその製造方法
US5684331A (en) * 1995-06-07 1997-11-04 Lg Semicon Co., Ltd. Multilayered interconnection of semiconductor device
JPH10242147A (ja) * 1997-02-27 1998-09-11 Toshiba Corp 半導体装置およびその製造方法ならびに半導体記憶装置およびその製造方法
TW359884B (en) * 1998-01-07 1999-06-01 Nanya Technology Co Ltd Multi-level interconnects with I-plug and production process therefor

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6480024A (en) * 1987-09-22 1989-03-24 Toshiba Corp Semiconductor device and manufacture thereof
JPH02134848A (ja) * 1988-11-15 1990-05-23 Nec Corp 半導体装置の製造方法
JPH02308552A (ja) * 1989-05-09 1990-12-21 Motorola Inc 半導体集積回路用コンタクト構造及びその形成方法
JPH0448752A (ja) * 1990-06-15 1992-02-18 Nec Corp 半導体装置およびその製造方法
JPH0645452A (ja) * 1992-03-02 1994-02-18 Motorola Inc バイア構造とこれを有する半導体デバイスを形成する方法
JPH05251566A (ja) * 1992-03-06 1993-09-28 Nec Corp 多層配線構造
JPH06125011A (ja) * 1992-10-09 1994-05-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH088335A (ja) * 1994-04-19 1996-01-12 Toshiba Corp 半導体素子の製造方法
JPH0823028A (ja) * 1994-07-05 1996-01-23 Oki Electric Ind Co Ltd 多層配線を有する半導体素子及びその製造方法
JPH09191051A (ja) * 1995-12-29 1997-07-22 Lg Semicon Co Ltd 半導体素子の配線構造及びその形成方法
JPH09312335A (ja) * 1996-05-21 1997-12-02 Ricoh Co Ltd 半導体装置およびその製造方法
JPH10242279A (ja) * 1996-12-24 1998-09-11 Toshiba Corp 半導体装置およびその製造方法
JPH10209276A (ja) * 1997-01-20 1998-08-07 Sony Corp 配線形成方法
JPH10270555A (ja) * 1997-03-27 1998-10-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH10303299A (ja) * 1997-04-25 1998-11-13 Oki Electric Ind Co Ltd コンタクトホールの形成方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008503073A (ja) * 2004-06-18 2008-01-31 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 層構造の製造方法
US7795135B2 (en) 2004-06-18 2010-09-14 Infineon Technologies Ag Method for producing a layer arrangement
JP2006121082A (ja) * 2004-10-20 2006-05-11 Stmicroelectronics (Crolles 2) Sas 集積回路の領域に、特にトランジスタの電極にコンタクト・パッドを生成するための方法
JP2007258481A (ja) * 2006-03-23 2007-10-04 Fujitsu Ltd 半導体装置及びその製造方法
JP2012175109A (ja) * 2011-02-17 2012-09-10 Freescale Semiconductor Inc 固定された導電性ビアおよびその製造方法
WO2014148587A1 (en) * 2013-03-22 2014-09-25 Yoshinori Kumura Magnetic memory and manufacturing method thereof
US8987846B2 (en) 2013-03-22 2015-03-24 Yoshinori Kumura Magnetic memory and manufacturing method thereof
US9203015B2 (en) 2013-03-22 2015-12-01 Hisanori Aikawa Magnetic storage device
US9312476B2 (en) 2013-03-22 2016-04-12 Kabushiki Kaisha Toshiba Magnetic memory
JP2016513868A (ja) * 2013-03-22 2016-05-16 株式会社東芝 磁気メモリおよびその製造方法

Also Published As

Publication number Publication date
US6462395B1 (en) 2002-10-08

Similar Documents

Publication Publication Date Title
US5795823A (en) Self aligned via dual damascene
US6271084B1 (en) Method of fabricating a metal-insulator-metal (MIM), capacitor structure using a damascene process
US5801094A (en) Dual damascene process
JP2001127151A (ja) 半導体装置およびその製造方法
US6268252B1 (en) Method of forming self-aligned contact pads on electrically conductive lines
JPH06125013A (ja) 半導体装置及びその製造方法
JP3700460B2 (ja) 半導体装置およびその製造方法
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
US5600170A (en) Interconnection structure of semiconductor device
JPH10107140A (ja) 多層配線半導体装置とその製造方法
US20070212831A1 (en) Method for manufacturing semiconductor device having plural electroconductive plugs
KR20020018025A (ko) 반도체 장치 및 그 제조 방법
GB2325083A (en) A dual damascene process
US6316352B1 (en) Method of fabricating a bottom electrode
KR100474953B1 (ko) 반도체장치및그제조방법
JPH08130220A (ja) 半導体装置におけるコンタクト部およびその形成方法
JPH11135623A (ja) 多層配線装置及びその製造方法
JPH10340953A (ja) 半導体装置
JPH08153795A (ja) コンタクト孔の形成方法
JPH09266252A (ja) 半導体装置の製造方法
JPH0917868A (ja) 半導体集積回路装置の配線接続構造及びその製造方法
JPH0936222A (ja) 半導体装置及びその製造方法
JPH10173051A (ja) 配線形成方法
JPH05198684A (ja) 半導体装置の製造方法
JPH08316310A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061024

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110830