JPH09312335A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09312335A JPH09312335A JP14854896A JP14854896A JPH09312335A JP H09312335 A JPH09312335 A JP H09312335A JP 14854896 A JP14854896 A JP 14854896A JP 14854896 A JP14854896 A JP 14854896A JP H09312335 A JPH09312335 A JP H09312335A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- hole
- film
- etched
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】半導体装置と半導体装置の製造方法との改良に
関するものであり、層間接続領域の所要面積を減少し、
接続抵抗を減少し、集積度を向上する改良である。 【解決手段】半導体装置は、絶縁物膜２上に形成された
導電体よりなる下層配線３１とエッチングされやすい絶
縁物よりなる配線絶縁層４１との積層体よりなる配線３
４と、配線３４を埋め込み表面をエッチバックして配線
絶縁層４１が露出するように形成されたエッチングされ
にくい絶縁物の膜６と、スルーホール形成用マスク７を
使用してエッチングをなして、エッチングされやすい絶
縁物よりなる配線絶縁層４１のみを除去して、配線３４
の幅方向には下層配線３１に対応し、配線３４の長さ方
向にはスルーホール形成用マスク７に対応するように配
線絶縁層４１に形成されたスルーホール８と、スルーホ
ール８内に形成され、下層配線３１と導通する層間接続
のための層間コンタクト体とを有する。
関するものであり、層間接続領域の所要面積を減少し、
接続抵抗を減少し、集積度を向上する改良である。 【解決手段】半導体装置は、絶縁物膜２上に形成された
導電体よりなる下層配線３１とエッチングされやすい絶
縁物よりなる配線絶縁層４１との積層体よりなる配線３
４と、配線３４を埋め込み表面をエッチバックして配線
絶縁層４１が露出するように形成されたエッチングされ
にくい絶縁物の膜６と、スルーホール形成用マスク７を
使用してエッチングをなして、エッチングされやすい絶
縁物よりなる配線絶縁層４１のみを除去して、配線３４
の幅方向には下層配線３１に対応し、配線３４の長さ方
向にはスルーホール形成用マスク７に対応するように配
線絶縁層４１に形成されたスルーホール８と、スルーホ
ール８内に形成され、下層配線３１と導通する層間接続
のための層間コンタクト体とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置と半導
体装置の製造方法との改良に関する。特に、層間接続領
域の所要面積を減少し、接続抵抗を減少し、集積度を向
上する改良に関する。
体装置の製造方法との改良に関する。特に、層間接続領
域の所要面積を減少し、接続抵抗を減少し、集積度を向
上する改良に関する。
【０００２】
【従来の技術】層間接続するとき、下層配線を形成して
から層間絶縁膜を形成し、この絶縁膜にスルーホールを
設け、スルーホール内に導電物質からなり上層配線と導
通する層間コンタクト体を形成し、この層間コンタクト
体と下層配線との電気的接続を行っている。スルーホー
ルを設けるとき、スルーホールが下層配線よりはみ出す
と、下地層と層間コンタクト体とが電気的に導通する恐
れがあるので、図９に示すように、下層配線と層間コン
タクト体との接続がなされる予定の領域の面積を増大さ
せていた。
から層間絶縁膜を形成し、この絶縁膜にスルーホールを
設け、スルーホール内に導電物質からなり上層配線と導
通する層間コンタクト体を形成し、この層間コンタクト
体と下層配線との電気的接続を行っている。スルーホー
ルを設けるとき、スルーホールが下層配線よりはみ出す
と、下地層と層間コンタクト体とが電気的に導通する恐
れがあるので、図９に示すように、下層配線と層間コン
タクト体との接続がなされる予定の領域の面積を増大さ
せていた。
【０００３】図９参照 図９は半導体装置の平面図であり、導電体膜をパターニ
ングされて形成された下層配線３１の層間接続領域３２
の面積を大きくしてあり、下層配線３１の上部を覆って
全面に形成されている絶縁膜にスルーホール８を形成す
るとき、スルーホール８の位置ずれがあっても、スルー
ホール８が層間接続領域３２内にあるようにされてい
た。
ングされて形成された下層配線３１の層間接続領域３２
の面積を大きくしてあり、下層配線３１の上部を覆って
全面に形成されている絶縁膜にスルーホール８を形成す
るとき、スルーホール８の位置ずれがあっても、スルー
ホール８が層間接続領域３２内にあるようにされてい
た。
【０００４】
【発明が解決しようとする課題】このような従来技術に
係る層間配線方法においては、層間接続領域において、
集積度が低下するという欠点を免れなかった。
係る層間配線方法においては、層間接続領域において、
集積度が低下するという欠点を免れなかった。
【０００５】このような欠点を解消するため、図１０に
示すようなコンタクト領域において、下層配線の両側に
サイドウオールを設ける方法が開発された。
示すようなコンタクト領域において、下層配線の両側に
サイドウオールを設ける方法が開発された。
【０００６】図１０参照 図１０は半導体装置の断面図である。半導体基板１に絶
縁物膜２を形成し、絶縁物膜２上に形成された導電体膜
をパターニングして下層配線３１を形成し、下層配線３
１の両側にサイドウオール９を形成する。サイドウオー
ル９は、ホールエッチングを行うとき選択比の高い物質
を使用しているので、スルーホール８を形成するとき位
置ずれがあっても支障がないようにされている。
縁物膜２を形成し、絶縁物膜２上に形成された導電体膜
をパターニングして下層配線３１を形成し、下層配線３
１の両側にサイドウオール９を形成する。サイドウオー
ル９は、ホールエッチングを行うとき選択比の高い物質
を使用しているので、スルーホール８を形成するとき位
置ずれがあっても支障がないようにされている。
【０００７】しかし、この改良された層間接続にあって
も、層間接続の接触領域が減少して、接続抵抗が増大す
るという欠点を免れなかった。
も、層間接続の接触領域が減少して、接続抵抗が増大す
るという欠点を免れなかった。
【０００８】本発明の目的は、これらの欠点を解消する
ことにあり、層間接続の所要面積が減少され、接続抵抗
が増大せず、集積度が向上している半導体装置と、層間
接続の所要面積が減少され、接続抵抗が増大せず、集積
度が向上している半導体装置の製造方法を提供すること
にある。
ことにあり、層間接続の所要面積が減少され、接続抵抗
が増大せず、集積度が向上している半導体装置と、層間
接続の所要面積が減少され、接続抵抗が増大せず、集積
度が向上している半導体装置の製造方法を提供すること
にある。
【０００９】
【課題を解決するための手段】本発明は、導電体膜３よ
りなる下層配線３１とエッチングされやすい絶縁物の膜
４よりなる配線絶縁層４１との積層体よりなる配線３４
を形成し、これを覆ってエッチングされにくい絶縁物の
膜６を形成し、これをエッチバックして上記の配線絶縁
層４１を露出し、スルーホール形成用マスク７を使用し
て上記の配線絶縁層４１を除去してスルーホール８を形
成している。
りなる下層配線３１とエッチングされやすい絶縁物の膜
４よりなる配線絶縁層４１との積層体よりなる配線３４
を形成し、これを覆ってエッチングされにくい絶縁物の
膜６を形成し、これをエッチバックして上記の配線絶縁
層４１を露出し、スルーホール形成用マスク７を使用し
て上記の配線絶縁層４１を除去してスルーホール８を形
成している。
【００１０】このようにして形成されるスルーホール８
の位置と大きさは、配線３４の幅方向にはエッチングさ
れにくい絶縁物の膜６によってエッチングが妨げられ、
エッチングされやすい配線絶縁層４１のみがエッチング
され、配線絶縁層４１と同一幅、すなわち、下層配線３
１と同一幅となる。配線３４の長さ方向にはスルーホー
ル形成用マスク７に対応し、深さ方向にはエッチングさ
れやすい配線絶縁層４１の底部までエッチングされ下層
配線３１に到達する大きさとなる。
の位置と大きさは、配線３４の幅方向にはエッチングさ
れにくい絶縁物の膜６によってエッチングが妨げられ、
エッチングされやすい配線絶縁層４１のみがエッチング
され、配線絶縁層４１と同一幅、すなわち、下層配線３
１と同一幅となる。配線３４の長さ方向にはスルーホー
ル形成用マスク７に対応し、深さ方向にはエッチングさ
れやすい配線絶縁層４１の底部までエッチングされ下層
配線３１に到達する大きさとなる。
【００１１】すなわち、スルーホール８は、スルーホー
ル形成用マスク７の位置がずれても、常に、下層配線３
１上に位置し、自己整合的に形成されることとなる。こ
のため、スルーホール８内に設けられる層間コンタクト
体と下層配線３１との接続箇所は、層間接続の所要面積
は接続に必要な面積のみでよく、従来の位置ずれを見込
んだ大きな層間接続領域より大幅に減少される。同時に
集積度の向上を図ることができる。そして、接続に必要
な面積は常に確保されているので、接続抵抗が増大する
こともない。
ル形成用マスク７の位置がずれても、常に、下層配線３
１上に位置し、自己整合的に形成されることとなる。こ
のため、スルーホール８内に設けられる層間コンタクト
体と下層配線３１との接続箇所は、層間接続の所要面積
は接続に必要な面積のみでよく、従来の位置ずれを見込
んだ大きな層間接続領域より大幅に減少される。同時に
集積度の向上を図ることができる。そして、接続に必要
な面積は常に確保されているので、接続抵抗が増大する
こともない。
【００１２】さらに具体的には、本発明に係る半導体装
置は、絶縁物膜２上に形成された導電体よりなる下層配
線３１とエッチングされやすい絶縁物よりなる配線絶縁
層４１との積層体よりなる配線３４と、この配線３４を
埋め込み表面をエッチバックして前記の配線絶縁層４１
が露出するように形成されたエッチングされにくい絶縁
物の膜６と、スルーホール形成用マスク７を使用してエ
ッチングをなして、エッチングされやすい絶縁物よりな
る前記の配線絶縁層４１のみを除去して、前記の配線３
４の幅方向には前記の下層配線３１に対応し、前記の配
線３４の長さ方向には前記のスルーホール形成用マスク
７に対応し、深さ方向には前記の下層配線３１に到達す
るように前記の配線絶縁層４１に形成されたスルーホー
ル８と、このスルーホール８内に形成され、前記の下層
配線３１と導通する層間接続のための層間コンタクト体
とを有する半導体装置である。
置は、絶縁物膜２上に形成された導電体よりなる下層配
線３１とエッチングされやすい絶縁物よりなる配線絶縁
層４１との積層体よりなる配線３４と、この配線３４を
埋め込み表面をエッチバックして前記の配線絶縁層４１
が露出するように形成されたエッチングされにくい絶縁
物の膜６と、スルーホール形成用マスク７を使用してエ
ッチングをなして、エッチングされやすい絶縁物よりな
る前記の配線絶縁層４１のみを除去して、前記の配線３
４の幅方向には前記の下層配線３１に対応し、前記の配
線３４の長さ方向には前記のスルーホール形成用マスク
７に対応し、深さ方向には前記の下層配線３１に到達す
るように前記の配線絶縁層４１に形成されたスルーホー
ル８と、このスルーホール８内に形成され、前記の下層
配線３１と導通する層間接続のための層間コンタクト体
とを有する半導体装置である。
【００１３】そして、本発明に係る半導体装置の製造方
法は、絶縁物膜２上に導電体膜３とエッチングされやす
い絶縁物の膜４を形成し、このエッチングされやすい絶
縁物の膜４と前記の導電体膜３との積層体をパターニン
グして導電体よりなる下層配線３１とエッチングされや
すい絶縁物よりなる配線絶縁層４１との積層体よりなる
配線３４を形成し、この配線３４を覆ってエッチングさ
れにくい絶縁物の膜６を形成し、このエッチングされに
くい絶縁物の膜６をエッチバックして前記の配線絶縁層
４１を露出し、スルーホール形成用マスク７を使用して
エッチングをなして、前記の配線絶縁層４１のみを除去
して、スルーホール８を形成し、このスルーホール８を
使用して層間コンタクト体を形成して層間接続をなす半
導体装置の製造方法である。
法は、絶縁物膜２上に導電体膜３とエッチングされやす
い絶縁物の膜４を形成し、このエッチングされやすい絶
縁物の膜４と前記の導電体膜３との積層体をパターニン
グして導電体よりなる下層配線３１とエッチングされや
すい絶縁物よりなる配線絶縁層４１との積層体よりなる
配線３４を形成し、この配線３４を覆ってエッチングさ
れにくい絶縁物の膜６を形成し、このエッチングされに
くい絶縁物の膜６をエッチバックして前記の配線絶縁層
４１を露出し、スルーホール形成用マスク７を使用して
エッチングをなして、前記の配線絶縁層４１のみを除去
して、スルーホール８を形成し、このスルーホール８を
使用して層間コンタクト体を形成して層間接続をなす半
導体装置の製造方法である。
【００１４】なお、前記のエッチバック工程をＣＭＰ法
を使用して実行するとよい。
を使用して実行するとよい。
【００１５】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について、さらに、説明する。
実施の形態について、さらに、説明する。
【００１６】第１実施例（請求項１に対応） 図１参照 図１は、スルーホールに層間コンタクト体を形成する前
の、本発明の実施の形態に係る半導体装置を、スルーホ
ールを通り下層配線と直交する面より見た図である。図
１において、８はスルーホールである。半導体基板１上
に絶縁物膜２が形成されており、下層配線３１とその上
の配線絶縁層４１とからなる積層体である配線３４が絶
縁物膜２上に形成されている（下層配線３１は断面が示
され、配線絶縁層４１はスルーホール８に露出している
端面が示されている）。下層配線３１は導電体よりな
り、配線絶縁層４１はエッチングされやすい絶縁物より
なる。６は、この配線３４を覆って形成された後、配線
絶縁層４１の表面が露出するまでエッチバックされたエ
ッチングされにくい絶縁物の膜である。
の、本発明の実施の形態に係る半導体装置を、スルーホ
ールを通り下層配線と直交する面より見た図である。図
１において、８はスルーホールである。半導体基板１上
に絶縁物膜２が形成されており、下層配線３１とその上
の配線絶縁層４１とからなる積層体である配線３４が絶
縁物膜２上に形成されている（下層配線３１は断面が示
され、配線絶縁層４１はスルーホール８に露出している
端面が示されている）。下層配線３１は導電体よりな
り、配線絶縁層４１はエッチングされやすい絶縁物より
なる。６は、この配線３４を覆って形成された後、配線
絶縁層４１の表面が露出するまでエッチバックされたエ
ッチングされにくい絶縁物の膜である。
【００１７】スルーホール８はエッチングされにくい絶
縁物の膜６の上に形成されたスルーホール形成用マスク
７を使用してエッチングによって形成されているので、
図１に示すように、スルーホール形成用マスク７が下層
配線３１の幅方向に位置ずれしていても、エッチング時
にエッチングされやすい絶縁物よりなる配線絶縁層４１
はエッチングされ、スルーホール８は下層配線３１の幅
一杯に形成されている。下層配線３１の長手方向におけ
るスルーホール８はスルーホール形成用マスク７によっ
て規制され、スルーホール形成用マスク７の穴より多少
広がる程度で止まる。スルーホール８内に形成される層
間コンタクト体を使用して下層配線３１と層間接続する
とき、層間接続の所要面積が減少され、接続抵抗が増大
することなく、集積度が向上している半導体装置とする
ことができる。
縁物の膜６の上に形成されたスルーホール形成用マスク
７を使用してエッチングによって形成されているので、
図１に示すように、スルーホール形成用マスク７が下層
配線３１の幅方向に位置ずれしていても、エッチング時
にエッチングされやすい絶縁物よりなる配線絶縁層４１
はエッチングされ、スルーホール８は下層配線３１の幅
一杯に形成されている。下層配線３１の長手方向におけ
るスルーホール８はスルーホール形成用マスク７によっ
て規制され、スルーホール形成用マスク７の穴より多少
広がる程度で止まる。スルーホール８内に形成される層
間コンタクト体を使用して下層配線３１と層間接続する
とき、層間接続の所要面積が減少され、接続抵抗が増大
することなく、集積度が向上している半導体装置とする
ことができる。
【００１８】第２実施例（請求項２および３に対応） 図１に示した本発明の実施の形態に係る半導体装置の製
造方法について、製造工程の各段階における半導体装置
の断面図を参照しながら説明する。
造方法について、製造工程の各段階における半導体装置
の断面図を参照しながら説明する。
【００１９】図２参照 半導体基板１の上に絶縁物膜２を形成する。絶縁物膜２
は、例えばシリコン酸化膜をＣＶＤ法により８００ｎｍ
の厚みに成膜する。その上に、Ａｌ−Ｓｉ−Ｃｕ等から
なる導電体膜３を例えばスパッタ法を使用して５００ｎ
ｍ堆積し、さらにその上に、エッチングされやすい絶縁
物の膜４を積層する。エッチングされやすい絶縁物の膜
４は、例えばシリコン酸化膜をＣＶＤ法により４００ｎ
ｍ形成する。
は、例えばシリコン酸化膜をＣＶＤ法により８００ｎｍ
の厚みに成膜する。その上に、Ａｌ−Ｓｉ−Ｃｕ等から
なる導電体膜３を例えばスパッタ法を使用して５００ｎ
ｍ堆積し、さらにその上に、エッチングされやすい絶縁
物の膜４を積層する。エッチングされやすい絶縁物の膜
４は、例えばシリコン酸化膜をＣＶＤ法により４００ｎ
ｍ形成する。
【００２０】図３参照 次に、レジストによる写真製版工程を実施し、エッチン
グされやすい絶縁物の膜４の上に必要な下地配線のパタ
ーンと同様の形状のレジストパターン５を形成する。こ
のレジストパターン５を使用して、導電体膜３とエッチ
ングされやすい絶縁物の膜４との積層体をエッチング
し、配線パターンを形成する。完成した配線３４は、例
えばＡｌ−Ｓｉ−Ｃｕ等からなる導電体からなる下層配
線３１と、例えばシリコン酸化膜等からなるエッチング
されやすい絶縁物からなる配線絶縁層４１との積層体で
ある。導電体膜３のエッチングは、塩素系ガス、例え
ば、Ｃｌ2 、ＢＣｌ3 にＦ系ガス、例えば、ＣＦ4 等を
混合して、ドライエッチングを行う。また、Ｆ系ガスに
よりエッチングした後、塩素系ガスを使用してエッチン
グする２段階のエッチングにより行ってもよい。
グされやすい絶縁物の膜４の上に必要な下地配線のパタ
ーンと同様の形状のレジストパターン５を形成する。こ
のレジストパターン５を使用して、導電体膜３とエッチ
ングされやすい絶縁物の膜４との積層体をエッチング
し、配線パターンを形成する。完成した配線３４は、例
えばＡｌ−Ｓｉ−Ｃｕ等からなる導電体からなる下層配
線３１と、例えばシリコン酸化膜等からなるエッチング
されやすい絶縁物からなる配線絶縁層４１との積層体で
ある。導電体膜３のエッチングは、塩素系ガス、例え
ば、Ｃｌ2 、ＢＣｌ3 にＦ系ガス、例えば、ＣＦ4 等を
混合して、ドライエッチングを行う。また、Ｆ系ガスに
よりエッチングした後、塩素系ガスを使用してエッチン
グする２段階のエッチングにより行ってもよい。
【００２１】図４参照 続いて、レジストパターン５を除去して、ホールエッチ
ング時のエッチングレートが、エッチングされやすい絶
縁物の膜４より遅くなるエッチングされにくい絶縁物の
膜６を成膜する。エッチングされにくい絶縁物の膜６と
して、例えば、窒化シリコン膜をＣＶＤ法により６００
ｎｍ形成する。配線３４はエッチングされにくい絶縁物
の膜６により全面を覆われる。
ング時のエッチングレートが、エッチングされやすい絶
縁物の膜４より遅くなるエッチングされにくい絶縁物の
膜６を成膜する。エッチングされにくい絶縁物の膜６と
して、例えば、窒化シリコン膜をＣＶＤ法により６００
ｎｍ形成する。配線３４はエッチングされにくい絶縁物
の膜６により全面を覆われる。
【００２２】図５参照 この後、エッチングされにくい絶縁物の膜６をエッチバ
ックして、配線３４の表層の配線絶縁層４１の表面を露
出させ、同時に、エッチングされにくい絶縁物の膜６の
表面の平坦化を行う。この時のエッチバック／平坦化に
ＣＭＰ法を使用してもよい。
ックして、配線３４の表層の配線絶縁層４１の表面を露
出させ、同時に、エッチングされにくい絶縁物の膜６の
表面の平坦化を行う。この時のエッチバック／平坦化に
ＣＭＰ法を使用してもよい。
【００２３】図１再参照、図６参照 次に、レジストによる写真製版工程を実施し、スルーホ
ール形成用マスク７を形成し、スルーホール形成用マス
ク７を使用してスルーホール８をエッチングにより形成
する。図６は図１に示す半導体装置の平面図であり、ス
ルーホール形成用マスク７が下層配線３１に対してずれ
て形成されている状態を示している。このようにスルー
ホール形成用マスク７がずれていても、等方的なエッチ
ングを行うことにより、図１に示すように、エッチング
されにくい絶縁物の膜がエッチングストップ層となり、
エッチングされやすい絶縁物からなる配線絶縁層４１の
みがエッチングされる。この等方的なエッチングには、
ＣＦ4/Ｏ2 のガス系にＮ2やアルコールを添加して行
う、ケミカル・ドライ・エッチングがある。
ール形成用マスク７を形成し、スルーホール形成用マス
ク７を使用してスルーホール８をエッチングにより形成
する。図６は図１に示す半導体装置の平面図であり、ス
ルーホール形成用マスク７が下層配線３１に対してずれ
て形成されている状態を示している。このようにスルー
ホール形成用マスク７がずれていても、等方的なエッチ
ングを行うことにより、図１に示すように、エッチング
されにくい絶縁物の膜がエッチングストップ層となり、
エッチングされやすい絶縁物からなる配線絶縁層４１の
みがエッチングされる。この等方的なエッチングには、
ＣＦ4/Ｏ2 のガス系にＮ2やアルコールを添加して行
う、ケミカル・ドライ・エッチングがある。
【００２４】図７・図８参照 スルーホール形成用マスク７を除去したのちの半導体の
断面図を図７に、平面図を図８に示す。これらの図に示
すように、スルーホール８は下層配線３１と相対応する
位置に自己整合的に形成されていることが分かる。
断面図を図７に、平面図を図８に示す。これらの図に示
すように、スルーホール８は下層配線３１と相対応する
位置に自己整合的に形成されていることが分かる。
【００２５】この後、スルーホール８内に層間接続のた
めの層間コンタクト体が形成される。形成方法は導電体
膜３の形成方法と同一であってもよい。
めの層間コンタクト体が形成される。形成方法は導電体
膜３の形成方法と同一であってもよい。
【００２６】上記の各工程を経て実施される層間接続
は、層間接続のために広い層間接続領域を設ける必要は
なく、接続のために面積が確保されておればよいので、
層間接続領域の所要面積が減少され、集積度は向上し、
接続抵抗が増大することのない半導体装置の製造方法で
ある。
は、層間接続のために広い層間接続領域を設ける必要は
なく、接続のために面積が確保されておればよいので、
層間接続領域の所要面積が減少され、集積度は向上し、
接続抵抗が増大することのない半導体装置の製造方法で
ある。
【００２７】
【発明の効果】以上説明したように、本発明に係る半導
体装置は、下層配線とエッチングされやすい絶縁物より
なる配線絶縁層との積層体の周囲にエッチングされにく
い絶縁物の膜を有し、配線絶縁層にスルーホール形成用
マスクを使用してエッチングにより形成されたスルーホ
ールを有している。そこで、スルーホール形成用マスク
が下層配線に対し位置ずれしていても、エッチングによ
り下層配線上のエッチングされやすい絶縁物よりなる配
線絶縁層のみが除去されて、形成されたスルーホールは
下層配線からはずれることなく、かつ、接触面積が小さ
くならない。このため、層間接続の所要面積が減少さ
れ、接続抵抗が増大せず、集積度が向上している半導体
装置が得られる。
体装置は、下層配線とエッチングされやすい絶縁物より
なる配線絶縁層との積層体の周囲にエッチングされにく
い絶縁物の膜を有し、配線絶縁層にスルーホール形成用
マスクを使用してエッチングにより形成されたスルーホ
ールを有している。そこで、スルーホール形成用マスク
が下層配線に対し位置ずれしていても、エッチングによ
り下層配線上のエッチングされやすい絶縁物よりなる配
線絶縁層のみが除去されて、形成されたスルーホールは
下層配線からはずれることなく、かつ、接触面積が小さ
くならない。このため、層間接続の所要面積が減少さ
れ、接続抵抗が増大せず、集積度が向上している半導体
装置が得られる。
【００２８】そして、本発明に係る半導体装置の製造方
法は、下層配線とエッチングされやすい絶縁物よりなる
配線絶縁層との積層体を形成し、積層体の周囲に配線絶
縁層が露出するようにエッチングされにくい絶縁物の膜
を形成し、スルーホール形成用マスクを使用してエッチ
ングして、配線絶縁層のみを除去して、スルーホールを
形成している。そこで、自己整合的に形成されたスルー
ホールは下層配線からはずれることなく、かつ、接触面
積が小さくならない。このため、層間接続の所要面積は
減少され、微細化が容易になるので集積度の向上が図
れ、かつ、接続抵抗は増大することがない。
法は、下層配線とエッチングされやすい絶縁物よりなる
配線絶縁層との積層体を形成し、積層体の周囲に配線絶
縁層が露出するようにエッチングされにくい絶縁物の膜
を形成し、スルーホール形成用マスクを使用してエッチ
ングして、配線絶縁層のみを除去して、スルーホールを
形成している。そこで、自己整合的に形成されたスルー
ホールは下層配線からはずれることなく、かつ、接触面
積が小さくならない。このため、層間接続の所要面積は
減少され、微細化が容易になるので集積度の向上が図
れ、かつ、接続抵抗は増大することがない。
【図１】本発明の実施の形態に係る半導体装置の断面図
である。
である。
【図２】本発明の実施の形態に係る半導体装置の製造方
法の工程を示す半導体装置の断面図である。
法の工程を示す半導体装置の断面図である。
【図３】本発明の実施の形態に係る半導体装置の製造方
法の工程を示す半導体装置の断面図である。
法の工程を示す半導体装置の断面図である。
【図４】本発明の実施の形態に係る半導体装置の製造方
法の工程を示す半導体装置の断面図である。
法の工程を示す半導体装置の断面図である。
【図５】本発明の実施の形態に係る半導体装置の製造方
法の工程を示す半導体装置の断面図である。
法の工程を示す半導体装置の断面図である。
【図６】本発明の実施の形態に係る半導体装置の製造方
法の工程を示す半導体装置の平面図である。
法の工程を示す半導体装置の平面図である。
【図７】本発明の実施の形態に係る半導体装置の製造方
法の工程を示す半導体装置の断面図である。
法の工程を示す半導体装置の断面図である。
【図８】本発明の実施の形態に係る半導体装置の製造方
法の工程を示す半導体装置の平面図である。
法の工程を示す半導体装置の平面図である。
【図９】従来技術に係る半導体装置の平面図である。
【図１０】従来技術に係る半導体装置の他の１例の断面
図である。
図である。
１ 半導体基板 ２ 絶縁物膜 ３ 導電体膜 ４ エッチングされやすい絶縁物の膜 ５ レジストパターン ６ エッチングされにくい絶縁物の膜 ７ スルーホール形成用マスク ８ スルーホール ９ サイドウオール ３１ 下層配線 ３２ 層間接続領域 ３４ 配線 ４１ 配線絶縁層
Claims (3)
- 【請求項１】 絶縁物膜上に形成された導電体よりなる
下層配線とエッチングされやすい絶縁物よりなる配線絶
縁層との積層体よりなる配線と、 該配線を埋め込み表面をエッチバックして前記配線絶縁
層が露出するように形成されたエッチングされにくい絶
縁物の膜と、 スルーホール形成用マスクを使用してエッチングをなし
て、エッチングされやすい絶縁物よりなる前記配線絶縁
層のみを除去して、前記配線の幅方向には前記下層配線
に対応し、前記配線の長さ方向には前記スルーホール形
成用マスクに対応し、深さ方向には前記下層配線に到達
するように前記配線絶縁層に形成されたスルーホール
と、 該スルーホール内に形成され、前記下層配線と導通する
層間接続のための層間コンタクト体とを有することを特
徴とする半導体装置。 - 【請求項２】 絶縁物膜上に導電体膜とエッチングされ
やすい絶縁物の膜を形成し、 該エッチングされやすい絶縁物の膜と前記導電体膜との
積層体をパターニングして導電体よりなる下層配線とエ
ッチングされやすい絶縁物よりなる配線絶縁層との積層
体よりなる配線を形成し、 該配線を覆ってエッチングされにくい絶縁物の膜を形成
し、 該エッチングされにくい絶縁物の膜をエッチバックして
前記配線絶縁層を露出し、 スルーホール形成用マスクを使用してエッチングをなし
て、前記配線絶縁層のみを除去して、スルーホールを形
成し、 該スルーホールを使用して層間コンタクト体を形成して
層間接続をなすことを特徴とする半導体装置の製造方
法。 - 【請求項３】 前記エッチバック工程をＣＭＰ法を使用
して実行することを特徴とする請求項２記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14854896A JPH09312335A (ja) | 1996-05-21 | 1996-05-21 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14854896A JPH09312335A (ja) | 1996-05-21 | 1996-05-21 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09312335A true JPH09312335A (ja) | 1997-12-02 |
Family
ID=15455230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14854896A Pending JPH09312335A (ja) | 1996-05-21 | 1996-05-21 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09312335A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127151A (ja) * | 1999-10-26 | 2001-05-11 | Fujitsu Ltd | 半導体装置およびその製造方法 |
-
1996
- 1996-05-21 JP JP14854896A patent/JPH09312335A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127151A (ja) * | 1999-10-26 | 2001-05-11 | Fujitsu Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100215847B1 (ko) | 반도체 장치의 금속 배선 및 그의 형성 방법 | |
| JPH09181180A (ja) | 半導体集積回路及びその製造方法 | |
| JP4057083B2 (ja) | 半導体集積回路の製造方法 | |
| KR100256800B1 (ko) | 콘택홀 제조방법 | |
| JPH09237834A (ja) | 半導体装置の製造方法 | |
| JPH05211241A (ja) | ビア構成体及びその製造方法 | |
| JP3114931B2 (ja) | 導電体プラグを備えた半導体装置およびその製造方法 | |
| JPH09191051A (ja) | 半導体素子の配線構造及びその形成方法 | |
| US6458680B2 (en) | Method of fabricating contact pads of a semiconductor device | |
| KR19980020482A (ko) | 반도체 장치의 배선구조 및 방법 | |
| JPH09312335A (ja) | 半導体装置およびその製造方法 | |
| KR20000004334A (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP3132446B2 (ja) | 半導体装置の製造方法 | |
| KR0120568B1 (ko) | 반도체 소자의 접속장치 및 그 제조방법 | |
| JPH08153795A (ja) | コンタクト孔の形成方法 | |
| KR100315457B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100226252B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100485181B1 (ko) | 다층 배선의 접촉 구조 및 그 형성 방법 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JP2828089B2 (ja) | 半導体装置の製造方法 | |
| KR20010008605A (ko) | 반도체장치의 다층 배선 형성방법 | |
| JPH11163135A (ja) | 半導体装置の製造方法 | |
| KR20000003342A (ko) | 반도체 장치의 자기정렬 콘택홀 형성방법 | |
| KR20050002001A (ko) | 측벽 슬로프를 방지할 수 있는 반도체 소자의 콘택홀형성방법 | |
| KR20030056001A (ko) | 반도체 소자 및 그 제조방법 |