KR19980020482A - 반도체 장치의 배선구조 및 방법 - Google Patents
반도체 장치의 배선구조 및 방법 Download PDFInfo
- Publication number
- KR19980020482A KR19980020482A KR1019960038974A KR19960038974A KR19980020482A KR 19980020482 A KR19980020482 A KR 19980020482A KR 1019960038974 A KR1019960038974 A KR 1019960038974A KR 19960038974 A KR19960038974 A KR 19960038974A KR 19980020482 A KR19980020482 A KR 19980020482A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- forming
- contact hole
- trench
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
Abstract
본 발명은 반도체 장치에 관한 것으로, 특히 배선층간 토폴로지(topology) 발생을 억제시키는데 적당하도록 한 반도체 장치의 배선구조 및 방법에 관한 것이다.
이를 위한 본 발명의 반도체 장치의 배선구조 및 방법은 기판상에 절연층을 형성하고 상기 절연층을 선택적으로 제거하여 콘택홀을 형성하는 제 1 단계와; 배선이 형성될 부위의 상기 절연막을 소정 깊이로 제거하여 트랜치를 형성하는 제 2 단계와; 상기 콘택홀을 통해 기판과 연결되도록 상기 트랜치 부위에 배선을 형성하는 제 3 단계와; 상기 콘택홀 및 트랜치가 형성된 기판 전면에 베리어 금속층을 형성하는 제 4 단계와; 상기 콘택홀과 트랜치에 제 1 금속을 형성하는 제 5 단계와: 선택적으로 식각하는 제 6 단계를 포함하여 이루어지는 것을 특징으로 한다.
Description
본 발명은 반도체 장치에 관한 것으로, 특히 배선층간 토폴로지(topology) 발생을 억제시키는데 적당하도록 한 반도체 장치의 배선구조 및 방법에 관한 것이다.
이하 첨부된 도면을 참조하여 일반적인 반도체 장치의 배선구조에 대하여 설명하면 다음과 같다.
도 1은 일반적인 반도체 장치의 배선레이 아웃도이다.
기판(1)상에 콘택홀을 갖는 절연막(도면에 도시하지 않음)이 형성되고 상기 콘택홀(7)을 통해 기판(1)과 전기적으로 연결되도록 상기 절연막상에 임의의 방향으로 금속배선(9)이 형성된다.
이와 같이 반도체 장치의 종래 배선구조 및 방법을 설명하면 다음과 같다.
도 2a 내지 도 2f는 도 1의 A-A'선에 따른 종래의 반도체 장치의 배선공정 단면도이다.
먼조 도 2a에 도시한 바와 같이 반도체 기판(1)상에 제 1, 제 2 절연막(2)(3)을 차례로 형성하고 활성영역을 정의하여 활성영역에만 남도록 패터닝 한다.
이때 제 1 절연막(2)은 버퍼 산화막이고, 제 2 절연막(3)은 질화막이다.
이어 도 2b에 도시한 바와 같이 상기 제 2 절연막(3)을 마스크로 열산화 하여 필드 영역에 필드 산화막(4)을 형성하고 제 1, 제 2 절연막(2)(3)을 제거한후 활성영역상에 불순물 이온을 주입한다.
이어서 도 2c에 도시한 바와 같이 불순물 확산영역(5)을 기판내에 형성한후 제 3 절연막(6)을 형성한다.
이어 포토에칭 공정을 이용하여 상기 불순물 확산영역(5)이 소정부분 노출되도록 상기 제 3 절연막(6)을 선택적으로 식각하여 상기 불순물 확산영역(5)과 배선층을 접촉시키기 위한 콘택홀(7)을 형성한다.
이때 제 3 절연먁(6)은 후공정에서 형성될 다른 배선층과의 배선상 숏트(short)를 피하기 위하여 형성하며 콘택홀(7)을 포토리소그래피(photolithographic)과 에칭(etching) 방법을 이용하여 형성한다.
이어서 도 2d에 도시한 바와 같이 콘택홀(7)을 포함한 기판(1) 전면에 베리어 금속층(8)을 형성한후 상기 베리어 금속층(8)상에 제 1 금속층(9)을 증착한다.
이때 콘택홀(7)과 후공정에서 형성될 제 2 금속층의 연결을 위해 상기 베리어 금속층(8)을 형성하고 상기 제 1 금속층(9)을 콘택의 리필링(contact rdfilling) 금속층이다.
이어 도 2e에 도시한 바와 같이 에치백(etch-back) 방법에 의해 콘택홀(7)에만 제 1 금속층(9)이 남도록 한다.
여기서 콘택홀(7)의 깊이를 보상하기 위하여 상기 제 1 금속층(9)을 에어백 방법에 의해 형성하도록 한다.
이어서 도 2f에 도시한 바와 같이 제 1 금속층(9)을 포함한 베리어 금속층(8) 전면에 제 2 금속층(10)을 형성하고 배선모양으로 패터닝하여 상기 제 1 금속층(9)을 통해 상기 불순물 확산영역(5)과 접속되는 배선층을 형성한다.
도 3은 도 1의 B-B'선에 따른 종래의 반도체 장치의 배선단면도이다.
반도체 기판(1)상의 전면에 형성되는 제 3 절연막(6)과, 상기 제 3 절연막(6)상에 일정영역을 가지고 차례로 형성되는 베리어 금속층(8)과 제 1 금속층(9) 및 제 2 금속층(10)으로 구성되어 있다.
종래의 반도체 장치의 배선구조 및 방법에 있어서는 다음과 같은 문제점이 있었다. 즉 배선층 금속층이 저항성(resistivity)이 큰 경우 배선층 자체의 저항을 줄이기 위하여 배선층 자체를 두껍게 해야한다.
그러므로 배선층이 두꺼워지면 다층배선(multilayer interconnection) 형성시 토폴로지(topology)증가로 인하여 공정이 어려워지고 포토리소그래프(photolithography)과 에칭(etching)시 로딩효과(load dffect)을 발생시키는 원인이 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 배선층의 자체 저항의 감소와 다층배선시 배선층간 토폴로지의 발생을 억제시키는 반도체 장치의 배선구조 및 방법을 제공하는데 그 목적이 있다.
도 1은 반도체 장치의 배선 레이아웃도
도 2a 내지 도 2f는 도 1의 A-A'선에 따른 종래의 반도체 장치의 배선공정 단면도
도 3은 도 1의 B-B'선에 따른 종래의 반도체 장치의 배선 단면도
도 4a 내지 도 4g는 도 1의 A-A'선에 따른 본 발명의 반도체 장치의 배선공정 단면도
도 5a 내지 도 5d는 도 1의 B-B'선에 따른 본 발명의 반도체 장치의 배선공정 단면도
* 도면의 주요부분에 대한 부호의 설명 *
40 : 반도체 기판41 : 제 1 절연막
42 : 제 2 절연막43 : 필드 산화막
44 : 불순물 확산영역45 : 제 3 절연막
46 : 콘택홀47 : 포토레지스트
48 : 트랜치49 : 베리어 금속층
50 : 제 1 금속51 : 제 2 금속
본 발명의 반도체 장치의 배선방법은 기판상에 절연층을 형성하고 상기 절연층을 선택적으로 제거하여 콘택홀을 형성하는 제 1 단계와; 배선이 형성될 부위의 상기 절연막을 소정 깊이로 제거하여 트랜치를 형성하는 제 2 단계와; 상기 콘택홀을 통해 기판과 연결되도록 상기 트랜치 부위에 배선을 형성하는 제 3 단계와; 상기 콘택홀 및 트랜치가 형성된 기판 전면에 베리어 금속층을 형성하는 제 4 단계와; 상기 콘택홀과 트랜치에 제 1 금속을 형성하는 제 5 단계와; 선택적으로 식각하는 제 6 단계를 포함하여 이루어짐에 그 특징이 있다.
또한 본 발명의 반도체 배선구조는 기판상의 소정부위에 콘택홀을 갖고 배선이 형성될 부위에 트랜치를 갖는 제 1 절연막과, 상기 제 1 절연막상에 상기 콘택홀을 통해 기판과 연결되도록 상기 트랜치 부위에 형성되는 배선층을 포함하여 구성됨에 그 특징이 있다.
상기와 같은 본 발명의 반도체 장치의 배선구조 및 방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 4a 내지 도 4g는 도 1의 A-A'선에 다른 본 발명의 반도체 장치의 배선공정 단면도이다.
도 4a에 도시한 바와 같이 반도체 기판(40)상에 제 1, 제 2 절연막(41)(42)을 차례로 형성하고 활성영역을 정의하여 활성영역에만 남도록 패터닝 한다.
이어 도 4b에 도시한 바와 같이 상기 제 2 절연막(42)을 마스크로 열산화하여 필드 영역에 필드 산화막(43)을 형성하고 제 1, 제 2 절연막(41)(42)을 제거한 후 활성영역상에 불순물 이온을 주입한다.
이어서 도 4c에 도시한 바와 같이 불순물 확산영역(44)을 기판(40)내에 형성한 후 제 3 절연막(45)을 형성한다.
이어 포토에칭 공정을 이용하영 상기 불순물 확산영역(44)이 소정부분 노출되도록 상기 제 3 절연막(45)을 선택적으로 식각하여 콘택홀(46)을 형성한다.
이때 제 3 절연막(45)은 후공정에서 형성될 다른 배선층과의 숏트(short)를 피하기 위하여 형성하며 콘택홀(46)을 포토리소그래피와 에칭방법을 이용하여 형성한다.
이어서 도 4d와 도 5a에 도시한 바와 같이 콘택홀(46)을 포함한 전면에 포토레지스트(47)를 증착하고 후공정에서 형성될 제 2 금속층(51) 하부에 배선층을 따라서 트랜치(trench : 48)를 형성한다.
이때 후공정에서 형성될 제 2 금속층(51) 하부에도 금속층의 리필링이 될 수 있도록 한다.
이어 도 4e와 도 5b에 도시한 바와 같이 상기 포토레지스트(47)를 제거한 후 콘택홀(46)과 트랜치(48)를 포함한 기판(40) 전면에 베리어 금속층(49)을 형성한다.
그리고 상기 베리어 금속층(49)상에 제 1 금속층(50)을 증착한다.
이어서 도 4f와 도 5c에 도시한 바와 같이 제 1 금속층(50)을 에치백하여 콘택홀(46)과 트랜치(48)에 상기 제 1 금속층(50)을 형성한다.
이어 도 4g와 도 5d에 도시한 바와 같이 제 1 금속층(50)을 포함한 베리어 금속층(49) 전면에 제 2 금속층(51)을 형성한다.
그러므로 제 1 금속층(50)을 통해 상기 불순물 확산영역(44)과 접속되는 배선층의 형성을 완료한다.
본 발명의 반도체 장치의 배선형성 방법에 있어서는 첫째, 같은 두께의 배선에 대하여 배선저항을 감소시킬수 있다.
둘째, 같은 배선저항에 대하여 배선층의 두께를 얇게 할수 있다.
셋째, 배선층의 두께를 얇게 할 수 있으므로 다층배선에 있어 층간 토포로지를 개선 할 수 있고 공정의 난이도를 낮출수 있는 효과가 있다.
Claims (5)
- 기판상에 절연층을 형성하고 상기 절연층을 선택적으로 제거하여 콘택홀을 형성하는 제 1 단계와,배선이 형성될 부위의 상기 절연막을 소정 깊이로 제거하여 트랜치를 형성하는 제 2 단계와;상기 콘택홀을 통해 기판과 연결되도록 상기 트랜치 부위에 배선을 형성하는 제 3 단계와;상기 콘택홀 및 트랜치가 형성된 기판 전면에 베리어 금속층을 형성하는 제 4 단계와;상기 콘택홀과 트랜치에 제 1 금속을 형성하는 제 5 단계와;기판 전면에 제 2 금속층을 형성하고 상기 제 2 금속층을 선택적으로 식각하는 제 6 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 배선방법.
- 제 1 항에 있어서,제 1 단계에서 불순물 확산영역과 필드 산호막을 형성하는 공정을 더 포함함을 특징으로 하는 반도체 장치의 배선방법.
- 제 1 항에 있어서, 트랜치의 깊이는 300~5,000Å 정도이고, 트랜치의 폭은 500~5,000Å인 것을 특징으로 하는 반도체 장치의 배선방법.
- 제 1 항에 있어서,리필금속은 배선층의 금속층과 같거나 다른 금속을 사용하는 것을 특징으로 하는 반도체 장치의 배선방법.
- 기판;상기 기판상의 소정부위에 콘택홀을 갖고 배선이 형성될 부위에 트랜치를 갖는 제 1 절연막;상기 제 1 절연막상에 상기 콘택홀을 통해 기판과 연결되도록 상기 트랜치 부위에 형성되는 배선층을 포함하여 구성됨을 특징으로 하는 반도체 장치의 배선구조.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960038974A KR100215842B1 (ko) | 1996-09-09 | 1996-09-09 | 반도체 장치의 배선구조 및 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960038974A KR100215842B1 (ko) | 1996-09-09 | 1996-09-09 | 반도체 장치의 배선구조 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980020482A true KR19980020482A (ko) | 1998-06-25 |
| KR100215842B1 KR100215842B1 (ko) | 1999-08-16 |
Family
ID=19473149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960038974A KR100215842B1 (ko) | 1996-09-09 | 1996-09-09 | 반도체 장치의 배선구조 및 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100215842B1 (ko) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10732665B2 (en) | 2017-07-26 | 2020-08-04 | Lg Electronics Inc. | Joint and knob assembly and appliance having joint and knob assembly |
| US10732666B2 (en) | 2017-02-17 | 2020-08-04 | Lg Electronics Inc. | Knob assembly for cook top |
| US10767868B2 (en) | 2017-07-24 | 2020-09-08 | Lg Electronics Inc. | Knob assembly and appliance having knob assembly |
| US10890330B2 (en) | 2017-02-22 | 2021-01-12 | Lg Electronics Inc. | Knob assembly with display device and cooking apparatus having knob assembly |
| US10908631B2 (en) | 2017-02-17 | 2021-02-02 | Lg Electronics Inc. | Knob assembly and cooking apparatus including a knob assembly |
| US11162685B2 (en) | 2017-02-17 | 2021-11-02 | Lg Electronics Inc. | Knob assembly for cook top |
| US11231180B2 (en) | 2017-02-17 | 2022-01-25 | Lg Electronics Inc. | Knob assembly for cook top |
| US11635782B2 (en) | 2017-02-17 | 2023-04-25 | Lg Electronics Inc. | Knob assembly for cook top |
| US11967473B2 (en) | 2019-04-17 | 2024-04-23 | Lg Electronics Inc. | Home appliance including knob assembly |
-
1996
- 1996-09-09 KR KR1019960038974A patent/KR100215842B1/ko not_active IP Right Cessation
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10732666B2 (en) | 2017-02-17 | 2020-08-04 | Lg Electronics Inc. | Knob assembly for cook top |
| US10908631B2 (en) | 2017-02-17 | 2021-02-02 | Lg Electronics Inc. | Knob assembly and cooking apparatus including a knob assembly |
| US11162685B2 (en) | 2017-02-17 | 2021-11-02 | Lg Electronics Inc. | Knob assembly for cook top |
| US11231180B2 (en) | 2017-02-17 | 2022-01-25 | Lg Electronics Inc. | Knob assembly for cook top |
| US11635782B2 (en) | 2017-02-17 | 2023-04-25 | Lg Electronics Inc. | Knob assembly for cook top |
| US10890330B2 (en) | 2017-02-22 | 2021-01-12 | Lg Electronics Inc. | Knob assembly with display device and cooking apparatus having knob assembly |
| US11262078B2 (en) | 2017-02-22 | 2022-03-01 | Lg Electronics Inc. | Knob assembly with display device and cooking apparatus having knob assembly |
| US10767868B2 (en) | 2017-07-24 | 2020-09-08 | Lg Electronics Inc. | Knob assembly and appliance having knob assembly |
| US11674690B2 (en) | 2017-07-24 | 2023-06-13 | Lg Electronics Inc. | Knob assembly and appliance having knob assembly |
| US10732665B2 (en) | 2017-07-26 | 2020-08-04 | Lg Electronics Inc. | Joint and knob assembly and appliance having joint and knob assembly |
| US11392161B2 (en) | 2017-07-26 | 2022-07-19 | Lg Electronics Inc. | Joint and knob assembly and appliance having joint and knob assembly |
| US11967473B2 (en) | 2019-04-17 | 2024-04-23 | Lg Electronics Inc. | Home appliance including knob assembly |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100215842B1 (ko) | 1999-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100256800B1 (ko) | 콘택홀 제조방법 | |
| KR920004541B1 (ko) | 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법 | |
| KR950011555B1 (ko) | 반도체 접속장치 및 그 제조방법 | |
| KR100215842B1 (ko) | 반도체 장치의 배선구조 및 방법 | |
| JP3034538B2 (ja) | 配線構造の形成方法 | |
| KR100278274B1 (ko) | 반도체장치의스택콘택형성방법 | |
| KR100226252B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100230735B1 (ko) | 반도체 소자의 제조방법 | |
| KR19980031103A (ko) | 반도체소자의 제조방법 | |
| KR100396693B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2855981B2 (ja) | 半導体装置の製造方法 | |
| JP3029749B2 (ja) | 半導体装置およびその製造方法 | |
| KR100252883B1 (ko) | 반도체소자의 콘택홀 매립방법 | |
| KR100473161B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100216271B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR960011250B1 (ko) | 반도체 접속장치 제조방법 | |
| JPH0542139B2 (ko) | ||
| KR0155834B1 (ko) | 반도체장치의 다층 배선구조 및 그 형성방법 | |
| KR100203298B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR960006703B1 (ko) | 반도체 소자의 배선 제조방법 | |
| KR100240589B1 (ko) | 반도체소자의금속배선식각방법 | |
| KR100372657B1 (ko) | 반도체소자의콘택형성방법 | |
| KR20060006597A (ko) | 반도체 소자의 금속 콘택 형성방법 | |
| KR0151054B1 (ko) | 반도체 장치의 층간접속방법 | |
| KR100315457B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090427 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |