KR20060006597A - 반도체 소자의 금속 콘택 형성방법 - Google Patents

반도체 소자의 금속 콘택 형성방법 Download PDF

Info

Publication number
KR20060006597A
KR20060006597A KR1020040055702A KR20040055702A KR20060006597A KR 20060006597 A KR20060006597 A KR 20060006597A KR 1020040055702 A KR1020040055702 A KR 1020040055702A KR 20040055702 A KR20040055702 A KR 20040055702A KR 20060006597 A KR20060006597 A KR 20060006597A
Authority
KR
South Korea
Prior art keywords
contact
forming
contact hole
interlayer insulating
photoresist pattern
Prior art date
Application number
KR1020040055702A
Other languages
English (en)
Inventor
구동철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040055702A priority Critical patent/KR20060006597A/ko
Publication of KR20060006597A publication Critical patent/KR20060006597A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 소자의 고집적화에 따른 딥(deep) 콘택의 하부 CD를 확보하여 콘택 저항을 감소시키는 반도체 소자의 금속 콘택 형성방법에 관한 것이다.
이는 소정의 하부 구조를 가지는 반도체 기판 위에 식각 정지막 및 층간 절연막을 순착 형성하는 단계와, 층간 절연막 위에 콘택 형성 영역을 정의하는 감광막 패턴을 형성하는 단계와, 감광막 패턴을 마스크로 층간 절연막을 식각하여 콘택홀을 형성하는 단계와, 감광막 패턴을 마스크로 콘택홀 내에 불순물 이온을 주입하고, 세정하는 단계와, 콘택홀에 의해 드러난 식각 정지막을 제거하는 포함한다.
딥 콘택, 금속 배선, CD, 콘택 저항, 금속 콘택

Description

반도체 소자의 금속 콘택 형성방법{Method for forming the metal contact of semiconductor device}
도 1은 종래 반도체 소자의 금속 콘택 형성방법에 따라 형성된 콘택홀을 설명하기 위해 나타낸 단면도이다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 금속 콘택 형성방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
- 도면의 주요부분에 대한 부호의 설명 -
100 : 반도체 기판 110 : 식각 정지막
120 : 층간 절연막 130 : 감광막 패턴
140 : 콘택홀 150 : 금속 콘택
160 : 상부 금속 배선
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 콘택 저항을 감소시키는 반도체 소자의 금속 콘택 형성방법에 관한 것이다.
일반적으로, 금속 콘택은 반도체 소자의 다층 금속 배선 공정 시, 접합 영역과 금속 배선 또는 하부 금속 배선과 상부 금속 배선을 전기적으로 연결시켜주는 전도선 역할을 한다.
도 1은 종래 반도체 소자의 금속 콘택 형성방법에 따라 제조된 콘택홀을 설명하기 위해 나타낸 단면도이다.
종래의 반도체 소자의 금속 콘택 제조 방법에 따르면, 도 1에 도시한 바와 같이, 접합 영역 또는 하부 금속 배선 등의 하부 구조(도시하지 않음)를 가지는 반도체 기판(100) 위에 층간 절연막(120)을 형성하고, 이를 선택적 식각하여 하부 구조의 일부분 즉, 접합 영역 또는 하부 금속 배선 등을 드러내는 콘택홀(도시하지 않음)을 형성한 다음, 이를 도전물로 매립하여 금속 콘택(150)을 형성하였다.
그러나, 종래 기술에 따른 반도체 소자의 금속 콘택 형성방법은 반도체 소자의 고집적화로 인하여 소자의 형성 면적은 작아지고, 소자들의 높이가 증가됨에 따라, 소자와 소자를 절연하기 위한 층간 절연막의 두께 또한 두꺼워지게 되는 바, 두꺼워진 층간 절연막 내에 하부 금속 배선을 드러내는 콘택홀 형성 공정 시, 층간 절연막의 두꺼운 두께로 인하여 콘택홀의 내부에 보잉(bowing) 현상이 발생하여 도 1의 "A"와 같이 콘택홀 하부의 CD가 좁아지는 문제가 있다.
또한, 상기 콘택홀 하부의 CD가 좁아지면 콘택 저항이 증가하게 되어 소자의 구동 속도를 감소시키고, 더 나아가서는 콘택홀이 하부 구조의 일부분을 드러내지 못하는 콘택홀 개방 불량이 발생한다.
한편, 이를 해결하기 위한 방법으로 전체적인 콘택홀의 CD를 증가시키는 방법이 있으나, 이는 소자의 디자인 룰(rule)에 있어서, 소자의 형성 면적이 커지기 때문에 소자의 고집적화에 어려움이 있다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여, 소자의 고집적화에 따른 딥(deep) 콘택의 하부 CD를 증가시키도록 하는 반도체 소자의 금속 콘택 형성방법을 제공하기 위한 것이다.
상기한 목적을 달성하기 위해 본 발명은 소정의 하부 구조를 가지는 반도체 기판 위에 식각 정지막 및 층간 절연막을 순착 형성하는 단계와, 상기 층간 절연막 위에 콘택 형성 영역을 정의하는 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 상기 층간 절연막을 식각하여 콘택홀을 형성하는 단계와, 상기 감광막 패턴을 마스크로 상기 콘택홀 내에 불순물 이온을 주입하고, 세정하는 단계와, 상기 콘택홀에 의해 드러난 식각 정지막을 제거하는 포함하는 반도체 소자의 금속 콘택 형성방법을 마련한다.
여기서, 상기 세정 단계 이후에 콘택홀에 도전물을 매립하는 단계를 더 포함하여 이루어진다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
이제 본 발명의 실시예에 따른 반도체 소자의 금속 콘택 형성방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 금속 콘택 형성방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
먼저, 도 2a에 도시한 바와 같이, 접합 영역 및 하부 금속 배선 등의 하부 구조(도시하지 않음)를 가지는 반도체 기판(100) 위에 식각 정지막(110) 및 층간 절연막(120)을 형성한다. 이때, 상기 층간 절연막(120)은 공정 조건 및 공정 특성에 따라 서로 다른 절연막 또는 동일한 절연막이 순차 적층되어 있는 다층 구조로 형성하는 것이 가능하다.
그리고, 상기 층간 절연막(120) 위에 콘택홀 형성 영역을 정의하는 감광막 패턴(130)을 형성한다.
이어, 도 2b에 도시한 바와 같이, 상기 감광막 패턴을 마스크로 층간 절연막 (120)을 식각하여 콘택홀(140)을 형성한다. 이때, 상기 콘택홀(140)을 형성하기 위한 식각 공정은 층간 절연막(120) 하부에 위치하는 식각 정지막(110)에 의해 식각 공정이 식각 정지막(110) 상부에서 멈추기 때문에 기판(100)의 하부 구조의 손상을 방지할 수 있다.
한편, 소자의 고집적화로 인하여 두꺼워진 상기 층간 절연막(120)에 콘택홀(140)을 형성하기 위한 식각 공정을 진행하게 되면, 층간 절연막(120)의 두꺼운 두께로 인하여 콘택홀(140)의 내부에 보잉(bowing) 현상이 발생하며, 그 결과, 콘택홀(40) 하부의 CD가 좁아지는 문제가 있다.
이에 따라, 본 발명은 도 2c에 도시한 바와 같이, 상기 감광막 패턴(130)을 이온 주입 마스크로 보잉 현상이 발생한 콘택홀(140) 내부에 불순물 이온을 주입하여 감광막 패턴(130)의 CD와 대응하는 CD에 해당하는 층간 절연막(120), 즉 보잉 현상으로 인해 CD가 좁아진 영역의 층간 절연막(120)에 식각 데미지(etch damage)를 준다.
그런 다음, 불순물 이온에 의해 식각 데미지를 입은 층간 절연막(120)에 세정 공정을 진행한다. 그러면, 상기 세정 공정에 의해 불순물 이온 주입된 층간 절연막(120)이 제거되어 콘택홀(140) 하부의 CD가 제거된 층간 절연막(140)의 CD만큼 증가된다.
이어, 도 2d에 도시한 바와 같이, 상기 감광막 패턴(130)을 마스크로 상기 콘택홀(140)에 의해 드러난 식각 정지막(110)을 제거하여 기판(100)의 일부분을 드러낸다. 이때, 기판(100)의 일부분은 접합 영역 또는 하부 금속 배선 등의 하부 구 조(도시하지 않음)로 상부 금속 배선 등의 상부 구조(도시하지 않음)와 전기적으로 연결되어야 하는 부분이다.
그 후, 상기 감광막 패턴(130)을 제거한 다음, 도 2e에 도시한 바와 같이, 상기 콘택홀(140) 내부를 텅스텐 등의 도전물로 매립하여 금속 콘택(150)을 형성한 후, 그 위에 상부 금속 배선(160)을 형성한다. 이에 따라, 금속 콘택(150)을 통해 상부 금속 배선(160)을 기판(100) 내에 형성되어 있는 접합 영역 또는 하부 금속 배선 등의 하부 구조(도시하지 않음)와 전기적으로 연결하게 된다.
앞서 설명한 바와 같이, 본 발명은 소자의 고집적화됨에 따라 두꺼워지는 층간 절연막의 식각 특성으로 인하여 작아지는 콘택홀의 하부 CD를 콘택홀의 상부 CD의 증가 없이 국부적으로 하부 CD만을 증가시켜 콘택 저항을 감소시킴으로써, 소자의 구동 속도를 증가시킬 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기한 바와 같이 본 발명은 소자의 고집적화됨에 따라 두꺼워지는 층간 절연막의 식각 특성으로 인하여 작아지는 콘택홀의 하부 CD를 콘택홀의 상부 CD의 증가 없이 국부적으로 하부 CD만을 증가시켜 딥(deep) 콘택의 콘택 저항을 감소시킴 으로써, 소자의 구동 속도를 증가시킬 수 있다.
또한, 콘택홀 개방 불량 문제를 제거하여 소자의 신뢰성 및 수율을 향상 시킬 수 있다.

Claims (2)

  1. 소정의 하부 구조를 가지는 반도체 기판 위에 식각 정지막 및 층간 절연막을 순착 형성하는 단계와,
    상기 층간 절연막 위에 콘택 형성 영역을 정의하는 감광막 패턴을 형성하는 단계와,
    상기 감광막 패턴을 마스크로 상기 층간 절연막을 식각하여 콘택홀을 형성하는 단계와,
    상기 감광막 패턴을 마스크로 상기 콘택홀 내에 불순물 이온을 주입하고, 세정하는 단계와,
    상기 콘택홀에 의해 드러난 식각 정지막을 제거하는 포함하는 반도체 소자의 금속 콘택 형성방법.
  2. 제1항에 있어서,
    상기 세정 단계 이후에 콘택홀에 도전물을 매립하는 단계를 더 포함하는 반도체 소자의 금속 콘택 형성방법.
KR1020040055702A 2004-07-16 2004-07-16 반도체 소자의 금속 콘택 형성방법 KR20060006597A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040055702A KR20060006597A (ko) 2004-07-16 2004-07-16 반도체 소자의 금속 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040055702A KR20060006597A (ko) 2004-07-16 2004-07-16 반도체 소자의 금속 콘택 형성방법

Publications (1)

Publication Number Publication Date
KR20060006597A true KR20060006597A (ko) 2006-01-19

Family

ID=37118265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040055702A KR20060006597A (ko) 2004-07-16 2004-07-16 반도체 소자의 금속 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR20060006597A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100821852B1 (ko) * 2006-11-29 2008-04-14 동부일렉트로닉스 주식회사 다양한 크기의 패턴을 구비한 웨이퍼 및 그 제조 방법
KR100909162B1 (ko) * 2007-10-23 2009-07-23 주식회사 동부하이텍 반도체 소자의 제조 방법
US9787280B2 (en) 2014-09-15 2017-10-10 Samsung Electro-Mechanics Co., Ltd. Acoustic resonator and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100821852B1 (ko) * 2006-11-29 2008-04-14 동부일렉트로닉스 주식회사 다양한 크기의 패턴을 구비한 웨이퍼 및 그 제조 방법
KR100909162B1 (ko) * 2007-10-23 2009-07-23 주식회사 동부하이텍 반도체 소자의 제조 방법
US7892920B2 (en) 2007-10-23 2011-02-22 Dongbu Hitek Co., Ltd. Method for manufacturing semiconductor device including implanting through a hole patterned from a first photoresist an oxide and a second photoresist
US9787280B2 (en) 2014-09-15 2017-10-10 Samsung Electro-Mechanics Co., Ltd. Acoustic resonator and method of manufacturing the same

Similar Documents

Publication Publication Date Title
TWI683417B (zh) 三維記憶體元件及其製作方法
KR101150552B1 (ko) 반도체 소자 및 그의 형성 방법
KR19980028939A (ko) 게이트전극의 제조방법 및 그에 따라 제조된 게이트 구조
US7498253B2 (en) Local interconnection method and structure for use in semiconductor device
JP2000195950A (ja) 半導体装置及びその製造方法
KR20060006597A (ko) 반도체 소자의 금속 콘택 형성방법
KR19980020482A (ko) 반도체 장치의 배선구조 및 방법
US7241684B2 (en) Method of forming metal wiring of semiconductor device
JP4023236B2 (ja) 金属配線の形成方法
KR101173478B1 (ko) 반도체 소자 제조방법
KR101113768B1 (ko) 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법
KR100833417B1 (ko) 반도체 소자의 제조방법
KR20080086692A (ko) 반도체 소자의 제조 방법
KR100356482B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH08130195A (ja) 半導体装置及びその製造方法
KR100284302B1 (ko) 반도체소자의금속배선형성방법
KR100390996B1 (ko) 금속 배선 형성 방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR20050120955A (ko) 반도체 소자의 금속 플러그 제조 방법
US20070010089A1 (en) Method of forming bit line of semiconductor device
KR100576414B1 (ko) 반도체 소자의 랜딩 비아 제조 방법
KR100252883B1 (ko) 반도체소자의 콘택홀 매립방법
KR20070066435A (ko) 반도체 장치의 제조방법
KR100808369B1 (ko) 반도체 소자의 제조방법
JPH07221198A (ja) キャパシタの下層電極形成方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination