KR100256800B1 - 콘택홀 제조방법 - Google Patents
콘택홀 제조방법 Download PDFInfo
- Publication number
- KR100256800B1 KR100256800B1 KR1019930011362A KR930011362A KR100256800B1 KR 100256800 B1 KR100256800 B1 KR 100256800B1 KR 1019930011362 A KR1019930011362 A KR 1019930011362A KR 930011362 A KR930011362 A KR 930011362A KR 100256800 B1 KR100256800 B1 KR 100256800B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- insulating layer
- conductive
- contact hole
- conductive layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- 125000006850 spacer group Chemical group 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 6
- 238000001312 dry etching Methods 0.000 claims abstract description 3
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 1
- 229910052721 tungsten Inorganic materials 0.000 claims 1
- 239000010937 tungsten Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
반도체소자의 자기정렬된 콘택 제조방법에 있어서, 하부도전층 상부에 제1절연층을 형성하고 그 상부에 도전배선을 형성하고, 전체적으로 제2절연층 및 도전층을 적층하는 단계와, 상기 도전층을 블린켓 건식식각하여 도전배선 측벽에 도전층 스페이서를 형성하는 단계와, 도전층 스페이서에 선택적 금속층을 성장시켜 도전배선과 제1절연층의 일정부분을 오버랩되게 하는 단계와, 전체구조상부에 제3절연층을 형성하고, 그 상부에 콘택마스크를 이용한 식각공정으로 제3절연층을 식각하고, 노출되는 선택적 금속층을 베리어층으로 이용하고 제2절연층 및 제1절연층을 식각하여 제1도전층이 노출된 콘택홀을 형성하는 단계를 포함하는 기술이다.
Description
제1도는 종래기술로 콘택홀을 제조한 것을 도시한 단면도.
제2도는 종래기술에 의해 콘택홀을 형성하되, 베리어층 패턴마스크가 우측으로 미스얼라인되고, 콘택홀 마스크가 좌측으로 미스얼라인 될때 형성된 콘택홀을 도시한 단면도.
제3a도 내지 제3e도는 본 발명에 의해 자기 정렬된 콘택홀 형성단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 제1도전층 2 : 제1절연층
4 : 도전배선 5 : 제2절연층
6 : 베리어층 8 : 제3절연층
9 : 감광막패턴 10 : 콘택홀
12 : 도전층 14 : 선택적금속층
본 발명은 고집적반도체소자의 자기정렬된 콘택홀 제조방법에 관한 것으로, 특히 도전배선 사이의 하부도전층에 콘택홀을 형성할때 도전층 스페이서와 선택적금속층을 배리어층으로 형성하여 자기정렬된 콘택홀을 제조하는 방법에 관한 것이다.
반도체 소자가 고집적화 되어가면서 디자인룰의 감소로 인하여 마스크공정, 식각공정에서 공정여유가 감소할 수 밖에 없다. 따라서, 도전배선 사이의 하부도전층에 상부배선을 콘택하기 위해 콘택홀을 형성할때 콘택홀 마스크와 도전배선 마스크간에 미스얼라인이 발생하더라도 식각공정에서 도전배선이 노출되는 것을 방지하기 위해 베리어층을 형성하게 된다.
종래기술에 의한 자기정렬된 콘택형성방법을 제1도 및 제2도를 참조하여 설명하기로 한다.
제1도는 종래기술로 하부도전층(1) 상부에 제1절연층(2)을 형성하고, 그 상부에 도전배선(4)을 형성한 다음, 제2절연층(5)과 베리어층(6) 예를들어 폴리실리콘층을 예정두께로 적층시킨후, 베리어층 마스크패턴 공정으로 베리어층(6)패턴을 형성하여 도전배선(4)의 측벽 전체와 도전배선(4)과 제1절연층(2)의 일정 상부에 오버랩 시킨다음, 전체구조 상부에 제3절연층(8)을 형성하고, 콘택마스크를 이용하여 콘택영역의 제3절연층(8)을 식각하고, 계속하여 제2절연층(5)과 제1절연층(2)을 식각하여 하부도전층(1)이 노출된 콘택홀(10)을 형성한 단면도로서, 상기 베리어층(6)패턴에 의해 콘택홀(10)이 자기정렬되어 콘택마스크의 콘택영역보다 콘택홀(10)의 면적이 작게 형성됨을 알 수 있다.
제1도는 베리어층 패턴마스크와 콘택홀마스크가 정상적으로 되어 콘택홀을 형성한 것을 도시한 것이다.
제2도는 제1도에 설명한 바와 같은 종래 기술에 의해 콘택홀을 형성하되, 베리어층 패턴마스크와 콘택홀마스크가 미스얼라인이 발생할 경우 콘택홀이 제대로 형성되지 못함을 도시한 단면도로서, 베리어층 패턴마스크가 우측으로 미스얼라인 되어 베리어층패턴(6) 우측으로 이동된 것을 도시하여, 게다가 콘택마스크가 좌측으로 미스얼라인된 상태에서 제3절연층(8)을 식각하고, 계속하여 콘택영역의 제2절연층(5)과 제1절연층(2)을 식각하여 콘택홀(1)을 형성하되, 베리어층(6)패턴이 콘택영역의 일부를 덮고 있으므로 콘택홀(10)의 폭이 너무 작고, 정상적으로 콘택홀(10)이 형성되지 않음을 알 수 있다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 베리어층 패턴을 마스크패턴 공정으로 형성하지 않고, 도전배선 측벽에 형성된 도전층 스페이서에 선택적 금속층을 성장시켜서 형성하고, 이 선택적 금속층을 베리어층 패턴으로 이용하여 콘택홀을 형성하는 자기정렬된 콘택홀 제조방법을 제공하는데 그 목적이 있다.
이하, 첨부된 도면을 참고하여 본 발명을 상세히 설명하기로 한다.
제3a도 내지 제3e도는 본 발명의 실시예에 의해 자기정렬된 콘택홀 제조단계를 도시한 단면도이다.
제3a도는 하부도전층(1) 상부에 제1절연층(2) 예를들어 산화막을 형성하고, 그 상부에 도전배선(4)을 형성하고, 전체구조 상부면을 따라 제2절연층(5) 예를들어 TEOS막과 도전층(12) 예를들어 도프된 폴리실리콘층을 적층한 단면도이다.
제3b도는 상기 도전층(12)을 블랜킨 건식식각(Blanket Dry Etch)하여 제2절연층(5) 측벽에 도전층 스페이서(12A)를 형성한 단면도이다.
제3c도는 제2b도 공정후, 선택적 금속층(14)을 상기 도전층 스페이서(12A)에 성장시킨 것을 도시한 단면도로서, 도전층 스페이서(12A)의 측면표면에서는 λ만큼 성장되지만, 도전층 스페이서(12A) 양단부에서는 K·λ(K≥1)만큼 성장되어 도전배선(4)과 제1절연층(2)을 K·λ만큼 오버랩된다.
제3d도는 제3c도 공정후 제3절연층(8)을 형성하고, 그 상부에 콘택마스크용 감광막패턴(9)을 도시한 단면도이다.
제3e도는 제3d도 공정후 감광막이 제거된 부분의 제3절연층(8)을 식각하고, 계속하여 노출된 제2절연층(5)과 제1절연층(2)을 식각하여 하부도전층(1)이 노출된 콘택홀(10)을 형성한 단면도로서, 콘택영역에 노출된 선택적 금속층(14)이 제2절연층(5)과 제1절연층(2) 식각시 베리어층으로 사용됨을 도시한다.
상기한 본 발명에 의하면 베리어층 패턴으로 사용되는 선택적 금속층은 중간층인 도전배선 측벽에 형성되는 도전층 스페이서에서 성장되므로 종래기술과 같이 베리어층 패턴등 마스크가 미스얼라인이 되어 베리어층 패턴이 측면으로 이동되는 현상은 발생되지 않는다. 또한, 콘택마스크의 미스얼라인이 어느정도 발생하여도 선택적 금속층에 의해 도전배선이 노출되거나 콘택홀이 면적이 작게 형성되는 일을 최대한 억제할 수 있다.
Claims (3)
- 반도체소자의 자기정렬된 콘택 제조방법에 있어서, 하부도전층 상부에 제1절연층을 형성하고 그 상부에 도전 배선을 형성하고, 전체적으로 제2절연층 및 도전층을 적층하는 단계와, 상기 도전층을 블린켓 건식식각하여 도전배선 측벽에 도전층 스페이서를 형성하는 단계와, 도전층 스페이서에 선택적 금속층을 성장시켜 도전배선 일정 상부와 제1절연층 상부가 일정부분을 오버랩되게 하는 단계와, 전체구조상부에 제3절연층을 형성하고, 그 상부에 콘택마스크를 이용한 식각공정으로 콘택영역의 제3절연층을 식각하고, 노출되는 선택적 금속층을 베리어층으로 이용한 상태에서 제2절연층 및 제1절연층을 식각하여 제1도전층이 노출된 콘택홀을 형성하는 단계를 포함하는 자기정렬된 콘택홀 제조방법.
- 제1항에 있어서, 상기 도전층 스페이서는 도프된 폴리실리콘층으로 형성하는 것을 특징으로 하는 자기정렬된 콘택홀 제조방법.
- 제1항에 있어서, 상기 선택적 금속층은 선택적 텅스텐층으로 형성하는 것을 특징으로 하는 자기정렬된 콘택홀 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930011362A KR100256800B1 (ko) | 1993-06-22 | 1993-06-22 | 콘택홀 제조방법 |
| US08/264,167 US5500080A (en) | 1993-06-22 | 1994-06-22 | Process of forming contact holes |
| JP6140443A JP2578577B2 (ja) | 1993-06-22 | 1994-06-22 | コンタクトホール形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930011362A KR100256800B1 (ko) | 1993-06-22 | 1993-06-22 | 콘택홀 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950001901A KR950001901A (ko) | 1995-01-04 |
| KR100256800B1 true KR100256800B1 (ko) | 2000-05-15 |
Family
ID=19357776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930011362A KR100256800B1 (ko) | 1993-06-22 | 1993-06-22 | 콘택홀 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5500080A (ko) |
| JP (1) | JP2578577B2 (ko) |
| KR (1) | KR100256800B1 (ko) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5466639A (en) | 1994-10-06 | 1995-11-14 | Micron Semiconductor, Inc. | Double mask process for forming trenches and contacts during the formation of a semiconductor memory device |
| US6420725B1 (en) * | 1995-06-07 | 2002-07-16 | Micron Technology, Inc. | Method and apparatus for forming an integrated circuit electrode having a reduced contact area |
| US6653733B1 (en) | 1996-02-23 | 2003-11-25 | Micron Technology, Inc. | Conductors in semiconductor devices |
| US5776836A (en) * | 1996-02-29 | 1998-07-07 | Micron Technology, Inc. | Self aligned method to define features smaller than the resolution limit of a photolithography system |
| US6337266B1 (en) | 1996-07-22 | 2002-01-08 | Micron Technology, Inc. | Small electrode for chalcogenide memories |
| JPH10173046A (ja) * | 1996-12-10 | 1998-06-26 | Sony Corp | 半導体装置の製造方法 |
| US6015977A (en) | 1997-01-28 | 2000-01-18 | Micron Technology, Inc. | Integrated circuit memory cell having a small active area and method of forming same |
| KR100226749B1 (ko) * | 1997-04-24 | 1999-10-15 | 구본준 | 반도체 소자의 제조 방법 |
| US6127721A (en) * | 1997-09-30 | 2000-10-03 | Siemens Aktiengesellschaft | Soft passivation layer in semiconductor fabrication |
| US5883006A (en) * | 1997-12-12 | 1999-03-16 | Kabushiki Kaisha Toshiba | Method for making a semiconductor device using a flowable oxide film |
| KR100258578B1 (ko) * | 1998-01-15 | 2000-06-15 | 윤종용 | 반도체 메모리 장치의 콘택 형성 방법 |
| KR100339683B1 (ko) | 2000-02-03 | 2002-06-05 | 윤종용 | 반도체 집적회로의 자기정렬 콘택 구조체 형성방법 |
| TW502380B (en) * | 2000-03-16 | 2002-09-11 | Ibm | Shielded interconnect for an integrated circuit device |
| US6563156B2 (en) | 2001-03-15 | 2003-05-13 | Micron Technology, Inc. | Memory elements and methods for making same |
| JP3463038B2 (ja) * | 2000-11-14 | 2003-11-05 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR100378200B1 (ko) * | 2001-05-22 | 2003-03-29 | 삼성전자주식회사 | 반도체 소자의 콘택 플러그 형성방법 |
| KR100539272B1 (ko) * | 2003-02-24 | 2005-12-27 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| US7777265B2 (en) * | 2003-02-24 | 2010-08-17 | Samsung Electronics Co., Ltd. | Semiconductor device having contact barrier and method of manufacturing the same |
| JP2007273871A (ja) * | 2006-03-31 | 2007-10-18 | Toshiba Corp | 設計データ作成方法、設計データ作成プログラム、及び半導体装置の製造方法 |
| US7709367B2 (en) * | 2006-06-30 | 2010-05-04 | Hynix Semiconductor Inc. | Method for fabricating storage node contact in semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2545154B2 (ja) * | 1990-06-04 | 1996-10-16 | 松下電器産業株式会社 | コンタクト構造の形成方法 |
-
1993
- 1993-06-22 KR KR1019930011362A patent/KR100256800B1/ko not_active IP Right Cessation
-
1994
- 1994-06-22 JP JP6140443A patent/JP2578577B2/ja not_active Expired - Fee Related
- 1994-06-22 US US08/264,167 patent/US5500080A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR950001901A (ko) | 1995-01-04 |
| JPH0774250A (ja) | 1995-03-17 |
| US5500080A (en) | 1996-03-19 |
| JP2578577B2 (ja) | 1997-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100256800B1 (ko) | 콘택홀 제조방법 | |
| KR0136569B1 (ko) | 고집적 반도체 소자의 콘택홀 형성 방법 | |
| KR920004541B1 (ko) | 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법 | |
| KR100278273B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR960002064B1 (ko) | 반도체 소자의 콘택 제조방법 | |
| KR950011555B1 (ko) | 반도체 접속장치 및 그 제조방법 | |
| JPH0685277A (ja) | 非揮発性メモリ装置用コンタクト整合 | |
| KR920005453B1 (ko) | 반도체 접속장치 형성방법 | |
| US6194257B1 (en) | Fabrication method of gate electrode having dual gate insulating film | |
| KR100215842B1 (ko) | 반도체 장치의 배선구조 및 방법 | |
| US5536679A (en) | Method for fabrication of semiconductor device capable of preventing short circuits | |
| KR100408414B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100324935B1 (ko) | 반도체 소자의 배선 형성방법 | |
| KR920007824B1 (ko) | 반도체 소자의 접속장치 | |
| KR960016236B1 (ko) | 반도체 장치의 자기 정렬형 콘택 제조방법 | |
| KR0158903B1 (ko) | 반도체소자의 게이트전극 콘택 및 그 제조방법 | |
| KR0139576B1 (ko) | 반도체 소자 제조방법 | |
| KR100213203B1 (ko) | 콘택홀을 가지는 반도체 장치 및 그의 형성방법 | |
| KR960011250B1 (ko) | 반도체 접속장치 제조방법 | |
| JP2828089B2 (ja) | 半導体装置の製造方法 | |
| KR100226252B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100256799B1 (ko) | 반도체소자의 콘택제조방법 | |
| KR100231851B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR0126647B1 (ko) | 반도체소자의 접속장치 및 제조방법 | |
| KR100209210B1 (ko) | 반도체 소자의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120126 Year of fee payment: 13 |
|
| EXPY | Expiration of term |