KR100396693B1 - 반도체 소자의 금속배선 형성방법 - Google Patents
반도체 소자의 금속배선 형성방법 Download PDFInfo
- Publication number
- KR100396693B1 KR100396693B1 KR10-2000-0016556A KR20000016556A KR100396693B1 KR 100396693 B1 KR100396693 B1 KR 100396693B1 KR 20000016556 A KR20000016556 A KR 20000016556A KR 100396693 B1 KR100396693 B1 KR 100396693B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- forming
- metal wiring
- insulating film
- wiring
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 229910021645 metal ion Inorganic materials 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 23
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 금속 이온을 주입하여 금속배선을 형성함으로서 공정을 단순화시킴과 동시에 단차 피복성을 향상시키도록 한 반도체 소자의 금속배선 형성방법에 관한 것으로서, 반도체 기판상에 제 1 절연막을 형성하는 단계와, 상기 제 1 절연막의 표면내에 소정깊이로 금속 이온을 주입하여 제 1 금속배선을 형성하는 단계와, 상기 제 1 금속배선을 포함한 반도체 기판의 전면에 제 2 절연막을 형성하는 단계와, 상기 제 2 절연막의 소정영역에 금속 이온을 주입하여 제 1 금속배선과 전기적으로 연결되는 금속 플러그를 형성하는 단계와, 상기 제 2 절연막의 표면내에 금속 이온을 주입하여 상기 금속 플러그를 통해 제 1 금속배선과 전기적으로 연결되는 제 2 금속배선을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
Description
본 발명은 반도체 소자의 제조공정에 관한 것으로, 특히 공정을 단순화시키는데 적당한 반도체 소자의 금속배선 형성방법에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 금속배선 형성방법을 설명하면 다음과 같다.
도 1a 내지 도 1b는 종래의 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와 같이, 반도체 기판(11)상에 산화막(12)을 형성하고, 상기 산화막(12)상에 스퍼터링(sputtering) 방법으로 금속막(13)을 증착한다.
이어, 상기 금속막(13)상에 포토레지스트(14)를 도포한 후, 노광 및 현상공정으로 포토레지스트(14)를 패터닝하여 금속배선이 형성될 영역을 정의한다.
도 1b에 도시한 바와 같이, 상기 패터닝된 포토레지스트(14)를 마스크로 이용하여 상기 금속막(13)을 선택적으로 제거하여 금속배선(15)을 형성한다.
이후 공정은 도면에 도시하지 않았지만, 상기 포토레지스트(14)를 제거하고, 상기 금속배선(15)을 포함한 전면에 절연막을 형성한 후 선택적으로 제거하여 콘택홀을 형성하고, 상기 콘택홀을 통해 금속배선(15)과 전기적으로 연결되는 다른 금속배선을 형성한다.
도 2a 내지 도 2b는 종래의 다른 실시예에 의한 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와 같이, 반도체 기판(21)상에 산화막(22)을 형성하고, 상기 산화막(22)상에 포토레지스트(23)를 도포한 후, 노광 및 현상공정으로 포토레지스트(23)를 패터닝하여 금속배선이 형성될 영역을 정의한다.
이어, 상기 패터닝된 포토레지스트(23)를 마스크로 이용하여 상기 산화막(22)을 선택적으로 제거하여 표면으로부터 소정깊이를 갖는 트랜치(trench)(24)를 형성한다.
도 2b에 도시한 바와 같이, 상기 포토레지스트(23)를 제거하고, 상기 트랜치(24)를 포함한 반도체 기판(21)의 전면에 금속막(예를 들면, Cu)을 증착한 후, 에치백(etch back) 공정을 실시하여 상기 트랜치(24)의 내부에 금속배선(25)을 형성한다.
그러나 상기와 같은 종래의 반도체 소자의 금속배선 형성방법에 있어서 다음과 같은 문제점이 있었다.
첫재, 금속막을 증착한 후 포토 및 식각공정이나 에치백 공정에 의해 금속배선을 형성함으로서 공정이 복잡하다.
둘째, 금속막을 증착한 후에 포토 및 식각공정에 의해 금속배선을 형성함으로서 단차 피복성(step coverage)이 좋지 않아 원하는 다층 배선의 형성이 어렵다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 금속 이온을 주입하여 금속배선을 형성함으로서 공정을 단순화시킴과 동시에 단차 피복성을 향상시키도록 한 반도체 소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1b는 종래의 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도
도 2a 내지 도 2b는 종래의 다른 실시예에 의한 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도
도 3a 내지 도 3d는 본 발명에 의한 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32 : 제 1 산화막
33 : 제 1 포토레지스트 34 : 제 1 금속배선
35 : 제 2 산화막 36 : 제 2 포토레지스트
37 : 금속 플러그 38 : 제 3 포토레지스트
39 : 제 2 금속배선
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 금속배선 형성방법은 반도체 기판상에 제 1 절연막을 형성하는 단계와, 상기 제 1 절연막의 표면내에 소정깊이로 금속 이온을 주입하여 제 1 금속배선을 형성하는 단계와, 상기 제 1 금속배선을 포함한 반도체 기판의 전면에 제 2 절연막을 형성하는 단계와, 상기 제 2 절연막의 소정영역에 금속 이온을 주입하여 제 1 금속배선과 전기적으로 연결되는 금속 플러그를 형성하는 단계와, 상기 제 2 절연막의 표면내에 금속 이온을 주입하여 상기 금속 플러그를 통해 제 1 금속배선과 전기적으로 연결되는 제 2 금속배선을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 금속배선 형성방법을 상세히 설명하면 다음과 같다.
도 3a 내지 도 3d는 본 발명에 의한 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도이다.
도 3a에 도시한 바와 같이, 반도체 기판(31)상에 제 1 산화막(32)을 형성하고, 상기 제 1 산화막(32)상에 제 1 포토레지스트(33)를 도포한 후, 노광 및 현상공정으로 제 1 포토레지스트(33)를 패터닝하여 제 1 금속배선이 형성될 영역을 정의한다.
이어, 상기 패터닝된 제 1 포토레지스트(33)를 마스크로 이용하여 상기 반도체 기판(31)의 전면에 Al+, Cu+등의 금속 이온들 중 적어도 어느 하나의 금속 이온을 주입하여 상기 노출된 제 1 산화막(32)의 표면내에 제 1 금속배선(34)을 형성한다.
도 3b에 도시한 바와 같이, 상기 제 1 포토레지스트(33)를 제거하고, 상기 제 1 금속배선(34)을 포함한 반도체 기판(31)의 전면에 제 2 산화막(35)을 형성한다.
이어, 상기 제 2 산화막(35)상에 제 2 포토레지스트(36)를 도포한 후, 노광 및 현상공정으로 제 2 포토레지스트(36)를 패터닝하여 콘택영역을 정의한다.
그리고 상기 패터닝된 제 2 포토레지스트(36)를 마스크로 이용하여 노출된 제 2 산화막(35)내에 Al+, Cu+등의 금속 이온들 중 적어도 하나의 금속 이온을 주입하여 상기 제 1 금속배선(34)과 전기적으로 연결되는 금속 플러그(37)를 형성한다.
도 3c에 도시한 바와 같이, 상기 제 2 포토레지스트(36)를 제거하고, 상기 제 2 산화막(35)상에 제 3 포토레지스트(38)를 도포한 후, 노광 및 현상공정으로 제 3 포토레지스트(38)를 패터닝하여 제 2 금속배선이 형성될 영역을 정의한다.
이어, 상기 패터닝된 제 3 포토레지스트(38)를 마스크로 이용하여 상기 노출된 제 2 산화막(35)의 표면내에 Cu+, Al+등의 금속 이온들 중 적어도 어느 하나의 금속 이온을 주입하여 상기 제 2 산화막(35)의 표면내에 상기 금속 플러그(37)를 통해 제 1 금속배선(34)과 전기적으로 연결되는 제 2 금속배선(39)을 형성한다.
도 3d에 도시한 바와 같이, 상기 제 3 포토레지스트(38)를 제거하고, 상기 제 1 금속배선(34)과 제 2 금속배선(39)으로 이루어진 다층 금속배선을 형성한다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 금속배선 형성방법은 다음과 같은 효과가 있다.
첫째, 각종 금속 이온을 주입하여 금속배선을 형성함으로서 공정이 단순하며 원하는 형태의 배선을 용이하게 형성할 수 있다.
둘째, 배선 물질을 다양하게 선택할 수 있으며 공정 진행시 단차 피복성이 양호하여 원하는 만큼의 다층 배선층을 형성할 수 있다.
Claims (2)
- 반도체 기판상에 제 1 절연막을 형성하는 단계;상기 제 1 절연막의 표면내에 소정깊이로 금속 이온을 주입하여 제 1 금속배선을 형성하는 단계;상기 제 1 금속배선을 포함한 반도체 기판의 전면에 제 2 절연막을 형성하는 단계;상기 제 2 절연막의 소정영역에 금속 이온을 주입하여 제 1 금속배선과 전기적으로 연결되는 금속 플러그를 형성하는 단계;상기 제 2 절연막의 표면내에 금속 이온을 주입하여 상기 금속 플러그를 통해 제 1 금속배선과 전기적으로 연결되는 제 2 금속배선을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 1 항에 있어서, 상기 금속 이온은 Al+, Cu+등의 금속 이온들 중 적어도 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0016556A KR100396693B1 (ko) | 2000-03-30 | 2000-03-30 | 반도체 소자의 금속배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0016556A KR100396693B1 (ko) | 2000-03-30 | 2000-03-30 | 반도체 소자의 금속배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010094350A KR20010094350A (ko) | 2001-11-01 |
| KR100396693B1 true KR100396693B1 (ko) | 2003-09-02 |
Family
ID=19660228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0016556A KR100396693B1 (ko) | 2000-03-30 | 2000-03-30 | 반도체 소자의 금속배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100396693B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8278180B2 (en) | 2009-12-22 | 2012-10-02 | Samsung Electronics Co., Ltd. | Methods of forming a semiconductor device having a contact structure |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02162722A (ja) * | 1988-12-16 | 1990-06-22 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPH0370129A (ja) * | 1989-08-10 | 1991-03-26 | Toshiba Corp | 半導体装置の製造方法 |
| JPH03263332A (ja) * | 1990-03-13 | 1991-11-22 | Mitsubishi Electric Corp | 接合ゲート型電界効果トランジスタの製造方法 |
| JPH05102072A (ja) * | 1991-04-11 | 1993-04-23 | American Teleph & Telegr Co <Att> | ケイ化物層からなる半導体デバイスおよびそのデバイスの製造方法 |
| KR970052347A (ko) * | 1995-12-26 | 1997-07-29 | 문정환 | 금속배선구조 및 형성방법 |
| JPH10209153A (ja) * | 1997-01-20 | 1998-08-07 | Sony Corp | 金属膜の形成方法 |
-
2000
- 2000-03-30 KR KR10-2000-0016556A patent/KR100396693B1/ko not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02162722A (ja) * | 1988-12-16 | 1990-06-22 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPH0370129A (ja) * | 1989-08-10 | 1991-03-26 | Toshiba Corp | 半導体装置の製造方法 |
| JPH03263332A (ja) * | 1990-03-13 | 1991-11-22 | Mitsubishi Electric Corp | 接合ゲート型電界効果トランジスタの製造方法 |
| JPH05102072A (ja) * | 1991-04-11 | 1993-04-23 | American Teleph & Telegr Co <Att> | ケイ化物層からなる半導体デバイスおよびそのデバイスの製造方法 |
| KR970052347A (ko) * | 1995-12-26 | 1997-07-29 | 문정환 | 금속배선구조 및 형성방법 |
| JPH10209153A (ja) * | 1997-01-20 | 1998-08-07 | Sony Corp | 金属膜の形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8278180B2 (en) | 2009-12-22 | 2012-10-02 | Samsung Electronics Co., Ltd. | Methods of forming a semiconductor device having a contact structure |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010094350A (ko) | 2001-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007831B1 (ko) | 금속선과 콘택 플러그의 동시 형성방법 | |
| KR100396693B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR19980020482A (ko) | 반도체 장치의 배선구조 및 방법 | |
| KR100390902B1 (ko) | 이중 다마신을 이용한 금속배선 형성방법 | |
| GB2295724A (en) | Semiconductor device and method of making a plug | |
| KR100460064B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100257762B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR100232224B1 (ko) | 반도체소자의 배선 형성방법 | |
| KR100252883B1 (ko) | 반도체소자의 콘택홀 매립방법 | |
| KR100318269B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100349696B1 (ko) | 화학적 팽창 공정을 이용한 반도체 소자의 금속배선 형성을 위한 대머신 구조 형성방법 | |
| KR20030049571A (ko) | 듀얼-다마신 공정을 이용한 반도체 소자의 금속배선형성방법 | |
| KR100372657B1 (ko) | 반도체소자의콘택형성방법 | |
| KR20010068729A (ko) | 커패시터 제조방법 | |
| KR100224778B1 (ko) | 반도체 소자의 제조방법 | |
| KR100473161B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100281147B1 (ko) | 콘택홀 형성방법 | |
| KR20020002931A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20020087741A (ko) | 반도체 소자의 접촉부 및 그 형성 방법 | |
| KR20020053553A (ko) | 반도체 소자의 제조 방법 | |
| KR20000041142A (ko) | 반도체소자의 배선 형성방법 | |
| KR20030072676A (ko) | 반도체소자의 금속배선 형성방법 | |
| KR20010066335A (ko) | 반도체소자의 제조방법 | |
| KR20000040222A (ko) | 반도체 디바이스의 콘택홀 형성 방법 | |
| KR20030054782A (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |