KR970007831B1 - 금속선과 콘택 플러그의 동시 형성방법 - Google Patents
금속선과 콘택 플러그의 동시 형성방법 Download PDFInfo
- Publication number
- KR970007831B1 KR970007831B1 KR1019930028892A KR930028892A KR970007831B1 KR 970007831 B1 KR970007831 B1 KR 970007831B1 KR 1019930028892 A KR1019930028892 A KR 1019930028892A KR 930028892 A KR930028892 A KR 930028892A KR 970007831 B1 KR970007831 B1 KR 970007831B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- contact hole
- metal
- oxide film
- pattern
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 45
- 239000002184 metal Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000001039 wet etching Methods 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims 1
- 239000011521 glass Substances 0.000 abstract description 2
- 239000012212 insulator Substances 0.000 abstract 3
- AHKZTVQIVOEVFO-UHFFFAOYSA-N oxide(2-) Chemical compound [O-2] AHKZTVQIVOEVFO-UHFFFAOYSA-N 0.000 abstract 1
- -1 silicon ions Chemical class 0.000 abstract 1
- 238000001465 metallisation Methods 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
요약없음
Description
제1도 내지 제5도는 본 발명의 방법에 따라 금속선과 콘택 플러그를 동시에 형성하는 각 단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판2 : 필드 산화막
3 : 제1절연층4 : 도전배선
5 : 제2절연층6 : 제3절연층
7 : 패턴 산화막8 : 감광막
9 : 금속층10 : 콘택홀
본 발명은 반도체 소자제조 공정에 있어서, 금속선과 콘택 플러그를 도시에 형성하는 방법에 관한 것으로, 특히, 종래의 방법에 의해 웨이퍼상에 절연층과 콘택홀을 형성하고 그 상부에 에스오지 박막을 이용한 패턴 산화막을 증착한 후 그 상부에 감광막 패턴을 형성하고 그 다음에 습식식각으로 패턴 산화막을 선택적으로 제거하여 금속선이 형성될 부분과 콘택홀을 노출시키고 이 상태에서 규조주입을 통해 씨드 레이어를 형성하며 이어 패턴 산화막 상부에 형성된 감광막을 제거하고 이후 선택금속을 증착시킴으로써 콘택 플러그와 금속배선을 동시에 형성하는 방법에 관한 것이다.
종래의 금속화 공정은 알루미늄 스퍼터링 방법으로 콘택 플러그와 금속배선을 동시에 형성하였다. 그러나, 소자가 고집적화 됨에 따라 알루미늄 스퍼터링 방법은 자체 한계성 때문에 콘택 플러그는 화학증착(CVD)의 방식으로 형성하고 금속배선은 알루미늄 스퍼터링 방법으로 나누어 하는 금속화 공정이 도입되고 있다.
또한, 종래의 방법은 금속증착후 원하는 형태로 금속배선을 식각하여 패턴을 형성했다. 이러한 과정에서 금속배선 자체의 크기가 감소되어 미세패턴 형성을 어렵게 하는 문제점이 생긴다. 따라서, 종래의 이러한 금속화 공정은 콘택 플러그, 금속배선 증착, 금속배선 패턴 형성후 식각공정등을 통해 각 공정의 조합으로 금속화 공정이 이루어져 많은 문제점이 발생되었다. 아울러, 화학증착의 방식으로 콘택을 플러그한 후에는 곧바로 알루미늄 합금으로 금속배선을 형성해야 하는 문제가 발생된다. 이것은 텅스텐으로 콘택을 플러그한 후 시간을 지체하게 되면 텅스텐과 후에 증착될 알루미늄 계면에 산화막이 생기기때문이다.
따라서, 본 발명은 상기의 문제점을 해결하기 위해, 콘택 플러그와 금속배선을 동시에 할 수 있으며 금속배선의 식각 공정이 필요없는 금속선과 콘택 플러그의 동시 형성방법을 제공함에 그 목적이 있다.
본 발명에 따라 금속선과 콘택 플러그의 동시 형성방법은 실리콘 기판과 필드 산화막 상부에 제1절연층을 형성하고, 필드 산화막 상부의 소정부분에 도전배선을 형성하여 전체적으로 제2절연층 및 제3절연층 및 콘택홀을 형성하는 단계와, 상기 실리콘 기판상부 제3절연층 상부와 콘택홀에 패텅 산화막을 증착하여 금속배선을 형성하는 단계와, 상기 패턴 산화막을 증착한 후, 감광막 패턴을 형성하여 금속배선을 형성하는 단계와, 상기 감광막 패턴을 이용해 기 증착된 패턴 산화막을 식각공정을 통해 선택적으로 제거하여 금속선이 형성될 부분과 콘택홀을 노출시키는 단계와, 상기 노출된 금속배선이 형성될 부위와 콘택홀 부위 전면에 규소를 주입하여 선택금속이 성장할 수 있도록 씨드 레이어(Seed Layer)를 형성하는 단계와, 상기 씨드 레이어를 형성한 후, 패턴 산화막 상부에 형성된 감광막을 제거하는 단계와, 상기 감광막 제거후, 전처리 공정을 거쳐 선택금속을 증착시키는 단계로 구성되어, 상기한 본 발명의 목적을 달성할 수 있는 것이다.
이하, 첨부한 도면을 참조하여 본 발명의 상세한 설명을 하기로 한다.
제1도는 종래의 방법으로 실리콘 기판(1)과 필드 산화막(2)상부에 제1절연층(3)을 형성하고 필드 산화막(2)상부에 소정부분에 도전배선(4)을 형성하여 전체적으로 제2절연층(5), 제3절연층(6)을 형성하고 다음에, 콘택홀(10)을 형성한 상태를 도시하고 있다.
제2도는 제1도의 제3절연층(6) 및 콘택홀(10)에 패텬 산화막(7)을 형성하되, 금속배선의 두께를 쉽게 조절할 수 있고, 추후 공정의 평탄화도 쉽게 하기 위해 에스오지(SOG : Spin on glass)박막을 사용하여 웨이퍼 전면에 약 4000Å정도 도포한 상태를 도시하고 있다.
제3도는 상기 에스오지 박막(7)을 도포한 후 감광막(8)을 도포시켜 감광막 패턴(8)을 형성한 상태를 도시하고 있고, 제4도는 상기 감광막 패턴(8)이 형성된 후 습식식각 공정을 통해 패턴 산화막(7)(에스오지막)을 선택적으로 제거해 금속선이 형성될 부분과 콘택홀(10)을 노출시키고 이 상태에서 콘택홀(10)의 노출부위와 금속배선이 형성될 노출된 전면에 규소(Si)를 주입하는 상태를 도시하고 있다. 이때, 상기 습식식각으로 패턴 산화막(7)을 제거할 경우에 그 용액은 비오이(BOE)를 사용하고, 콘택홀(10)의 노출부위와 금속배선이 형성될 노출된 전면에 규소를 주입함에 있어 규소의 도오즈량은 1.0×1014에서 1.0×1015정도로 하고 그 에너지는 10KeV내지 50KeV정도로 한다. 제5도는 제4도의 상태에서 종래의 방법에 따라 전처리 공정을 거친후, 선택금속(9)을 증착시켜 콘택 플러그와 금속배선을 동시에 형성한 상태를 도시하고 있다. 이때에 금속증착은 저압화학기상증착(LPCVD : Low pressure chemical deposition)반응기를 이용하여 증착하고 선택금속은 선택 텅스텐(W), 선택 알루미늄, 선택 구리등을 증착한다.
이상에서와 같은 콘택 플러그와 금속배선을 동시에 할 수 있는 본 발명의 금속배선 및 콘택플러그의 동시 형성방법은 종래의 공정과 비교할 때, 콘택 플러그와 금속배선을 따로 나누어 할 필요가 없어 동시에 할 수 있고, 베리어 금속이 필요없으며 추후 금속배선 식각 공정이 필요 없으므로 공정측면과 경제적인 측면에서 큰 효과를 얻을 수 있을 뿐만아니라 평탄화도 손쉽게 이루어짐으로 추후 각 금속화 공정에도 쉽게 적용할 수 있는 장점이 있다.
Claims (4)
- 실리콘 기판상에 금속배선과 콘택 플러그를 형성함에 있어서, 실리콘 기판과 필드 산화막 상부에 제1절연층을 형성하고, 필드 산화막 상부의 소정부분에 도전배선을 형성하고 전체적으로 제2절연층 및 제3절연층 및 콘택홀을 형성하는 단계와, 상기 실리콘 기판상부 제3절연층 상부와 콘택홀에 패턴산화막을 증착하는 단계와, 상기 패턴 산화막을 증착한 후, 금속배선 형성을 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 하여 노출된 산화막을 식각하여 금속선이 형성될 부분과 콘택홀을 노출시키는 단계와, 상기 노출된 금속배선이 형성될 부위와 콘택홀 부위의 전면에 규소를 주입하여 선택금속이 성장할 수 있도록 씨드 레이어(Seed Layer)를 형성하는 단계와, 상기 금속배선 형성부위와 콘택홀에 규소를 주입하여 씨드 레이어를 형성한후, 패턴 산화막 상부에 형성된 감광막을 제거하는 단계와, 상기 감광막 제거후, 전처리 공정을 거쳐 선택금속을 증착시키는 단계로 구성되어, 콘택 플러그와 금속배선을 동시에 형성 하도록 한 것을 특징으로 하는 금속선과 콘택 플러그의 동시 형성방법.
- 제1항에 있어서, 상기 실리콘 기판상부 제3절연층과 콘택홀에 증착되는 패턴 산화막은 에스오지(SOG)박막을 사용하여 된 것을 특징으로 하는 금속선과 콘택 플러그의 동시 형성방법.
- 제1항에 있어서, 상기 씨드 레이어가 형성되어 있는 부위에 선택금속을 증착하는 방식은 화학증착(CVD)방식인 것을 특징으로 하는 금속선과 콘택 플러그 동시 형성방법.
- 제1항 또는 2항에 있어서, 상기 에스오지 박막을 식각하은 방법은 습식 식각인 것을 특징으로 하는 금속선과 콘택 플러그 동시 형성방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930028892A KR970007831B1 (ko) | 1993-12-21 | 1993-12-21 | 금속선과 콘택 플러그의 동시 형성방법 |
| JP6318177A JP2912558B2 (ja) | 1993-12-21 | 1994-12-21 | 金属配線製造方法 |
| US08/363,634 US5459100A (en) | 1993-12-21 | 1994-12-21 | Method for forming metal wiring of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930028892A KR970007831B1 (ko) | 1993-12-21 | 1993-12-21 | 금속선과 콘택 플러그의 동시 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021084A KR950021084A (ko) | 1995-07-26 |
| KR970007831B1 true KR970007831B1 (ko) | 1997-05-17 |
Family
ID=19371976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930028892A KR970007831B1 (ko) | 1993-12-21 | 1993-12-21 | 금속선과 콘택 플러그의 동시 형성방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5459100A (ko) |
| JP (1) | JP2912558B2 (ko) |
| KR (1) | KR970007831B1 (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654245A (en) * | 1993-03-23 | 1997-08-05 | Sharp Microelectronics Technology, Inc. | Implantation of nucleating species for selective metallization and products thereof |
| US5438016A (en) * | 1994-03-02 | 1995-08-01 | Micron Semiconductor, Inc. | Method of semiconductor device isolation employing polysilicon layer for field oxide formation |
| KR0137579B1 (ko) * | 1994-11-30 | 1998-06-01 | 김주용 | 반도체 소자의 플러그 형성방법 |
| JP3344615B2 (ja) * | 1995-12-12 | 2002-11-11 | ソニー株式会社 | 半導体装置の製造方法 |
| US5602053A (en) * | 1996-04-08 | 1997-02-11 | Chartered Semidconductor Manufacturing Pte, Ltd. | Method of making a dual damascene antifuse structure |
| US5607873A (en) * | 1996-04-24 | 1997-03-04 | National Semiconductor Corporation | Method for forming contact openings in a multi-layer structure that reduces overetching of the top conductive structure |
| US6271117B1 (en) | 1997-06-23 | 2001-08-07 | Vanguard International Semiconductor Corporation | Process for a nail shaped landing pad plug |
| US6420273B1 (en) | 1997-06-30 | 2002-07-16 | Koninklijke Philips Electronics N.V. | Self-aligned etch-stop layer formation for semiconductor devices |
| KR100418920B1 (ko) * | 1997-12-15 | 2004-05-20 | 주식회사 하이닉스반도체 | 반도체소자의배선형성방법 |
| US6025226A (en) * | 1998-01-15 | 2000-02-15 | International Business Machines Corporation | Method of forming a capacitor and a capacitor formed using the method |
| US6081021A (en) * | 1998-01-15 | 2000-06-27 | International Business Machines Corporation | Conductor-insulator-conductor structure |
| US6174803B1 (en) | 1998-09-16 | 2001-01-16 | Vsli Technology | Integrated circuit device interconnection techniques |
| US6346454B1 (en) * | 1999-01-12 | 2002-02-12 | Agere Systems Guardian Corp. | Method of making dual damascene interconnect structure and metal electrode capacitor |
| KR100387257B1 (ko) * | 1999-12-28 | 2003-06-11 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
| JP2002343893A (ja) * | 2001-05-15 | 2002-11-29 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61256626A (ja) * | 1985-05-08 | 1986-11-14 | Fujitsu Ltd | 絶縁膜表面での薄膜選択成長方法 |
| US4746621A (en) * | 1986-12-05 | 1988-05-24 | Cornell Research Foundation, Inc. | Planar tungsten interconnect |
| US4954214A (en) * | 1989-01-05 | 1990-09-04 | Northern Telecom Limited | Method for making interconnect structures for VLSI devices |
| JPH02203531A (ja) * | 1989-02-02 | 1990-08-13 | Matsushita Electric Ind Co Ltd | 多層配線の形成方法 |
| JPH0334315A (ja) * | 1989-06-29 | 1991-02-14 | Sony Corp | 配線形成方法 |
| US5183795A (en) * | 1989-12-13 | 1993-02-02 | Intel Corporation | Fully planar metalization process |
| JP3036008B2 (ja) * | 1990-07-18 | 2000-04-24 | 日本電気株式会社 | 半導体記憶装置 |
| EP0469214A1 (en) * | 1990-07-31 | 1992-02-05 | International Business Machines Corporation | Method of forming stacked conductive and/or resistive polysilicon lands in multilevel semiconductor chips and structures resulting therefrom |
| DE69034137D1 (de) * | 1990-10-01 | 2004-06-03 | St Microelectronics Srl | Herstellung von Kontaktanschlüssen bei der alles überdeckenden CVD-Abscheidung und Rückätzen |
| US5204286A (en) * | 1991-10-15 | 1993-04-20 | Micron Technology, Inc. | Method of making self-aligned contacts and vertical interconnects to integrated circuits |
-
1993
- 1993-12-21 KR KR1019930028892A patent/KR970007831B1/ko not_active IP Right Cessation
-
1994
- 1994-12-21 JP JP6318177A patent/JP2912558B2/ja not_active Expired - Fee Related
- 1994-12-21 US US08/363,634 patent/US5459100A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5459100A (en) | 1995-10-17 |
| JPH07201998A (ja) | 1995-08-04 |
| KR950021084A (ko) | 1995-07-26 |
| JP2912558B2 (ja) | 1999-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007831B1 (ko) | 금속선과 콘택 플러그의 동시 형성방법 | |
| KR0137978B1 (ko) | 반도체 소자 제조방법 | |
| KR940011732B1 (ko) | 반도체장치의 제조방법 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| KR100431710B1 (ko) | 반도체장치의금속배선형성방법 | |
| KR100396693B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR940005722B1 (ko) | 비트라인 제조방법 및 그 구조 | |
| KR950002955B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100367694B1 (ko) | 반도체소자의콘택제조방법 | |
| KR960009987B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100224778B1 (ko) | 반도체 소자의 제조방법 | |
| KR100358127B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100368979B1 (ko) | 반도체소자의다층금속배선형성방법 | |
| KR100396687B1 (ko) | 반도채장치의금속배선형성방법 | |
| KR0165373B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
| KR20010004008A (ko) | 에어-갭을 갖는 반도체 소자의 금속배선 형성방법 | |
| KR19980026866A (ko) | 반도체 소자의 안티-퓨즈(Anti-Fuse) 형성 방법 | |
| KR20000043099A (ko) | 반도체 소자의 도전층 배선 형성 방법 | |
| KR100252883B1 (ko) | 반도체소자의 콘택홀 매립방법 | |
| KR0137980B1 (ko) | 텅스텐 플러그 제조방법 | |
| KR100728945B1 (ko) | 금속라인의 형성방법 | |
| KR100246807B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100205341B1 (ko) | 반도체 장치의 배선형성 방법 | |
| KR100322523B1 (ko) | 캐핑레이어를갖는반도체장치의평탄화형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110726 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 16 |
|
| EXPY | Expiration of term |