KR0137980B1 - 텅스텐 플러그 제조방법 - Google Patents
텅스텐 플러그 제조방법Info
- Publication number
- KR0137980B1 KR0137980B1 KR1019940027919A KR19940027919A KR0137980B1 KR 0137980 B1 KR0137980 B1 KR 0137980B1 KR 1019940027919 A KR1019940027919 A KR 1019940027919A KR 19940027919 A KR19940027919 A KR 19940027919A KR 0137980 B1 KR0137980 B1 KR 0137980B1
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten
- contact hole
- etching
- tungsten plug
- plug
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자 텅스텐 플러그 제조방법에 관한 것으로, 콘택홀에 텅스텐 플러그를 형성할때 단차가 심한부분에서 텅스텐이 남는 것을 방지하고 텅스텐 플러그가 정상적으로 형성되도록 텅스텐을 증착하고, 단차가 낮은 지역에 선택적으로 감광막을 남겨두고, 노출되는 텅스텐을 식각하는 방법을 이용하는 기술이다.
Description
제 1A 도 내지 제 1C 도는 종래기술에 의해 콘택홀에 텅스텐 플러그를 제조하는 단계를 도시한 단면도.
제 2A 도 내지 제 2D 도는 본 발명의 실시예에 콘택홀에 텅스텐 플러그를 제조하는 단계를 도시한 단면도.
*도면의 주요부분에 대한 부호의 설명
1:실리콘 기판2:절연막
3:텅스텐4:텅스텐 잔여물
5,7:텅스텐 플러그6:감광막
본 발명은 본도체소자의 텅스텐 플러그 제조방법에 관한 것으로, 특히 콘택홀에 텅스텐 플러그를 형성할때 단차가 심한부분에서 텅스텐이 남는 것을 방지하고 텅스텐 플러그가 정상적으로 형성되도록 하는 콘택홀 플러그 제조방법에 관한것이다.
종래의 기술로 콘택홀에 텅스텐 플러그를 형성하는 단계를 제1A도 내지 제1C도를 참조하여 설명하기도 한다.
제1A도는 실리콘기판(1)상부의 셀지역에 트랜지스터와 배선들을 형성하고, (도시안됨) 그상부에 절연막(2)을 형성하고, 주변회로지역에 실리콘기판(1)이 노출되는 콘택홀을 형성한다음, 그 상부에 텅스텐(3)을 증착한 단면도이다.
제1B도는 상기 텅스텐(3)을 전면식각하여 텅스텐 플러그(5)를 형성한 단면도로서, 이때 상기 셀지역과 주변회로 지역 사이의 경사진 부분에 텅스텐 잔여물(4)이 남는 것을 도시한 단면도이다.
제1C도는 상기 텅스텐 잔여물(4)을 제거하기 위하여 과도식각을 실시한 단면도로서, 이 과도식각으로 인하여 텅스텐 플러그(5)가 더 식각되어 플로그로서 역활을 하지 못하게 된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 단차로 인하여 경사지는 부분에 텅스텐 잔여물이 남지않도록 하고, 콘택홀에 형성되는 텅스텐 플러그의 손실을 방지하는 텅스텐 플러그 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명은 반도체 소자의 텅스텐 플러그 제조방법에 있어서,
셀지역지역과 주변회로지역 사이에 단차를 가지는 기판 상부에 절연막을 형성하고, 콘택홀을 상기 주변회로지역에 형성하는 단계와,
텅스텐을 일정두께 증착하고, 그 상부에 감광막을 도포하는 단계와,
상기 감광막을 전면식각하여 단차가 낮은 주변회로 지역에만 상기 감광막을 일정두께 남겨두는 단계와,
노출된 텅스텐을 식각하고, 남아있는 감광막을 제거하는 단계와,
남아있는 텅스텐의 일정두께를 식각하여 콘택홀에 텅스텐 플러그를 형성하는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2A도 내지 제2D도는 본 발명의 실시예에 의해 콘택홀에 텅스텐 플러그를 제조하는 단계를 도시한 단면도이다.
제2A도는 실리콘기판(1)상부에 셀지역에 트랜지스터와 배선들을 형성하고,(도시안됨) 그상부에 절연막(1)을 형성하고, 주변회로지역에 콘택홀을 형성한다음, 그 상부에 텅스텐(3)을 증착하고, 그 상부에 감광막(6)을 도포한 단면도이다. 상기 콘택홀 상기 기판이 노출되거나, 도전배선(도시안됨)이 노출되도록 형성할수 있다.
제2B도는 상기 감광막(6)을 전면식각하여 단차가 낮은 주변회로 지역에 상기 감광막(6)을 일정두께 남겨둔 단면도이다.
제2C도는 노출된 텅스텐(3)을 건식식각 또는 습식식각으로 식각하고, 남아있는 감광막(6)을 제거한 단면도로서, 단차가 낮은 지역의 주변회로지역에만 텅스텐(3)이 남아있는 것을 도시한 단면도이다.
제2D도는 남아있는 텅스텐(3)의 일정두께를 식각하여 콘택홀에만 텅스텐 플러그(7)를 형성한 단면도이다.
참고로, 상기 텅스텐을 증착하기 전에 베리어 메탈을 형성하고, 후속 공정에서 텅스텐을 식각할때 상기 베리어 메탈도 함께 식각하면 된다.
상기와 같이 본 발명은 단차가 심한지역에서 텅스텐 잔여물이 남는 것을 방지하면서 콘택홀에 형성되는 텅스텐 플러그의 손실을 감소시킬 수 있는 효과가 있다.
Claims (4)
- 반도체 소자의 텅스텐 플러그 제조방법에 있어서, 셀지역지역과 주변회로지역 사이에 단차를 가지는 기판 상부에 절연막을 형성하고, 콘택홀을 상기 주변회로지역에 형성하는 단계와, 텅스텐을 일정두께 증착하고, 그 상부에 감광막을 도포하는 단계와, 상기 감광막을 전면식각하여 단차가 낮은 주변회로 지역에 상기 감광막을 일정두께 남겨두는 단계와, 노출된 텅스텐을 식각하고, 남아있는 감광막을 제거하는 단계와 남아있는 텅스텐의 일정두께를 식각하여 콘택홀에 텅스텐 플러그를 형성하는 단계로 이루어지는 것을 특징으로 하는 텅스텐 플러그 제조방법.
- 제1항에 있어서, 상기 콘택홀은 상기 기판이 노출되거나, 도전배선이 노출되도록 형성하는 것을 특징으로 하는 텅스텐 플러그 제조방법.
- 제1항에 있어서, 상기 노출된 텅스텐을 건식식각 또는 습식식각으로 식각하는 것을 특징으로 하는 텅스텐 플러그 제조방법.
- 제1항에 있어서, 상기 텅스텐을 증착하기 전에 베리어 메탈을 형성하고, 후속공정에서 텅스텐을 식각할때 함께 식각하는 것을 특징으로 하는 텅스텐 플러그 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940027919A KR0137980B1 (ko) | 1994-10-28 | 1994-10-28 | 텅스텐 플러그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940027919A KR0137980B1 (ko) | 1994-10-28 | 1994-10-28 | 텅스텐 플러그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR0137980B1 true KR0137980B1 (ko) | 1998-06-15 |
Family
ID=19396334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940027919A KR0137980B1 (ko) | 1994-10-28 | 1994-10-28 | 텅스텐 플러그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0137980B1 (ko) |
-
1994
- 1994-10-28 KR KR1019940027919A patent/KR0137980B1/ko not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0167889B1 (ko) | 반도체 소자의 비아홀의 형성방법 | |
US6064119A (en) | Wiring structure and formation method thereof for semiconductor device | |
KR0137980B1 (ko) | 텅스텐 플러그 제조방법 | |
KR100190381B1 (ko) | 미세반도체소자의콘택홀형성방법 | |
KR100191708B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
KR0168120B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
KR0172254B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100248150B1 (ko) | 반도체소자의 콘택홀형성방법 | |
KR100367694B1 (ko) | 반도체소자의콘택제조방법 | |
KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
KR0182176B1 (ko) | 반도체 소자의 접촉부 제조 공정 | |
KR100372657B1 (ko) | 반도체소자의콘택형성방법 | |
KR960009987B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100248805B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100230735B1 (ko) | 반도체 소자의 제조방법 | |
KR100224778B1 (ko) | 반도체 소자의 제조방법 | |
KR100223872B1 (ko) | 금속 배선 구조 및 그 형성방법 | |
KR100252883B1 (ko) | 반도체소자의 콘택홀 매립방법 | |
KR960008563B1 (ko) | 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법 | |
KR100316525B1 (ko) | 반도체소자의 비트라인 형성방법 | |
KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
KR960011250B1 (ko) | 반도체 접속장치 제조방법 | |
KR100274337B1 (ko) | 반도체소자의제조방법 | |
KR100349365B1 (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061211 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |