KR0168120B1 - 반도체 소자의 텅스텐-플러그 형성방법 - Google Patents
반도체 소자의 텅스텐-플러그 형성방법 Download PDFInfo
- Publication number
- KR0168120B1 KR0168120B1 KR1019940039470A KR19940039470A KR0168120B1 KR 0168120 B1 KR0168120 B1 KR 0168120B1 KR 1019940039470 A KR1019940039470 A KR 1019940039470A KR 19940039470 A KR19940039470 A KR 19940039470A KR 0168120 B1 KR0168120 B1 KR 0168120B1
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten
- plug
- metal layer
- forming
- etching
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 텅스텐 - 플러그 형성방법에 관한 것으로, 텅스턴(W)을 증착하고 식각한 후 노출된 하부 금속층의 상부에 잔류되는 텅스텐 잔유물을 제거하기 위한 식각공정시 발생되는 텅스텐 - 플러그의 식각피해를 방지하기 위하여 텅스텐 잔유물 제거시 텅스텐 - 플러그 상부에 감광막 패턴을 형성시키고 하부 금속층과의 식각선택배가 큰식각용액을 사용하여 습식식각하므로써 텅스텐 - 플러그 표면의 손실이 방지되고 평탄성 향상에 따른 상부 금속층과의 전기적 접속 특성의 향상으로 소자의 수율이 증대될 수 있도록 한 반도체 소자의 텅스텐 - 플러그 형성방법에 관한 것이다.
Description
제1a 내지 제1c도는 종래 반도체 소자의 텅스텐 - 플러그 형성방법을 설명하기 위한 소자의 단면도.
제2a 내지 제2c도는 본 발명에 따른 반도체 소자의 텅스텐 - 플러그 형성방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 접합부
3 : 절연막 4 : 하부 금속층
5 및 6 : 텅스텐 - 플러그 5A 및 6A : 텅스텐 잔유물
7 : 감광막 패턴
본 발명은 반도체 소자의 텅스텐 - 플러그 형성방법에 관한 것으로, 특히 텅스텐(W)을 증착하고 식각한 후 노출된 하부 금속층의 상부에 잔류되는 텅스텐 잔유물(Residue)을 제거하기 위한 식각공정시 발생되는 텅스텐 - 플러그의 식각피해를 방지하기 위하여 텅스텐 잔유물 제거시 텅스텐 - 플러그 상부에 감광막 패턴을 형성하고 하부 금속층과의 식각선택비가 큰식각용액을 사용하여 습식식각하므로써 텅스텐 - 플러그 표면의 손실이 방지되고 평탄성 향상에 따른 상부 금속층과의 전기적 접속특성의 향상으로 소자의 수율을 증대시킬 수 있는 반도체 소자의 텅스텐 - 플러그 형성방법에 관한 것이다.
일반적으로 반도체 소자가 고집적화 됨에 따라 금속배선의 크기도 미세화 및 다층화 된다. 따라서 콘택홀(Contact hole) 또는 바이홀(Via hole)에서의 금속층덮힘(Metal Step Coverage) 특성이 저하된다. 이는 소자의 신뢰성을 저하시키는 중요한 원인이 되기 때문에 이를 해결하기 위하여 콘택홀 또는 비아홀을 형성한 후 그 내부에 텅스텐(W)을 증착하여 텅스텐 - 플러그를 형성한다. 그러면 종래 반도체 소자의 텅스텐 - 플러그 형성방법을 제1a 내지 제1c도를 통해 설명하면 다음과 같다.
제1a 내지 제1c도는 종래 반도체 소자의 텅스텐 - 플러그 형성방법을 설명하기 위한 소자의 단면도이다.
제1a도에 도시된 바와 같이, 접하부(2)가 형성된 실리콘 기판(1)상에 절연막(3)을 형성한 후 접합부(2)의 표면이 노출되도록 절연막(3)을 식각하여 콘택홀을 형성한다. 이후, 전체면 상부에 소정두께의 하부 금속층(4)을 형성한다.
제1b도에 도시된 바와 같이, 전체면 상부에 텅스텐(W)을 증착한 후 식각하여 상기 콘택홀의 내부에 텅스텐 - 플러그(5)를 형성한다. 이때 절연막(3)상부에 형성된 하부 금속층(4)의 표면에는 텅스텐 잔유물(5A)이 잔류된다.
제1c도에 도시된 바와 같이, 하부 금속층(4) 상부에 존재하는 텅스텐 잔유물(5A)를 제거하기 위하여 플라즈마(Plasma)에 의한 과도식각을 실시한다. 이때 플라즈마에 의한 과도한 식각으로 텅스텐 - 플러그(5)의 상부는 식각피해(A 부분)를 입게 된다. 이러한 식각피해로 인해 텅스텐 - 플러그 표면의 평탄성이 저하되고, 이는 상부에 증착되는 상부 금속층과의 접속특성을 저하시켜 소자의 전기적특성을 저하시키게 된다.
따라서 본 발명은 텅스텐 잔유물 제거시 텅스텐 - 플러그 상부에 감광막 패턴을 형성시키고 하부 금속층과의 식각선택비가 큰식각용액을 사용하여 습식식각하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 텅스텐 - 플러그 형성방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 텅스텐 플러그 형성 방법은 접합부가 형성된 실리콘 기판 상부에 절연막을 형성하고 상기 접합부의 표면이 노출되도록 상기 절연막을 식각하여 콘택홀을 형성한 후 전체면 상부에 소정두께의 하부 금속층을 형성시키는 단계와, 전체 구조 상부에 텅스텐을 증착하고 전면식각하여 상기 콘택홀 내부에 텅스텐 - 플러그를 형성하는 단계와, 상기 텅스텐 - 플러그의 노출된 부분에 감광막 패턴을 형성하는 단계와, 상기 하부 금속층 상부의 노출된 부분에 잔류되는 텅스텐 잔유물을 제거시킨 후 상기 감광막 패턴을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명은 상세히 설명하기로 한다.
제 2a 내지 제 2c 도는 본 발명에 따른 반도체 소자의 텅스텐 - 플러그 형성방법을 설명하기 소자의 단면도이다.
제 2a 도에 도시된 바와 같이, 접합부(2)가 형성된 실리콘 기판(1)상체 절연막(3)을 형성하고 접합부(2)의 표면이 노출되도록 절연막(3)을 식각하여 콘택홀을 형성한다. 이후, 전체면 상부에 텅스텐(W)과 접착력을 증가시키며 확산방지층 역할을 하는 소정두께의 하부 금속층(4)을 형성하는데, 하부 금속층(4)은 티타늄(Ti)과 티타늄나이트라이트(TiN)를 순차적으로 증착하여 형성한다. 이후 화학기상 증착방법으로 텅스텐(W)을 증착하고 상기 절연막(3) 상부의 하부 금속층(4)을 식각 정지점(End Of Point; EOP)으로 이용하여 텅스텐을 전면식각하므로써 콘택홀 내부에 텅스텐 - 플러그(6)를 형성한다. 이때, 노출된 하부 금속층(4)상에는 텅스텐 잔유물(6A)이 잔류된다.
제 2b 도에 도시된 바와 같이, 텅스텐 잔유물(6A) 제거시 텅스텐 - 플러그(6)표면의 식각피해를 방지하기 위해 상기 텅스턴 - 플러그(6)의 노출된 부분에 감광막 패턴(7)을 형성시킨다.
제 2c 도에 도시된 바와 같이, 하부 금속층(4)과의 식각선택비가 큰 식각용액을 사용하여 상기 텅스텐 잔유물(6A)을 습식식각한 후 상기 감광막 패턴(7)을 제거시킨다. 이때, 텅스텐 - 플러그(6) 상부에 형성된 감광막 패턴(7)으로 인해 텅스텐 - 플러그(6)의 표면이 보호되어 텅스텐 - 플러그 표면의 평탄성이 유지된다.
상술한 바와같이 본 발명에 의하면 텅스텐 잔유물 제거시 플라즈마에 의한 과도식각이 아닌 습식식각을 이용하고, 식각시 텅스텐 - 플러그 표면의 노출을 감광막 패턴을 이용하여 방지시키므로써 텅스텐 - 플러그 표면의 손실이 방지되어 평탄성이 유지되고, 따라서 상부 금속층과의 전기적 접속특성이 향상되어 소자의 수율이 증대될 수 있는 탁월한 효과가 있다.
Claims (4)
- 접합부가 형성된 실리콘 기판 상부에 절연막을 형성하고 상기 접합부의 표면이 노출되도록 상기 절연막을 식각하여 콘택홀을 형성한 후 전체면 상부에 소정두께의 하부 금속층을 형성시키는 단계와, 전체 구조 상부에 텅스텐을 증착하고 전면식각하여 상기 콘택홀 내부에 텅스텐 - 플러그를 형성하는 단계와, 상기 텅스텐 - 플러그의 노출된 부분에 감광막 패턴을 형성하는 단계와, 상기 하부 금속층 상부의 노출된 부분에 잔류되는 텅스텐 잔유물을 제거시킨 후 상기 감광막 패턴을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 텅스텐 - 플러그 형성방법.
- 제 1 항에 있어서, 상기 하부 금속층은 티타늄과 티타늄나이트라이드의 이중 구조인 것을 특징으로 하는 반도체 소자의 텅스텐 - 플러그 형성방법.
- 제 1 항에 있어서, 상기 하부 금속층은 텅스텐 - 플러그 형성을 위한 전면 식각공정시 식각 정지점으로 이용되는 것을 특징으로 하는 반도체 소자의 텅스텐 - 플러그 형성방법.
- 제 1 항에 있어서, 상기 텅스텐 잔유물은 상기 하부 금속층과 텅스텐과의 식각선택비가 큰 식각용액을 사용한 습식식각으로 제거하는 것을 특징으로 하는 반도체 소자의 텅스텐 - 플러그 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940039470A KR0168120B1 (ko) | 1994-12-30 | 1994-12-30 | 반도체 소자의 텅스텐-플러그 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940039470A KR0168120B1 (ko) | 1994-12-30 | 1994-12-30 | 반도체 소자의 텅스텐-플러그 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026234A KR960026234A (ko) | 1996-07-22 |
| KR0168120B1 true KR0168120B1 (ko) | 1999-02-01 |
Family
ID=19405569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940039470A KR0168120B1 (ko) | 1994-12-30 | 1994-12-30 | 반도체 소자의 텅스텐-플러그 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0168120B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156406A (ja) * | 1998-11-19 | 2000-06-06 | Sony Corp | 半導体装置およびその製造方法 |
| KR100763711B1 (ko) * | 2002-09-04 | 2007-10-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속배선 형성 방법 |
-
1994
- 1994-12-30 KR KR1019940039470A patent/KR0168120B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026234A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6645864B1 (en) | Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning | |
| KR0168120B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| JP2001110894A (ja) | 半導体装置の電気的連結配線製造方法 | |
| KR100325600B1 (ko) | 반도체 소자의 접촉구 형성 방법 | |
| KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| KR100191708B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100190381B1 (ko) | 미세반도체소자의콘택홀형성방법 | |
| KR0140727B1 (ko) | 금속배선 콘택 제조방법 | |
| KR100313529B1 (ko) | 반도체소자의 컨택 형성방법 | |
| KR100236079B1 (ko) | 배선 형성 방법 | |
| KR0137980B1 (ko) | 텅스텐 플러그 제조방법 | |
| KR100367694B1 (ko) | 반도체소자의콘택제조방법 | |
| KR100309474B1 (ko) | 금속배선 형성방법 | |
| KR100630568B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100705949B1 (ko) | 반도체 소자의 금속 배선 및 그 형성 방법 | |
| KR100324330B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR19990000376A (ko) | 반도체 소자 제조방법 | |
| KR100808369B1 (ko) | 반도체 소자의 제조방법 | |
| KR100193889B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR20030002942A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100304967B1 (ko) | 반도체소자의 배선 및 그의 형성방법 | |
| KR100316525B1 (ko) | 반도체소자의 비트라인 형성방법 | |
| KR100447325B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100456421B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100403349B1 (ko) | 금속 배선과 비아 플러그의 연결 구조 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050923 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |