KR100236079B1 - 배선 형성 방법 - Google Patents

배선 형성 방법 Download PDF

Info

Publication number
KR100236079B1
KR100236079B1 KR1019970029723A KR19970029723A KR100236079B1 KR 100236079 B1 KR100236079 B1 KR 100236079B1 KR 1019970029723 A KR1019970029723 A KR 1019970029723A KR 19970029723 A KR19970029723 A KR 19970029723A KR 100236079 B1 KR100236079 B1 KR 100236079B1
Authority
KR
South Korea
Prior art keywords
wiring
film
conductive layer
layer
etching
Prior art date
Application number
KR1019970029723A
Other languages
English (en)
Other versions
KR19990005525A (ko
Inventor
전영권
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970029723A priority Critical patent/KR100236079B1/ko
Publication of KR19990005525A publication Critical patent/KR19990005525A/ko
Application granted granted Critical
Publication of KR100236079B1 publication Critical patent/KR100236079B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Abstract

본 발명은 하부 배선층과 배선 접촉용 비아홀의 오정렬에도 폴리머가 발생되지 않도록 하여 배선의 접촉 면적을 증가시키고 접촉 저항을 개선하기 위한 배선 형성 방법에 관한 것이다.
본 발명의 배선 형성 방법은 절연기판상의 소정부위에 하부 도전층을 형성하는 단계, 상기 하부 도전층상에 서로 식각 선택비를 갖는 제 1, 제 2 절연막과 감광막을 차례로 형성하는 단계, 상기 감광막을 하부 도전층 일측의 상측부위에만 제거되도록 노광 및 현상하는 단계, 상기 감광막을 마스크로 이용하여 상기 제 2 절연막을 식각한 후, 상기 감광막을 제거하는 단계, 상기 제 2 절연막을 마스크로 이용하여 상기 제 1 절연막을 식각하므로 비아홀을 형성하는 단계와, 전면에 상부 도전층을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.

Description

배선 형성 방법
본 발명은 배선 형성 방법에 관한 것으로, 특히 배선의 접촉 저항을 개선시키는 배선 형성 방법에 관한 것이다.
집적회로의 집적도가 증가함에 따라 소자의 크기가 감소하고 배선이 미세화, 다층화되므로 토폴로지(Topology)를 갖는 부분이나 콘택홀 또는 비아홀 내부에서의 단차피복성이 중요하게 되었다.
즉 기존의 배선 형성 방법인 스퍼터링(Sputtering)방법을 이용하면 굴곡을 갖는 부분에서는 새도우 이펙트(Shadow Effect)에 의하여 국부적으로 배선막의 두께가 얇게 형성되며, 특히 종횡비가 1 이상인 콘택홀이나 비아홀에서 더욱 심각하다. 따라서 이러한 물리적 증착 방법 대신에 균일한 두께로 증착할 수 있는 CVD(Chemical Vapour Deposition)법이 도입되어 텅스텐(W) 배선막을 LPCVD(Low Pressure CVD)법으로 형성함으로서 단차피복성을 개선하는 연구가 진행되었으나 상기 텅스텐 배선막은 알루미늄 배선막에 비하여 비저항(Resistivity)이 2배 이상 되므로 배선막으로서의 이용이 어렵다.
그러므로 콘택홀이나 비아홀에 매몰층을 형성하는 방법으로 개발이 진행되고 있는데, 상기 매몰층은 선택적 CVD법으로 상기 콘택홀내에 노출된 기판을 통하여 선택적으로 텅스텐막을 성장시키거나 배리어(Barrier) 금속막이나 접착층을 설치한 다음 전면에 텅스텐막을 증착하고 증착 두께 이상으로 에치백하여 형성한다. 그러나 상기 선택적 CVD법에서는 절연막상에 상기 텅스텐막의 성장이 일어나지 않도록 유지하는 것이 쉽지 않고 또한 전면 증착 후 에치백하는 방법에서는 높은 종횡비를 갖는 콘택홀 또는 비아홀에 신뢰성 있는 배리어층이나 접착층의 형성이 어렵다.
최근에는 랜딩 패드(Landing Pad)를 적용하지 않은 상태에서 배선상에 콘택홀 또는 비아홀이 형성되는 버더리스(Borderless) 콘택홀 또는 비아홀 구조로 배선 레이아웃에 있어서 집적도를 개선하는 추세이다.
종래의 배선 형성 방법은 도 1a에서와 같이, 절연기판(11)상의 소정 부위에 랜딩 패드를 갖지 않는 하부 금속층(12)을 형성한다.
그리고 상기 하부 금속층(12)을 포함한 절연기판(11)상에 산화막(13)을 형성한다.
도 1b에서와 같이, 상기 산화막(13)상에 감광막(14)을 도포하고, 상기 감광막(14)을 배선 접촉용 비아홀이 형성될 부위만 제거되도록 선택적으로 노광 및 현상한다
도 1c에서와 같이, 상기 선택적으로 노광 및 현상된 감광막(14)을 마스크로 상기 산화막(13)을 선택적으로 식각하여 배선 접촉용 비아홀을 형성한다. 여기서 상기 하부 금속층(12)과 배선 접촉용 비아홀 사이에 오정렬이 발생한다.
그리고 상기 오정렬로 상기 배선 접촉용 비아홀내에 상기 하부 금속층(12)의 모서리 또는 측면과 절연기판(11)이 노출되어 상기 산화막(13) 식각시 사용하는 CHF3가스나 상기 감광막(14) 제거시 사용하는 CF4가스의 불소원자(F)와 상기 감광막(14)의 탄소원자(C), 상기 산화막(13)의 산소원자(O) 그리고 상기 하부 금속층(12)의 금속원자의 반응물 즉 폴리머(Polymer)(15)가 상기 노출된 하부 도전층(12)의 표면이나 상기 배선 접촉용 비아홀의 측벽에 발생한다. 여기서 상기 폴리머(15)는 휘발성이 낮아서 제거하기가 어렵다.
도 1d에서와 같이, 상기 감광막(14)을 제거하고, 전면에 상부 금속층(16)을 형성한다. 여기서 상기 폴리머(15)를 제거하는 공정을 하지 않아 상기 하부 금속층(12)과 상부 금속층(16)의 계면에 상기 폴리머(15)가 개재된다.
그러나 종래의 배선 형성 방법은 감광막을 마스크로 이용하여 하부 배선층상의 산화막 식각 공정에서 상기 하부 배선층과 배선 접촉용 비아홀의 오정렬로 상기 배선 접촉용 비아홀내에 하부 배선층의 모서리 또는 측면이 노출되어 상기 산화막 식각시 사용하는 CHF3가스나 상기 감광막 제거시 사용하는 CF4가스의 불소원자와 상기 감광막의 탄소원자, 상기 산화막의 산소원자 그리고 상기 하부 금속층의 금속원자의 반응물 즉 폴리머가 노출된 하부 배선층의 표면이나 상기 배선 접촉용 비아홀 측벽에 발생되므로 상부 배선층과 하부 배선층사이의 접촉 면적이 감소하고 접촉 저항이 증가하는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 하부 배선층과 배선 접촉용 비아홀의 오정렬에도 폴리머가 발생되지 않도록 하여 배선의 접촉 면적을 증가시키고 접촉 저항을 개선하는 배선 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래의 배선 형성 방법을 나타낸 공정 단면도
도 2a 내지 도 2e는 본 발명의 제 1 실시예에 따른 배선 형성 방법을 나타낸 공정 단면도
도 3a 내지 도 3e는 본 발명의 제 2 실시예에 따른 배선 형성 방법을 나타낸 공정 단면도
도 4a 내지 도 4e는 본 발명의 제 3 실시예에 따른 배선 형성 방법을 나타낸 공정 단면도
* 도면의 주요 부분에 대한 부호의 설명
31: 절연기판 32: 하부 금속층
33: 질화막 34: 산화막
35: 감광막 36: 상부 금속층
본 발명의 배선 형성 방법은 절연기판상의 소정부위에 하부 도전층을 형성하는 단계, 상기 하부 도전층상에 서로 식각 선택비를 갖는 제 1, 제 2 절연막과 감광막을 차례로 형성하는 단계, 상기 감광막을 하부 도전층 일측의 상측부위에만 제거되도록 노광 및 현상하는 단계, 상기 감광막을 마스크로 이용하여 상기 제 2 절연막을 식각한 후, 상기 감광막을 제거하는 단계, 상기 제 2 절연막을 마스크로 이용하여 상기 제 1 절연막을 식각하므로 비아홀을 형성하는 단계와, 전면에 상부 도전층을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 배선 형성 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2a 내지 도 2e는 본 발명의 제 1 실시예에 따른 배선 형성 방법을 나타낸 공정 단면도이고, 도 3a 내지 도 3e는 본 발명의 제 2 실시예에 따른 배선 형성 방법을 나타낸 공정 단면도이며, 도 4a 내지 도 4e는 본 발명의 제 3 실시예에 따른 배선 형성 방법을 나타낸 공정 단면도이다.
본 발명의 제 1 실시예에 따른 배선 형성 방법은 도 2a에서와 같이, 절연기판(31)상의 소정 부위에 랜딩 패드를 갖지 않는 하부 금속층(32)을 형성한다.
그리고 상기 하부 금속층(32)을 포함한 절연기판(31)상에 질화막(33)과 산화막(34)을 차례로 형성한다. 여기서 상기 질화막(33)과 산화막(34)은 습식 식각이나 건식 식각에 대하여 서로 식각 선택비를 갖는다.
도 2b에서와 같이, 상기 산화막(34)상에 감광막(35)을 도포하고, 상기 감광막(35)을 배선 접촉용 비아홀이 형성될 부위만 제거되도록 선택적으로 노광 및 현상한다
도 2c에서와 같이, 상기 선택적으로 노광 및 현상된 감광막(35)을 마스크로 이용하여 상기 산화막(34)을 선택적으로 식각한 다음, 상기 감광막(35)을 산소(O2)플라즈마 애슁(Ashing) 및 습식 식각으로 제거한다. 여기서 상기 하부 금속층(32)과 배선 접촉용 비아홀 사이에 오정렬이 발생된다.
도 2d에서와 같이, 상기 선택적으로 식각된 산화막(34)을 마스크로 이용하여 상기 질화막(33)을 등방성 식각하므로 배선 접촉용 비아홀을 형성한다. 여기서 상기 질화막(33)의 식각 방법은 CF4이나 Cl2또는 SF6의 플라즈마를 이용한 등방성 건식 식각을 하거나 H3PO4를 포함하는 식각 용액을 이용한 등방성 습식 식각을 한다. 또한 상기 등방성 식각 방법으로 상기 질화막(33)을 식각하여 상기 하부 금속층(32)의 측벽에 상기 질화막(33)의 잔류층이 발생하지 않는다.
도 2e에서와 같이, 전면에 상부 금속층(35)을 스퍼터링 또는 CVD법으로 형성한다. 여기서 상기 상부 금속층(35)을 질화티타늄, 티타늄텅스텐, 텅스텐, 알루미늄과, 구리의 금속 화합물이나 금속 물질 또는 이들의 적층막으로 형성한다.
본 발명의 제 2 실시예에 따른 배선 형성 방법은 도 3a에서와 같이, 절연기판(31)상의 소정 부위에 랜딩 패드를 갖지 않는 하부 금속층(32)을 형성한다.
그리고 상기 하부 금속층(32)을 포함한 절연기판(31)상에 질화막(33)과 산화막(34)을 차례로 형성한다. 여기서 상기 질화막(33)과 산화막(34)은 습식 식각이나 건식 식각에 대하여 서로 식각 선택비를 갖는다.
도 3b에서와 같이, 상기 산화막(34)상에 감광막(35)을 도포하고, 상기 감광막(35)을 배선 접촉용 비아홀이 형성될 부위만 제거되도록 선택적으로 노광 및 현상한다
도 3c에서와 같이, 상기 선택적으로 노광 및 현상된 감광막(35)을 마스크로 이용하여 상기 산화막(34)을 선택적으로 식각한 다음, 상기 감광막(35)을 산소(O2)플라즈마 애슁 및 습식 식각으로 제거한다. 여기서 상기 하부 금속층(32)과 배선 접촉용 비아홀 사이에 오정렬이 발생된다.
도 3d에서와 같이, 상기 선택적으로 식각된 산화막(34)을 마스크로 상기 질화막(33)을 CF4와 Cl2그리고 SF6등의 플라즈마를 이용한 이방성 건식 식각으로 에치백하여 배선 접촉용 비아홀을 형성하면서 상기 하부 금속층(32) 일측에 질화막(33) 측벽을 형성한다.
도 3e에서와 같이, 전면에 상부 금속층(35)을 스퍼터링 또는 CVD법으로 형성한다. 여기서 상기 상부 금속층(35)을 질화티타늄(TiN), 티타늄텅스텐(TiW), 텅스텐, 알루미늄(Al)과, 구리(Cu)의 금속 화합물이나 금속 물질 또는 이들의 적층막으로 형성한다.
본 발명의 제 3 실시예에 따른 배선 형성 방법은 도 4a에서와 같이, 절연기판(31)상의 소정 부위에 랜딩 패드를 갖지 않는 하부 금속층(32)을 형성한다.
그리고 상기 하부 금속층(32)을 포함한 절연기판(31)상에 질화막(33)과 산화막(34)을 차례로 형성한다. 여기서 상기 질화막(33)과 산화막(34)은 습식 식각이나 건식 식각에 대하여 서로 식각 선택비를 갖는다. 또한 상기 질화막(33)의 두께를 후공정인 배선 접촉용 비아홀 형성 공정에서 상기 하부 금속층(32)과 배선 접촉용 비아홀 사이의 오정렬에 대한 공정 마진(Margin)을 확보하여 상기 하부 금속층(32)의 측벽이 노출되지 않도록 두껍게 형성한다.
도 4b에서와 같이, 상기 산화막(34)상에 감광막(35)을 도포하고, 상기 감광막(35)을 배선 접촉용 비아홀이 형성될 부위만 제거되도록 선택적으로 노광 및 현상한다
도 4c에서와 같이, 상기 선택적으로 노광 및 현상된 감광막(35)을 마스크로 이용하여 상기 산화막(34)을 선택적으로 식각한 다음, 상기 감광막(35)을 산소(O2)플라즈마 애슁 및 습식 식각으로 제거한다. 여기서 상기 하부 금속층(32)과 배선 접촉용 비아홀 사이에 오정렬이 발생된다.
도 4d에서와 같이, 상기 선택적으로 식각된 산화막(34)을 마스크로 이용하여 상기 하부 금속층(32)상의 질화막(33)을 식각하므로 배선 접촉용 비아홀을 형성한다.
도 4e에서와 같이, 전면에 상부 금속층(35)을 스퍼터링 또는 CVD법으로 형성한다. 여기서 상기 상부 금속층(35)을 질화티타늄, 티타늄텅스텐, 텅스텐, 알루미늄과, 구리의 금속 화합물이나 금속 물질 또는 이들의 적층막으로 형성한다.
본 발명의 배선 형성 방법은 하부 배선층상에 서로 식각 선택비를 갖는 질화막과 산화막을 차례로 형성하므로 감광막을 마스크로 이용하여 상기 하부 배선층상의 산화막 식각 공정에서 상기 하부 배선층과 배선 접촉용 비아홀의 오정렬로 상기 배선 접촉용 비아홀내에 하부 배선층의 모서리 또는 측면이 노출되어도 상기 노출된 하부 배선층의 표면이나 상기 배선 접촉용 비아홀 측벽에 폴리머가 발생되지 않으므로 상부 배선층과 하부 배선층사이의 접촉 면적을 증가시키고 접촉 저항을 개선시키는 효과가 있다.

Claims (5)

  1. 절연기판상의 소정부위에 하부 도전층을 형성하는 단계; 상기 하부 도전층상에 서로 식각 선택비를 갖는 제 1, 제 2 절연막과 감광막을 차례로 형성하는 단계; 상기 감광막을 하부 도전층 일측의 상측부위에만 제거되도록 노광 및 현상하는 단계; 상기 감광막을 마스크로 이용하여 상기 제 2 절연막을 식각한 후, 상기 감광막을 제거하는 단계; 상기 제 2 절연막을 마스크로 이용하여 상기 제 1 절연막을 식각하므로 비아홀을 형성하는 단계; 전면에 상부 도전층을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 배선 형성 방법.
  2. 상기 제 1 항에 있어서, 상기 상부 도전층을 질화티타늄, 티타늄텅스텐, 텅스텐, 알루미늄과, 구리의 금속 화합물이나 금속 물질 또는 이들의 적층막으로 형성함을 특징으로 하는 배선 형성 방법.
  3. 상기 제 1 항에 있어서, 상기 제 1 절연막을 CF4이나 Cl2또는 SF6의 플라즈마를 이용한 등방성 건식 식각을 하거나 H3PO4를 포함하는 식각 용액을 이용한 등방성 습식 식각 방법으로 식각함을 특징으로 하는 배선 형성 방법.
  4. 상기 제 1 항에 있어서, 상기 제 1 절연막을 CF4와 Cl2그리고 SF6등의 플라즈마를 이용한 이방성 건식 식각으로 에치백하여 상기 비아홀을 형성하면서 상기 하부 도전층 일측에 제 1 절연막 측벽을 형성함을 특징으로 하는 배선 형성 방법.
  5. 상기 제 1 항에 있어서, 상기 제 1 절연막의 두께를 상기 하부 도전층과 비아홀 사이의 오정렬에 대한 공정 마진을 확보하여 상기 하부 도전층의 측벽이 노출되지 않도록 두껍게 형성함을 특징으로 하는 배선 형성 방법.
KR1019970029723A 1997-06-30 1997-06-30 배선 형성 방법 KR100236079B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970029723A KR100236079B1 (ko) 1997-06-30 1997-06-30 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970029723A KR100236079B1 (ko) 1997-06-30 1997-06-30 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR19990005525A KR19990005525A (ko) 1999-01-25
KR100236079B1 true KR100236079B1 (ko) 1999-12-15

Family

ID=19512672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970029723A KR100236079B1 (ko) 1997-06-30 1997-06-30 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100236079B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470164B1 (ko) * 1998-06-29 2005-04-06 주식회사 하이닉스반도체 반도체 소자의 콘택 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100928100B1 (ko) * 2002-12-30 2009-11-24 동부일렉트로닉스 주식회사 반도체 장치 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470164B1 (ko) * 1998-06-29 2005-04-06 주식회사 하이닉스반도체 반도체 소자의 콘택 제조 방법

Also Published As

Publication number Publication date
KR19990005525A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
JP2956571B2 (ja) 半導体装置
US7056823B2 (en) Backend metallization method and device obtained therefrom
JP4057083B2 (ja) 半導体集積回路の製造方法
US6350682B1 (en) Method of fabricating dual damascene structure using a hard mask
US5874357A (en) Method of forming wiring structure of semiconductor device
KR100338850B1 (ko) 매입배선구조 및 그 형성방법
US6444572B2 (en) Semiconductor processing methods of forming a contact opening
KR100236079B1 (ko) 배선 형성 방법
KR100909174B1 (ko) 듀얼 다마신 패턴 형성 방법
KR20000073501A (ko) 반도체 소자의 접촉구 형성 방법
KR100278274B1 (ko) 반도체장치의스택콘택형성방법
KR100232224B1 (ko) 반도체소자의 배선 형성방법
KR0168120B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR100917099B1 (ko) 듀얼 다마신 패턴 형성 방법
KR20050002953A (ko) 반도체 소자의 금속배선 형성방법
KR100244707B1 (ko) 반도체 소자의 배선 형성 방법
KR0154190B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR100248150B1 (ko) 반도체소자의 콘택홀형성방법
KR100193889B1 (ko) 반도체 소자의 비아홀 형성방법
EP0996978A2 (en) A method for manufacturing an electronic device comprising an organic-containing material
KR0172774B1 (ko) 반도체 소자의 접촉창 형성방법
KR100443515B1 (ko) 비아홀 형성 방법
KR100393968B1 (ko) 반도체 소자의 이중 다마신 형성방법
KR100421280B1 (ko) 반도체 소자의 다층 금속 배선 형성 방법
KR100607816B1 (ko) 반도체 소자의 이중 구조의 다마신 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee