KR100232224B1 - 반도체소자의 배선 형성방법 - Google Patents

반도체소자의 배선 형성방법 Download PDF

Info

Publication number
KR100232224B1
KR100232224B1 KR1019960054626A KR19960054626A KR100232224B1 KR 100232224 B1 KR100232224 B1 KR 100232224B1 KR 1019960054626 A KR1019960054626 A KR 1019960054626A KR 19960054626 A KR19960054626 A KR 19960054626A KR 100232224 B1 KR100232224 B1 KR 100232224B1
Authority
KR
South Korea
Prior art keywords
forming
insulating film
wiring
trench
semiconductor device
Prior art date
Application number
KR1019960054626A
Other languages
English (en)
Other versions
KR19980036129A (ko
Inventor
오한주
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019960054626A priority Critical patent/KR100232224B1/ko
Publication of KR19980036129A publication Critical patent/KR19980036129A/ko
Application granted granted Critical
Publication of KR100232224B1 publication Critical patent/KR100232224B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 배선 형성방법에 관한 것으로 특히, 콘택 플러그를 포함하여 이루어지는 배선공정중 자동정렬법을 이용하여 공정을 단순화시키고 신뢰도를 향상시킨 반도체 소자의 배선 형성방법에 관한 것이다.
본 발명에 따른 반도체소자의 배선 형성방법은 기판을 준비하는 단계; 상기 기판상에 제1절연막을 형성하는 단계; 상기 제1절연막을 일정깊이 제거하여 메탈라인으로 사용할 트랜치를 형성하는 단계; 상기 트랜치를 포함한 상기 제1절연막 전면에 제2절연막을 형성하는 단계; 상기 트랜치내의 상기 제2, 제1절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계; 상기 콘택홀을 포함한 트랜치에 전도층을 형성하는 단계를 포함한다.

Description

반도체소자의 배선 형성방법
본 발명은 반도체소자의 배선 형성방법에 관한 것으로 특히, 콘택 플러그를 포함하여 이루어지는 배선공정중 자동정렬법을 이용하여 공정을 단순화시키고 신뢰도를 향상시킨 반도체 소자의 배선 형성방법에 관한 것이다.
일반적으로 알루미늄과 그 합금박막은 전기 전도도가 높고 건식식각에 의한 패턴 형성이 우수하며 실리콘 산화막과의 접착성이 우수한 동시에 비교적 가격이 저렴하여 반도체 회로의 배선재료로 널리 사용되어 왔다. 그러나, 집적회로의 집적도가 증가함에 따라 소자의 크기가 감소하고 배선의 미세화, 다층화되므로 토폴로지(topology)를 갖는 부분이나 콘택홀(contact hole) 또는 비아홀(via hole) 등의 내부에서 단차피복성(step coverage)이 중요한 문제로 대두되었다. 즉, 기존의 금속배선막 형성방법인 스퍼터링 방법 등을 이용하면 이와 같은 굴곡을 갖는 부분에서 쉐도우 효과(shadow effect)에 의해 국부적으로 배선막의 두께가 얇게 형성되며 특히 종횡비(aspect ratio)가 1 이상인 접속구멍에서 더욱 심하게 나타난다. 따라서 이러한 물리적 증착방법 대신에 균일한 두께로 증착할 수 있는 화학기상증착법이 도입되어 텅스텐막을 저압화학기상증착(Low Pressure Chemical Vapor Deposition)법으로 형성함으로써 단차피복성을 개선하는 연구가 진행되고 또한 텅스텐을 이용하여 접속구멍에 플러그(plug)로 형성하여 배선막으로 사용하는 방법도 많이 실행되고 있다.
이와 같은 종래 반도체소자의 배선 형성방법을 첨부된 도면을 참조하여 설명하기로 한다.
제1(a)도 내지 제1(f)도는 종래 반도체소자의 배선 형성공정 단면도이다.
먼저, 제1(a)도에 나타낸 바와 같이 기판(1)상에 절연막(2)을 형성한후 선택적으로 패터닝(포토리소그래피공정 + 식각공정)하여 콘택홀(3)을 형성한다.
제1(b)도에 나타낸 바와 같이 상기 콘택홀(3)을 포함한 절연막(2) 전면에 텅스텐(4)을 형성한다.
제1(c)도에 나타낸 바와 같이 상기 텅스텐(4)을 에치백(etch back)하여 콘택홀(3)내에 플러그(4a)로 형성한다.
제1(d)도에 나타낸 바와 같이 상기 플러그(4a)를 포함한 절연막(2) 전면에 메탈라인으로 사용할 알루미늄(5) 및 베리어 메탈(barrier metal)(6)을 차례로 형성한다.
제1(e)도에 나타낸 바와 같이 상기 베리어 메탈(6) 전면에 감광막(PR)을 형성한 후 노광 및 현상공정으로 콘택홀(3)상층에만 남도록 상기 감광막(PR)을 패터닝한다.
제1(f)도에 나타낸 바와 같이 상기 패터닝된 감광막(PR)을 마스크로 이용한 식각공정으로 베리어 메탈(6) 및 알루미늄(5)을 차례로 식각하여 메탈라인의 베리어 메탈(6) 및 알루미늄(5)만 남기고 감광막(PR)을 제거하여 반도체소자의 배선공정을 완료한다.
종래 반도체소자의 배선 형성방법에 있어서는 다음과 같은 문제점이 있었다.
첫째, 반도체소자의 배선을 형성하는 공정에 있어서 플러그를 형성한후 상기 플러그상에 알루미늄을 형성하는 공정으로 이루어져 배선공정이 복잡하고 여러공정을 거치는 동안 파티클등이 발생할 수 있어 반도체소자 배선으로서의 신뢰도를 저하시켰다.
둘째, 콘택홀내의 플러그를 포함한 절연막상에 배선으로 사용할 알루미늄을 형성하고 감광막을 이용하여 패터닝하는 공정시 콘택홀과 알루미늄 배선간의 오정렬(misalign)가능성이 높아 신뢰도 있는 반도체소자의 배선을 제공하기 어려웠다.
본 발명은 상기한 바와 같은 종래 반도체소자의 배선 형성방법에 따른 문제점을 해결하기 위하여 안출한 것으로 콘택 플러그를 포함하여 이루어지는 배선공정중 자동정렬법을 이용하여 공정을 단순화시키고 신뢰도를 향상시킨 반도체소자의 배선 형성방법을 제공하는데 그 목적이 있다.
제1(a)도 내지 제1(f)도는 종래 반도체소자의 배선 형성공정 단면도.
제2(a)도 내지 제2(e)도는 본 발명 반도체소자의 배선 형성공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 기판 11 : 제1절연막
12 : 트랜치 13 : 제2절연막
14 : 콘택홀 15 : 전도층
본 발명에 따른 반도체소자의 배선 형성방법은 기판을 준비하는 단계; 상기 기판상에 제1절연막을 형성하는 단계; 상기 제1절연막을 일정깊이 제거하여 메탈라인으로 사용할 트랜치를 형성하는 단계; 상기 트랜치를 포함한 상기 제1절연막 전면에 제2절연막을 형성하는 단계; 상기 트랜치내의 상기 제2, 제1절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계; 상기 콘택홀을 포함한 트랜치에 전도층을 형성하는 단계를 포함하여 이루어진다.
이와 같은 본 발명 반도체소자의 배선 형성방법을 첨부된 도면을 참조하여 설명하기로 한다.
제2(a)도 내지 제2(e)도는 본 발명 반도체소자의 배선 형성공정 단면도이다.
먼저, 제2(a)도에 나타낸 바와 같이 기판(10)상에 제1절연막(11)을 형성한후 선택적으로 패터닝하여 메탈라인 형성영역의 제1절연막(11)을 일정깊이 식각하여 트랜치(12)를 형성한다. 이때, 제1절연막(11)은 산화막을 사용하여 형성한다.
제2(b)도에 나타낸 바와 같이 상기 트랜치(12)를 포함한 제1절연막(11)전면에 제2절연막(13)을 증착한다. 이때, 제2절연막(13)은 제1절연막(11)과 식각선택비가 다른 물질로 형성하며 바람직하게는 질화막을 사용하여 형성한다. 그리고, 제2절연막(13)은 제1절연막(11)과 트랜치(12)내에서 상층면 보다 측면방향으로 더 두껍게 형성한다.
제2(c)도에 나타낸 바와 같이 상기 제2절연막(13)전면에 감광막(PR)을 증착한후 노광 및 현상공정으로 콘택홀 형성영역을 정의하여 감광막(PR)을 패터닝한다.
제2(d)도에 나타낸 바와 같이 상기 패터닝된 감광막(PR)을 마스크로 이용한 식각공정으로 제2절연막(13) 및 제1절연막(11)을 선택적으로 제거하여 기판(10)이 노출되는 콘택홀(14)을 형성한다. 이때, 상기 트랜치(12)내의 제2절연막(13)의 측면이 더 두껍게 형성되어 있으므로 상기 감광막(PR)이 어느 정도 오정렬(misalign)되어 있더라도 콘택홀(14)형성에 대한 정렬 마진을 어느 정도 확보 할 수 있다.
제2(e)도에 나타낸 바와 같이 상기 감광막(PR)을 제거한후 상기 콘택홀(14)을 포함한 트랜치(12)내에 전도층(15)을 형성하여 콘택홀(14)매립과 메탈라인 형성공정을 동시에 완성한다. 이때, 상기 전도층(15)은 텅스텐을 사용하여 형성한다. 그리고, 상기 텅스텐이외의 방법으로 콘택홀(14)내에 어느 정도 텅스텐을 증착한 후 알루미늄을 상기 콘택홀(14)내의 텅스텐상에 형성하는 공정으로 배선을 형성할 수 있다.
본 발명에 따른 반도체소자의 배선 형성방법에 있어서는 다음과 같은 효과가 있다.
첫째, 메탈라인 형성을 위한 트랜치를 먼저 형성한후 상기 트랜치에 콘택홀을 형성한다음 한 번의 전도층 형성공정으로 콘택홀 매립공정과 배선공정이 동시에 이루어지므로 공정단순화 및 오정렬없이 정확한 배선공정이 이루어져 신뢰도 있는 반도체소자의 배선을 제공할 수 있다.
둘째, 콘택홀 형성을 위한 패터닝(포토리소그래프공정 + 식각공정)공정시 질화막을 마스크로 이용하여 콘택홀을 형성하므로 정렬마진을 확보할 수 있어 정렬마진 유리한 반도체소자의 배선을 제공할 수 있다.

Claims (3)

  1. 기판상에 제1절연막을 형성하는 단계; 상기 제1절연막을 일정깊이로 제거하여 트렌치를 형성하는 단계; 상기 트렌치를 포함한 제1절연막상 전면에 상기 제1절연막과의 식각선택비가 크며 수직방향보다 수평방향으로 더 두꺼운 제2절연막을 형성하는 단계; 상기 트렌치내에서 적어도 상기 제2절연막이 양쪽에 잔류할 수 있도록 제2절연막 및 제1절연막을 식각하여 콘택홀을 형성하는 단계; 상기 콘택홀을 포함한 트렌치내에 전도층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 배선 형성방법.
  2. 제1항에 있어서, 상기 제1절연막을 산화막으로 형성하고 상기 제2절연막은 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 배선 형성방법.
  3. 제1항에 있어서, 상기 전도층은 텅스텐과 알루미늄을 차례로 형성하여 이루어진 것을 특징으로 하는 반도체소자의 배선 형성방법.
KR1019960054626A 1996-11-16 1996-11-16 반도체소자의 배선 형성방법 KR100232224B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960054626A KR100232224B1 (ko) 1996-11-16 1996-11-16 반도체소자의 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960054626A KR100232224B1 (ko) 1996-11-16 1996-11-16 반도체소자의 배선 형성방법

Publications (2)

Publication Number Publication Date
KR19980036129A KR19980036129A (ko) 1998-08-05
KR100232224B1 true KR100232224B1 (ko) 1999-12-01

Family

ID=19482142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960054626A KR100232224B1 (ko) 1996-11-16 1996-11-16 반도체소자의 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100232224B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04188850A (ja) * 1990-11-22 1992-07-07 Mitsubishi Electric Corp コンタクトホール及びその製造方法
KR950021107A (ko) * 1993-12-29 1995-07-26 김주용 콘택홀 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04188850A (ja) * 1990-11-22 1992-07-07 Mitsubishi Electric Corp コンタクトホール及びその製造方法
KR950021107A (ko) * 1993-12-29 1995-07-26 김주용 콘택홀 형성방법

Also Published As

Publication number Publication date
KR19980036129A (ko) 1998-08-05

Similar Documents

Publication Publication Date Title
KR940001889B1 (ko) 평탄화(平坦化) 표면을 가지는 반도체장치의 제조방법
JPH09129733A (ja) 自己整合メタラジ
JP4057083B2 (ja) 半導体集積回路の製造方法
JP3700460B2 (ja) 半導体装置およびその製造方法
EP0355339A2 (en) Process for making self-aligned contacts
KR100338850B1 (ko) 매입배선구조 및 그 형성방법
KR100232224B1 (ko) 반도체소자의 배선 형성방법
GB2295724A (en) Semiconductor device and method of making a plug
KR20000073501A (ko) 반도체 소자의 접촉구 형성 방법
KR100187677B1 (ko) 반도체 소자의 확산방지층 형성방법
KR100236079B1 (ko) 배선 형성 방법
KR100340852B1 (ko) 반도체소자의다층금속배선형성방법
KR100698741B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100396693B1 (ko) 반도체 소자의 금속배선 형성방법
KR100403357B1 (ko) 반도체 소자의 제조방법
KR100244707B1 (ko) 반도체 소자의 배선 형성 방법
KR100379530B1 (ko) 반도체 소자의 듀얼 다마신 형성방법
KR0148326B1 (ko) 반도체 소자의 제조방법
KR100422912B1 (ko) 반도체 소자의 접촉부 및 그 형성 방법
KR100226755B1 (ko) 반도체 소자의 금속배선 구조 및 제조방법
KR100339026B1 (ko) 반도체소자의금속배선형성방법
KR100205341B1 (ko) 반도체 장치의 배선형성 방법
KR100338107B1 (ko) 반도체소자의제조방법
KR20010047961A (ko) 산화막 마스크를 사용하는 라인 퍼스트 듀얼 다마신 패턴형성방법
KR100224778B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee