KR20000073501A - 반도체 소자의 접촉구 형성 방법 - Google Patents

반도체 소자의 접촉구 형성 방법 Download PDF

Info

Publication number
KR20000073501A
KR20000073501A KR1019990016819A KR19990016819A KR20000073501A KR 20000073501 A KR20000073501 A KR 20000073501A KR 1019990016819 A KR1019990016819 A KR 1019990016819A KR 19990016819 A KR19990016819 A KR 19990016819A KR 20000073501 A KR20000073501 A KR 20000073501A
Authority
KR
South Korea
Prior art keywords
contact hole
film
field oxide
nitride film
forming
Prior art date
Application number
KR1019990016819A
Other languages
English (en)
Other versions
KR100325600B1 (ko
Inventor
김형석
명정학
Original Assignee
황인길
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남반도체 주식회사 filed Critical 황인길
Priority to KR1019990016819A priority Critical patent/KR100325600B1/ko
Publication of KR20000073501A publication Critical patent/KR20000073501A/ko
Application granted granted Critical
Publication of KR100325600B1 publication Critical patent/KR100325600B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 집적회로 공정에 있어서 접촉구의 형성 방법에 관한 것으로서, 게이트와 소오스/드레인을 포함하는 반도체 소자 및 소자 분리 영역으로서의 필드 산화막이 형성되어 있는 반도체 기판 위에 질화막을 증착하고 패터닝하여, 필드 산화막 위에 식각 방지용 버퍼층인 질화막 블럭을 형성한다. 다음, PMD 산화막을 증착하고, 그 위에 감광막을 도포한 다음 패터닝하여, 접촉구 형성을 위한 감광막 패턴을 형성한다. 이 감광막 패턴을 마스크로 하여 PMD 산화막을 식각함으로써 접촉구를 형성한다. 본 발명에서는 접촉구 형성을 위한 마스크 패턴인 감광막 패턴의 오정렬이 발생하더라도 산화막과 식각 선택비를 갖는 질화막 블럭이 필드 산화막 위에 형성되어 있으므로, 필드 산화막이 유실되는 것을 막을 수 있다. 따라서 다이오드의 누설 전류를 방지할 수 있다. 또한 접촉구 형성시 PMD 산화막의 식각만으로 접촉구 형성이 가능하므로 질화막의 식각에 따른 폴리머 발생을 감소시켜 접촉 저항 특성을 개선할 수 있다.

Description

반도체 소자의 접촉구 형성 방법{a manufacturing method of contact holes of semiconductor devices}
본 발명은 반도체 소자의 접촉구 형성 방법에 관한 것으로서, 더욱 상세하게는 누설 전류 감소와 접촉 저항 최소화를 위한 접촉구 형성 방법에 관한 것이다.
최근, 반도체 회로는 그 크기가 더욱 감소됨에 따라, 집적 회로에서의 배선을 다층화하고, 이 배선들을 접촉구를 통해 연결하는 다층 배선 방법이 주로 사용되고 있다. 그러나, 소자의 크기가 감소할수록 배선간의 교차부인 접촉구를 형성하는 과정에서 접촉구 패턴의 오정렬(misalign)이 쉽게 발생한다.
그러면 종래의 기술에 따른 반도체 소자의 접촉구를 보여주는 단면도인 도 1을 참고로 하여 종래의 기술에 따른 접촉구 형성 방법에 대하여 설명한다.
도 1에 도시한 바와 같이, 실리콘 기판(1) 위에 소자 분리 영역으로 필드 산화막(2)이 채워진 STI(shallow trench isolation)를 형성한 다음, 게이트(3)를 형성하고 게이트(3) 측벽에 질화막(4)을 형성한다. 소오스/드레인(5)을 형성한 후 스퍼터링 방법으로 기판 전면에 티타늄을 증착한다. 실리사이드 공정을 통해 티타늄 실리사이드(TiSi)(6)를 형성하고 티타늄 실리사이드(6)가 형성되지 않은 부분의 티타늄은 제거한다. 다음, 질화막(7)을 증착하고 BPSG(borophospho-silicate glass)와 같은 물질로 PMD(poly-metal-dielectric) 산화막(8)을 형성한다. 그 위에 감광막을 도포하고 패터닝하여 감광막 패턴(9)을 형성한다. 감광막 패턴(9)을 마스크로 PMD 산화막(8)과 질화막(7)을 차례로 식각하여 접촉구(C1)를 형성한다.
이러한 종래의 기술에 따른 접촉구 형성 방법에서는 접촉구(C1) 형성을 위한 마스크 패턴인 감광막 패턴(9)이 오정렬될 경우, PMD 산화막(8)과 질화막(7) 식각시에 질화막(7) 하부에 놓인 필드 산화막(2)의 일부가 식각될 수 있으며, 이에 따라 누설 전류가 발생하게 된다.
게다가 PMD 산화막과 질화막을 식각하기 위해 서로 다른 기체를 이용하여 식각하는데, 산화막을 식각할 때 사용하는 C4F8, CF4,SF6와 같은 기체가 산화막을 식각하고 질화막을 만나게 되면 폴리머를 형성하게 된다. 이러한 폴리머는 질화막을 식각할 때 질화막의 식각을 방해하고 또한 접촉 저항을 증가시킨다.
본 발명의 과제는 앞 서 언급한 문제를 해결하기 위한 것으로서, 필드 산화막이 유실되는 것을 막아 전류가 누설되는 것을 방지하는 것이다.
본 발명의 다른 과제는 실리콘 기판 또는 하부 배선과 상부 배선이 접촉하는 통로인 접촉구의 식각 마진을 확보하는 것이다.
본 발명의 다른 과제는 접촉구에서의 접촉 저항을 최소화하는데 있다.
도 1은 종래의 기술에 따른 반도체 소자의 접촉구 단면도이고,
도 2a 내지 도 2e는 본 발명에 따른 접촉구 형성 방법을 공정 순서에 따라 나타낸 단면도이다.
이러한 과제를 해결하기 위한 본 발명에 따른 공정은 반도체 집적 회로 공정에서 반도체 기판에 반도체 소자와 소자 분리영역인 필드 산화막을 형성한 후, 반도체 소자 및 필드 산화막이 형성되어 있는 반도체 기판 위에 질화막을 증착한다. 필드 산화막 상부의 질화막 위에 감광막 패턴을 형성하고 감광막 패턴을 마스크로 질화막을 식각하여 질화막 블럭을 형성한다. 그 위에 PMD 산화막을 형성하고 이를 식각하여 접촉구를 형성한다.
여기서 반도체 소자를 보호하고 오믹 접촉(Ohmic contact)을 위해, 반도체 소자의 상부에 티타늄 실리사이드를 형성하고 그 위에 라이너 산화막을 증착하여 질화막 식각시 티타늄 실리사이드의 손상을 방지할 수 있다. 또한 질화막 블럭은 필드 산화막을 완전히 덮도록 하는 것이 바람직하다.
본 발명에서는 산화막에 대한 식각 선택비가 큰 질화막으로 필드 산화막 위에 블럭을 형성한다. 그러면 접촉구를 형성할 때 접촉구의 오정렬이 발생하더라도 산화막과는 식각 선택비가 있는 질화막 블럭이 필드 산화막을 덮고 있으므로 필드 산화막의 유실을 막을 수 있다. 따라서 다이오드의 누설 전류를 방지할 수 있다.
또한 블럭이 형성될 부분인 필드 산화막 위를 제외한 나머지 부분의 질화막을 식각하기 때문에, 접촉구 부분에는 질화막이 남아 있지 않다. 따라서 접촉구를 형성하기 위해 PMD 산화막만 식각하면 되므로 질화막 식각시 발생하는 접촉구 내의 폴리머 형성을 감소시켜 접촉 저항 특성을 개선할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 공정에 대하여 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 접촉구 형성 방법을 공정 순서에 따라 나타낸 단면도이다.
먼저, 도 2a에 도시한 바와 같이, 종래의 기술에서와 마찬가지로 반도체 기판(1) 위에 소자 분리 영역으로 필드 산화막(2)이 있는 STI를 형성한 다음, 게이트(3)를 형성하고 게이트 측벽에 질화막(4)을 형성한다. 소오스/드레인(5)을 형성한 후 스퍼터링 방법으로 기판 전면에 티타늄을 증착한다. 실리사이드 공정을 통해 티타늄 실리사이드(6)를 형성하고 티타늄 실리사이드(6)가 형성되지 않은 부분의 티타늄은 제거한다.
다음, 도 2b에 도시한 바와 같이, 질화막을 식각하는 다음 단계의 공정에서 티타늄 실리사이드(6)가 손상되는 것을 방지하기 위해 라이너(liner) 산화막(11)을 얇게 증착하고 그 위에 플라스마 화학기상증착법으로 질화막(12)을 증착한다.
이어, 도 2c에 도시한 바와 같이, 질화막(12) 위에 감광막을 도포하고 패터닝하여 필드 산화막(2) 상부의 질화막(12) 위에 감광막 패턴(13)을 형성한다. 이후, 감광막 패턴(13)을 마스크로 하여 증착된 질화막(12)을 식각하여 필드 산화막(2)을 완전히 덮거나 적어도 필드 산화막(2)의 폭과 동일한 폭을 갖도록 질화막 블럭(112)을 형성한다. 이 질화막 블럭(112)은 이후 상부 산화막을 식각하는 공정에서 필드 산화막(2)이 식각되는 것을 방지하기 위한 막이다.
앞 서 언급한 바와 같이, 질화막(12)이 식각되는 동안 감광막 패턴(13)이 형성되어 있지 않은 부분에 얇게 형성되어 있던 라이너 산화막(11)은 제거된다.
다음, 도 2d에 도시한 것처럼, 감광막 패턴(13)을 제거한다.
다음, 도 2e에 도시된 바와 같이, PMD 산화막(14)을 증착하고, 그 위에 감광막을 도포하고 패터닝하여 접촉구 형성을 위한 감광막 패턴(15)을 형성한다. 다음 감광막 패턴(15)을 마스크로 PMD 산화막(14)을 식각하여 접촉구(C2)를 형성한다.
이 때, 식각 기체로는 C4F8, CF4, SF6와 같은 기체를 사용하여 PMD 산화막의 식각만으로 접촉구를 형성할 수 있다.
이와 같이 본 발명에 따른 공정은 종래의 기술에 비하여 다음과 같은 효과가 있다.
산화막과 식각 선택비가 있는 질화막 블럭을 필드 산화막 위에 형성함으로써 접촉구의 오정렬이 발생하더라도 필드 산화막이 유실되는 것을 막을 수 있다. 따라서 다이오드 누설 전류를 방지할 수 있으며 식각 마진이 넓어진다. 또한 블럭 형태의 질화막을 사용하므로 접촉구 부분에는 질화막이 남아있지 않아 접촉구 형성시 PMD 산화막의 1회 식각만으로 접촉구 형성이 가능하다. 따라서 질화막 식각에 따른 폴리머의 발생을 감소시켜 접촉 저항 특성을 개선할 수 있다.

Claims (4)

  1. 반도체 기판에 소오스 및 드레인 영역과 게이트를 가지는 반도체 소자와 소자 분리 영역인 필드 산화막이 형성된 구조에 있어서,
    상기 반도체 소자 및 상기 필드 산화막이 형성되어 있는 상기 반도체 기판 위에 질화막을 증착하는 단계
    상기 필드 산화막 상부의 상기 질화막 위에 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 마스크로 상기 질화막을 식각하여 상기 필드 산화막 위에 질화막 블럭을 형성하는 단계,
    상기 감광막 패턴을 제거하는 단계,
    절연막을 증착하는 단계, 및
    상기 절연막을 식각하여 접촉구를 형성하는 단계를 포함하는 반도체 소자의 접촉구 형성 방법.
  2. 제1항에서,
    상기 소오스 및 드레인 영역과 상기 게이트 표면에 티타늄 실리사이드막을 형성하는 단계 및 상기 티타늄 실리사이드막을 보호하기 위한 식각 방지막인 라이너 산화막을 증착하는 단계를 더 포함하는 반도체 소자의 접촉구 형성 방법.
  3. 제1항에서,
    상기 질화막 블럭이 상기 필드 산화막을 완전히 덮도록 형성하는 반도체 소자의 접촉구 형성 방법.
  4. 제1항에서,
    상기 절연막은 질화막과의 식각 선택비가 큰 산화막인 반도체 소자의 접촉구 형성 방법.
KR1019990016819A 1999-05-11 1999-05-11 반도체 소자의 접촉구 형성 방법 KR100325600B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990016819A KR100325600B1 (ko) 1999-05-11 1999-05-11 반도체 소자의 접촉구 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990016819A KR100325600B1 (ko) 1999-05-11 1999-05-11 반도체 소자의 접촉구 형성 방법

Publications (2)

Publication Number Publication Date
KR20000073501A true KR20000073501A (ko) 2000-12-05
KR100325600B1 KR100325600B1 (ko) 2002-02-25

Family

ID=19584818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990016819A KR100325600B1 (ko) 1999-05-11 1999-05-11 반도체 소자의 접촉구 형성 방법

Country Status (1)

Country Link
KR (1) KR100325600B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030056607A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20040025948A (ko) * 2002-09-17 2004-03-27 아남반도체 주식회사 반도체 소자의 콘택 전극 형성 방법
KR100428627B1 (ko) * 2002-07-25 2004-04-28 아남반도체 주식회사 모스 트랜지스터 제조 방법
KR100478479B1 (ko) * 2002-07-30 2005-03-22 동부아남반도체 주식회사 모스 트랜지스터 제조 방법
KR100772826B1 (ko) * 2001-12-27 2007-11-01 동부일렉트로닉스 주식회사 반도체 소자 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451513B1 (ko) * 2002-05-07 2004-10-06 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09134954A (ja) * 1995-11-08 1997-05-20 Toshiba Microelectron Corp 半導体装置およびその製造方法
JPH09162284A (ja) * 1995-12-07 1997-06-20 Ricoh Co Ltd 半導体装置の製造方法
JPH10233770A (ja) * 1997-02-20 1998-09-02 Fujitsu Ltd 回線秘匿装置
KR100418436B1 (ko) * 1997-06-27 2004-05-03 주식회사 하이닉스반도체 반도체 소자의 콘택 형성 방법
KR100451042B1 (ko) * 1997-06-27 2004-12-03 주식회사 하이닉스반도체 반도체소자의콘택형성방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772826B1 (ko) * 2001-12-27 2007-11-01 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
KR20030056607A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100428627B1 (ko) * 2002-07-25 2004-04-28 아남반도체 주식회사 모스 트랜지스터 제조 방법
KR100478479B1 (ko) * 2002-07-30 2005-03-22 동부아남반도체 주식회사 모스 트랜지스터 제조 방법
KR20040025948A (ko) * 2002-09-17 2004-03-27 아남반도체 주식회사 반도체 소자의 콘택 전극 형성 방법

Also Published As

Publication number Publication date
KR100325600B1 (ko) 2002-02-25

Similar Documents

Publication Publication Date Title
KR100385649B1 (ko) 반도체 장치의 제조방법
KR100325600B1 (ko) 반도체 소자의 접촉구 형성 방법
KR100314648B1 (ko) 반도체소자의제조방법
KR100325599B1 (ko) 반도체 소자의 접촉구 형성 방법
KR100325601B1 (ko) 반도체 소자의 접촉구 형성 방법
KR0168120B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR100539447B1 (ko) 반도체 소자의 금속 배선 형성방법
KR0154190B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR100309474B1 (ko) 금속배선 형성방법
KR100379530B1 (ko) 반도체 소자의 듀얼 다마신 형성방법
KR100497165B1 (ko) 반도체 소자의 금속배선 형성방법
KR100349346B1 (ko) 반도체장치의 배선패턴 형성방법
KR100451492B1 (ko) 반도체소자의콘택홀형성방법
KR100193889B1 (ko) 반도체 소자의 비아홀 형성방법
KR100456421B1 (ko) 반도체 소자의 제조 방법
KR20000056260A (ko) 반도체 장치의 콘택 형성 방법
KR20030049563A (ko) 비아홀 형성방법
KR100304967B1 (ko) 반도체소자의 배선 및 그의 형성방법
KR100237743B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR0147770B1 (ko) 반도체 장치 제조방법
KR100443515B1 (ko) 비아홀 형성 방법
KR20040001538A (ko) 반도체 소자의 자기정렬 콘택 형성방법
KR20010048964A (ko) 다마슨 공정을 이용한 반도체 소자의 구리 배선층 형성방법
KR20050032308A (ko) 반도체 소자의 금속배선 형성방법
KR19980060637A (ko) 반도체 소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee