KR20010047961A - 산화막 마스크를 사용하는 라인 퍼스트 듀얼 다마신 패턴형성방법 - Google Patents
산화막 마스크를 사용하는 라인 퍼스트 듀얼 다마신 패턴형성방법 Download PDFInfo
- Publication number
- KR20010047961A KR20010047961A KR1019990052400A KR19990052400A KR20010047961A KR 20010047961 A KR20010047961 A KR 20010047961A KR 1019990052400 A KR1019990052400 A KR 1019990052400A KR 19990052400 A KR19990052400 A KR 19990052400A KR 20010047961 A KR20010047961 A KR 20010047961A
- Authority
- KR
- South Korea
- Prior art keywords
- resist
- mask
- dual damascene
- pattern
- layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 장치에 관한 것으로, 특히 듀얼 다마신(damascene) 구조를 갖는 구리 배선에 있어서 레지스트의 두께 증감에 따른 콘택 패턴을 안정적으로 형성시키는데 효과적인 산화막 마스크를 사용하는 라인 퍼스트 듀얼 다마신 패턴 형성방법에 관한 것으로, 듀얼 다마신 구조에 있어서, 하부메탈이 형성된 층간 절연막상에 적어도 둘 이상의 절연막과 레지스트 및 마스크용 절연막을 차례로 형성하는 단계와, 상기 마스크용 절연막을 선택적으로 패터닝 하는 단계와, 상기 마스크용 절연막을 이용하여 상기 하부메탈 표면이 소정부분 노출되도록 식각하여 콘택홀을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
Description
본 발명은 반도체 장치에 관한 것으로, 특히 구리 배선의 듀얼 다마신(damascene) 구조를 이용하여 스피드를 향상시키는데 효과적인 라인 퍼스트 듀얼 다마신 패턴 형성방법에 관한 것이다.
일반적으로 알루미늄과 그 합금박막은 전기 전도도가 높고 건식식각에 의한 패턴형성이 우수하며, 실리콘 산화막과의 접착성이 우수한 동시에 비교적 가격이 저렴하여 반도체 회로의 배선 재료로서 널리 사용되어 왔다.
그러나 집적회로의 집적도가 증가함에 따라 반도체 메모리 장치의 경우 단위 셀이 차지하는 면적도 점차 축소되어 결과적으로 셀 내에 배선을 형성할 수 있는 영역의 감소를 초래한다.
따라서, 스피드 향상 및 그 유지를 위해서 구리 배선을 사용하게 되었으나 현재까지는 구리를 직접 식각(direct etch)할 수 없으므로 다마신(damascene) 구조를 형성한 후, CMP 공정을 이용하여 배선을 형성한다.
또한, 공정의 단순화를 위해 콘택과 라인을 별도로 형성하는 싱글 다마신(singe damascene) 구조을 사용하지 않고 라인과 콘택을 동시에 형성하는 듀얼 다마신(dual damascene) 구조를 사용하게 되었다.
듀얼 다마신 구조에 있어서는 라인을 먼저 형성한 후 콘택을 형성하는 방법(line first dual damascene)과 콘택을 먼저 형성한 후 라인을 형성하는 방법(contact first dual damascene)이 있다.
이하, 첨부된 도면을 참조하여 종래의 라인 퍼스트 듀얼 다마신 패턴 형성방법에 대하여 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래의 제 1 실시예에 따른 라인 퍼스트 듀얼 다마신 패턴 형성방법을 나타낸 공정 단면도이고, 도 2a 내지 도 2b는 종래의 제 2 실시예에 따른 라인 퍼스트 듀얼 다마신 패턴 형성방법을 나타낸 공정 단면도이다.
먼저, 도 1a와 도 2a에 도시한 바와 같이 반도체 기판(도면에 도시하지 않음)에 하부메탈(2)이 형성된 층간 절연막(1)을 형성하고, 상기 층간 절연막(1)을 포함한 전면에 제 1, 제 2 절연막(3)(4)을 차례로 형성하고, 상기 제 2 절연막(4)상에 제 1 레지스트를 증착한다.
그리고상기 제 1 레지스트를 선택적으로 패터닝하여 제 1 레지스트 패턴(5)을 형성한 후, 상기 제 1 레지스트 패턴(5)을 마스크로 이용하여 상기 제 2 절연막(4)을 선택적으로 식각 제거한다.
이어, 도 1b에 도시한 바와 같이 상기 제 1 레지스트 패턴(5)을 제거한 후, 상기 제 2 절연막(4)을 포함한 전면에 제 2 레지스트(6)를 증착한다.
이때, 상기 제 2 레지스트(6)는 다마신 깊이보다 낮은 두께로 형성되며, 상기 제 2 레지스트(6)는 다마신 굴곡에 의해 평탄화 되지 않는다.
이어서, 노광 및 현상공정을 이용하여 상기 제 2 레지스트(6)를 선택적으로 패터닝하여 제 2 레지스트 패턴(6)을 형성한다.
이때, 상기 노광 및 현상공정에 있어서, 상기 제 2 레지스트 패턴(6)에 사입사 문제가 발생한다.
한편, 도 2b에 도시한 바와 같이 상기 제 1 레지스트 패턴(5)을 제거한 후, 상기 제 2 절연막(4)을 포함한 전면에 코팅 불량 방지를 위해 제 2 레지스트(6)를 증착한 후, 평탄화 공정을 이용하여 평탄화 시킨다.
이때, 상기 제 2 레지스트(6)는 다마신 깊이 이상의 두께로 증착하여 충분히 평탄화시킬 수 있다.
이어, 노광 및 현상공정을 이용하여 상기 제 2 레지스트(6)를 선택적으로 패터닝하여 제 2 레지스트 패턴(6)을 형성한다.
이때, 노광 및 현상공정에 있어서, 표면의 평탄화를 위해 다마신 깊이보다 두꺼운 두께(통상 3㎛이상의 두께)를 갖는 레지스트의 분해시 분해율이 부족하여 상기 제 2 레지스트 패턴(6)의 콘택 오픈이 되지 않는다.
이어서, 도 1c에 도시한 바와 같이 상기 제 2 레지스트 패턴(6)를 마스크로 이용하여 상기 제 1 절연막(3)을 선택적으로 식각 제거하여 듀얼 다마신 구조를 갖는 콘택홀(7)을 형성한 후, 상기 제 2 레지스트 패턴(6)를 제거한다.
이후, 도면에는 도시하지 않았지만 상기 콘택홀(7)을 포함한 전면에 금속을 증착한 후, 화학 기계적 경연연마(Chemical Mechanical Polishing : CMP)공정을 이용하여 상기 콘택홀(7)에 구리 배선을 형성한다.
이상에서 설명한 바와 같이 종래의 라인 퍼스트 듀얼 다마신 패턴 형성방법에 있어서는 콘택 깊이가 깊어질수록 사입사로 인한 콘택 프로파일(contact profile)이 휘어지는 현상이 발생한다.
또한, 코팅 불량방지를 위해 레지스트의 두께를 증가시킴으로써 노광 및 현상 능력이 떨어져 패턴이 형성되지 않는다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 듀얼 다마신 구조를 갖는 공정에 있어서, 레지스트의 두께 증감에 따른 콘택 패턴을 안정적으로 형성시키는데 적당하도록 한 산화막 마스크를 사용하는 라인 퍼스트 듀얼 다마신 패턴 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래의 제 1 실시예에 따른 라인 퍼스트 듀얼 다마신 패턴 형성방법을 나타낸 공정 단면도
도 2a 내지 도 2b는 종래의 제 2 실시예에 따른 라인 퍼스트 듀얼 다마신 패턴 형성방법을 나타낸 공정 단면도
도 3a 내지 도 3d는 본 발명의 산화막 마스크를 사용하는 라인 퍼스트 듀얼 다마신 패턴 형성방법을 나타낸 공정 단면도
<도면의 주요 부분에 대한 부호의 설명>
31 : 층간 절연막 32 : 하부 메탈
33 : 제 1 절연막 34 : 제 2 절연막
35 ; 제 1 레지스트 36 : 제 2 레지스트
37 : 제 3 절연막 38 : 제 3 레지스트
39 : 콘택홀
이와 같은 목적을 달성하기 위한 본 발명의 산화막 마스크를 사용하는 라인 퍼스트 듀얼 다마신 패턴 형성방법은 듀얼 다마신 구조에 있어서, 하부메탈이 형성된 층간 절연막상에 적어도 둘 이상의 절연막과 레지스트 및 마스크용 절연막을 차례로 형성하는 단계와, 상기 마스크용 절연막을 선택적으로 패터닝 하는 단계와, 상기 마스크용 절연막을 이용하여 상기 플러그 표면이 소정부분 노출되도록 식각하여 콘택홀을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이 특징의 바람직한 실시예에 있어서 상기 마스크용 절연막은 PE-OX, USG, TEOS, SOG등을 이용한다.
또한, 이 특징의 바람직한 실시예에 있어서 상기 레지스트들은 i-line, DUV, ArF용을 이용한다.
이하, 첨부된 도면을 참조하여 본 발명의 산화막 마스크를 사용하는 라인 퍼스트 듀얼 다마신 패턴 형성방법에 대하여 보다 상세히 설명하면 다음과 같다.
도 3a 내지 도 3d는 본 발명의 산화막 마스크를 사용하는 라인 퍼스트 듀얼 다마신 패턴 형성방법을 나타낸 공정 단면도이다.
도 3a에 도시한 바와 같이 반도체 기판(도면에 도시하지 않음)에 하부메탈(32)이 형성된 층간 절연막(31)을 형성하고, 상기 층간 절연막(31)을 포함한 전면에 제 1, 제 2 절연막(33)(34) 및 제 1 레지스트(35)를 차례로 형성한 후, 상기 제 1 레지스트(35)를 포지티브형으로 선택적으로 패터닝하여 제 1 레지스트 패턴(35)을 형성한다.
이어, 상기 제 1 레지스트 패턴(35)를 마스크로 이용하여 상기 제 2 절연막(34)을 식각 제거한다.
도 3b에 도시한 바와 같이 상기 제 1 레지스트 패턴(35)를 제거한 후, 상기 제 2 절연막(34)을 포함한 전면에 코팅 불량 방지를 위해 제 2 레지스트(36)를 형성한다.
이때, 상기 제 2 레지스트(36)는 다마신 깊이 이상의 두께로 증착하므로 충분히 평탄화시킬 수 있으며, i-line, DUV, ArF용을 사용한다.
그리고 상기 제 2 레지스트(36)상에 제 3 절연막(37), 제 3 레지스트(38)를 차례로 형성한다.
이때, 상기 제 3 절연막(37)은 PE-OX, USG, TEOS, HDP, SOG등를 사용하고, 상기 제 3 레지스트(38)는 i-line, DUV, ArF용을 사용한다.
이어서, 도 3c에 도시한 바와 같이 노광 및 현상공정을 이용하여 상기 제 3 레지스트(38)를 선택적으로 패터닝한 후, 상기 제 3 레지스트(38)를 마스크로 이용하여 상기 제 3 절연막(37)을 식각 제거한다.
그리고 상기 제 3 절연막(37)을 마스크로 하여 상기 제 2 레지스트(36)를 식각 제거하여 제 2 레지스트 패턴(36)을 형성한다.
여기서, 상기 제 3 절연막(37)을 마스크로 하여 제 2 레지스트 패턴(36)를 형성하므로 노광 및 현상공정에 있어서 제 2 레지스트 패턴(36)에 사입사 문제가 발생하지 않는다.
이어, 도 3d에 도시한 바와 같이 상기 제 3 절연막(37)과 상기 제 2 레지스트 패턴(36)을 마스크로 이용하여 상기 하부메탈(32) 표면이 소정부분 노출되도록 상기 제 1 절연막(33)을 선택적으로 식각 제거하여 듀얼 다마신 구조를 갖는 콘택홀(39)을 형성한다. 그리고 상기 제 2 레지스트 패턴(36)을 제거한다.
이때, 상기 제 3 절연막(37)은 제 1 절연막(33)의 콘택홀 식각시 함께 제거된다.
이후, 도면에는 도시하지 않았지만 상기 콘택홀(39)을 포함한 전면에 금속을 증착한 후, 화학 기계적 경연연마(Chemical Mechanical Polishing : CMP)공정을 이용하여 상기 콘택홀(39)에 구리 배선을 형성한다.
이상에서 설명한 바와 같이 본 발명의 산화막 마스크를 사용하는 라인 퍼스트 듀얼 다마신 패턴 형성방법에 있어서는 다음과 같은 효과가 있다.
마스크용 절연막을 이용하여 레지스트 패턴을 형성하므로 노광 및 현상공정으로 인한 레지스트 패턴에 사입사 문제가 발생하지 않아 안정적인 콘택 패턴을 형성할 수 있다.
또한, 사입사 현상을 방지하기 위해 다마신 깊이 이상의 두께로 갖는 레지스트에 있어서 노광 및 현상공정을 이용하여 레지스트 패턴을 형성하지 않고 마스크 절연막을 이용하여 레지스트 패턴을 형성하므로 보다 안정적인 콘택 패턴을 형성할 수 있다.
따라서, 스피드 및 그 유지를 위해 듀얼 다마신 구조를 갖는 구리 배선 형성시 보다 안정적인 콘택 패턴을 형성하므로 신뢰성을 향상시킬 수 있다.
Claims (3)
- 듀얼 다마신 구조에 있어서,하부메탈이 형성된 층간 절연막상에 적어도 둘 이상의 절연막과 레지스트 및 마스크용 절연막을 차례로 형성하는 단계와;상기 마스크용 절연막을 선택적으로 패터닝 하는 단계와;상기 마스크용 절연막을 이용하여 상기 하부메탈 표면이 소정부분 노출되도록 식각하여 콘택홀을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 산화막 마스크를 사용하는 라인 퍼스트 듀얼 다마신 패턴 형성방법.
- 제 1 항에 있어서,상기 마스크용 절연막은 PE-OX, USG, TEOS, HDP, SOG을 이용하는 것을 특징으로 하는 산화막 마스크를 사용하는 라인 퍼스트 듀얼 다마신 패턴 형성방법.
- 제 1 항에 있어서,상기 레지스트들은 i-line, DUV, ArF용을 이용하는 것을 특징으로 하는 산화막 마스크를 사용하는 라인 퍼스트 듀얼 다마신 패턴 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990052400A KR20010047961A (ko) | 1999-11-24 | 1999-11-24 | 산화막 마스크를 사용하는 라인 퍼스트 듀얼 다마신 패턴형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990052400A KR20010047961A (ko) | 1999-11-24 | 1999-11-24 | 산화막 마스크를 사용하는 라인 퍼스트 듀얼 다마신 패턴형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010047961A true KR20010047961A (ko) | 2001-06-15 |
Family
ID=19621572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990052400A KR20010047961A (ko) | 1999-11-24 | 1999-11-24 | 산화막 마스크를 사용하는 라인 퍼스트 듀얼 다마신 패턴형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010047961A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100412195B1 (ko) * | 2001-12-29 | 2003-12-24 | 주식회사 하이닉스반도체 | 반도체 소자의 듀얼 다마신 패턴 형성 방법 |
| KR100459062B1 (ko) * | 2001-12-28 | 2004-12-03 | 동부전자 주식회사 | 반도체 제조 공정에서의 콘택트 홀 형성 방법 |
| KR100462758B1 (ko) * | 2002-05-02 | 2004-12-20 | 동부전자 주식회사 | 구리 듀얼 다마신을 위한 포토 공정 |
-
1999
- 1999-11-24 KR KR1019990052400A patent/KR20010047961A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100459062B1 (ko) * | 2001-12-28 | 2004-12-03 | 동부전자 주식회사 | 반도체 제조 공정에서의 콘택트 홀 형성 방법 |
| KR100412195B1 (ko) * | 2001-12-29 | 2003-12-24 | 주식회사 하이닉스반도체 | 반도체 소자의 듀얼 다마신 패턴 형성 방법 |
| KR100462758B1 (ko) * | 2002-05-02 | 2004-12-20 | 동부전자 주식회사 | 구리 듀얼 다마신을 위한 포토 공정 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6319821B1 (en) | Dual damascene approach for small geometry dimension | |
| KR20010047961A (ko) | 산화막 마스크를 사용하는 라인 퍼스트 듀얼 다마신 패턴형성방법 | |
| KR100460064B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100514523B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100458594B1 (ko) | 반도체 소자 제조 방법 | |
| KR100257762B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| US6284645B1 (en) | Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process | |
| KR100759256B1 (ko) | 감광막 스페이서를 이용한 듀얼 다마신 패턴 형성방법 | |
| KR100571406B1 (ko) | 반도체 소자의 금속배선 제조 방법 | |
| KR100578223B1 (ko) | 반도체소자의 듀얼대머신 형성방법 | |
| KR100578222B1 (ko) | 반도체소자에서의 개선된 듀얼 대머신 공정 | |
| KR100365936B1 (ko) | 반도체소자의비아콘택형성방법 | |
| KR100281147B1 (ko) | 콘택홀 형성방법 | |
| KR100356816B1 (ko) | 반도체장치의 콘택 및 배선 형성방법 | |
| KR20010003687A (ko) | 반도체소자에서의 개선된 듀얼 대머신 공정 | |
| KR20030055802A (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법 | |
| KR100410810B1 (ko) | 반도체장치의다층금속배선형성방법 | |
| KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 | |
| KR20020002931A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20040069790A (ko) | 반도체 소자의 다층배선 구조 제조방법 | |
| KR20010011118A (ko) | 유기계 저유전막을 금속간 절연막으로 사용한 반도체소자의 금속 배선 형성방법 | |
| KR20030080552A (ko) | 플러그 형성 방법 및 이 플러그를 갖는 반도체 소자 | |
| KR20050005961A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR19990003046A (ko) | 반도체소자의 평탄화방법 | |
| KR20010008565A (ko) | 단일 상감법을 이용한 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |