KR0172774B1 - 반도체 소자의 접촉창 형성방법 - Google Patents

Abstract

본 발명은 절연막을 선택식각하여 상기 절연막 하부의 전도층의 소정부위가 노출되도록 하는 반도체 소자의 접촉창 형성방법에 있어서, 상기 절연막 상부에 실리사이드막을 형성하는 제1단계;접촉창 마스크를 이용하여 상기 실리사이드막을 선택식각하여 상기 절연막의 소정 부위를 노출시키는 제2단계;패터닝된 상기 실리사이드막 측벽 하부로 언더컷이 발생하도록 노출된 상기 절연막을 등방성 부분 건식식각하는 제3단계;잔류하는 상기 절연막을 비등방성 건식식각하는 제4단계;상기 실리사이드막을 제거하는 제5단계를 포함하여 이루어지는 것을 특징으로 한다.

Description

반도체 소자의 접촉창 형성방법

제1도는 종래기술에 의해 반도체 소자의 접촉창이 형성된 상태를 나타내는 단면도.

제2a도 내지 제2e도는 본 발명의 일실시예에 따른 반도체 소자의 접촉창 형성 공정도.

* 도면의 주요부분에 대한 부호의 설명

1 : 실리콘기판 2 : BPSG막

3 : 텅스텐 실리사이드막 4 : 콘택 마스크

5 : 폴리머

본 발명은 반도체 소자 제조시 상·하부간의 전기적 접속을 위해 층간 절연막의 일정 부위를 제거하여 하부 전도층을 노출시키는 반도체 소자의 접촉창 형성방법에 관한 것이다.

첨부된 도면 제1도는 종래 기술에 의해 콘태홀이 형성된 상태를 나타내는 단면도로서, 먼저, 실리콘기판(1) 상에 절연막인 BPSG(Boro Phospho Silicate Glass)막(2)을 증착하고, 식각장벽 역할을 하는 콘택 마스크(4)를 형성한 후, 등방성 부분 습식식각을 통해 언더켓(Under Cut) 부위를 형성하고, 이어서 비등방성 건식식각을 통한 콘택식각한 후의 상태를 나타낸 것으로, 콘택 마스크 및 콘택홀 외벽에 폴리머(Polymer)(5)가 형성되고 콘택홀이 경사져 있음을 알 수 있다.

그러나, 반도체 소자의 집적도가 높아질수록 접촉창의 선폭은 미세해지고, 또 마스크 공정시 완전한 현상(Develope)이 이루어지기 어려워 감광막 패턴의 측벽에 스컴(Scum)이 남게 된다. 이러한 상태에서 습식식각을 수행하게 되면 산화막과 감광막의 식각 선택비가 매우 큰 습식식각의 특성으로 인해 접촉창 형성에 실패하는 현상이 빈번히 발생하게 된다. 또한 습식식각에 의해 언더컷 되는 영역이 소자의 공정 여유분보다 커서 주위의 접촉창 형성에 지장을 주는 등의 한계가 있다.

그리고, 비등방성 건식식각시에 에천트(Echant)로 사용되는 CF₄+ CHF₃+ Ar과 감광막의 탄소(C) 성분이 반응하여 폴리머(Polymer)를 형성하게 된다. 형성된 폴리머는 콘택 식각시 접촉창의 식각을 방해하여 접촉창 하부로 갈수록 선폭이 줄어들게 되어 접촉창을 경사지게 하고, 또 콘택 저항(Rs)을 증가시키는 등의 문제점이 있다.

상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 건식식각을 통해 언더컷 부분을 형성할 수 있고, 또 비등방성 건식식각시 폴리머가 형성되는 것을 방지하는 반도체 소자의 접촉창 형성방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은 절연막을 선택식각하여 상기 절연막 하부의 전도층의 소정부위가 노출되도록 하는 반도체 소자의 접촉창 형성방법에 있어서, 상기 절연막 상부에 실리사이드막을 형성하는 제1단계; 접촉창 마스크를 이용하여 상기 실리사이드막을 선택식각하여 상기 절연막의 소정부위를 노출시키는 제2단계; 패터닝된 상기 실리사이드막 측벽 하부로 언더컷이 발생하도록 노출된 상기 절연막을 등방성 부분 건식식각하는 제3단계; 잔류하는 상기 절연막을 비등방성 건식식각하는 제4단계; 상기 실리사이드막을 제거하는 제5단계를 포함하여 이루어지는 것을 특징으로 한다.

이하, 첨부된 도면 제2a도 내지 제2e도를 참조하여 본 발명의 일실시예를 상술한다.

먼저, 제2a도에 도시된 바와 같이 실리콘기판(1)상에 층간절연막인 BPGS막(2)을 증착하고, 다시 전체구조 상부에 이후의 공정에서 식각장벽 역할을 하는 텅스텐 실리사이드막(3)을 증착한 후, 상기 텅스텐 실리사이드막(3)상에 콘택 마스크(4)를 형성한다. 이때, 상기 텅스텐 실리사이드막(3)은 티타늄 실리사이드막으로 대신할 수 있으며, 이후의 제거공정시를 고려하여 가능한 한도 내에서 얇게 증착하는 것이 좋다.

다음으로, 제2b도에 도시된 바와 같이 노출된 텅스텐 실리사이드막(3)을 식각하고, 콘택 마스크(4)를 제거한다. 여기서, 텅스텐 실리사이드막(3)의 식각은 과도식각을 통해 충분히 식각해내는데, 이는 감광막에 발생하는 스컴을 고려한 것이다.

이어서, 제2c도는 CF₂+ O₂플라즈마(Plasma)를 이용한 등방성 건식식각으로 절연막을 부분식각하여 언더컷 부위를 형성한 상태를 나타내는 것이다. 이때, O₂가스는 CF₄가스의 측면 에치를 활성화시키며 고밀도 플라즈마(HDP : High Density Plasma)상태에서는 언더컷을 유발하며, 이러한 공정은 감광막(콘택 마스크) 제거 공정이 이루어지는 뱃치(BATCH)형 감광막 제거기에서 공정이 가능하다.

다음으로, 제2d도에 도시된바와 같이 상기 텅스텐 실리사이드막(3)을 식각장벽으로 CF₄+ CHF₃+ Ar 플라즈마에 의한 비등방성 건식식각을 실시한다. 감광막을 콘택 마스크로 사용할때는, 에천트(Echant)로 사용되는 CF₄+ CHF₃+ Ar과 감광막의 탄소(C) 성분이 반응하여 폴리머(Polymer)를 형성하게 되고, 형성된 폴리머는 콘택 식각시 접촉창의 식각을 방해하여 접촉창 하부로 갈수록 선폭이 줄어들게 되어 접촉창을 경사지게 한다. 그러나 본발명은 산화막과 텅스텐 실리사이드막의 식각 선택비가 상당히 높다는데 착안하여 감광막 대신에 텅스텐 실리사이드막(3)을 사용함으로써 이러한 현상을 방지할 수 있다.

끝으로, 제2e도는 SF₆+ He + 또는 SF₆+ Ar 플라즈마를 사용하여 텅스텐 실리사이드막(3)을 제거하여 콘택홀을 형성한 상태를 나타낸 것이다.

상기와 같이 본 발명은 반도체 소자의 접촉창 형성시에 식각장벽으로 감광막이 아닌 다른 물질을 사용함으로써 건식식각에 의한 언더컷 에치를 가능하게 하여, 종래의 접촉창 형성시 야기되던 폴리머 형성 및 폴리머에 의해 접촉창 하부 선폭이 줄어드는 문제, 콘택부위가 노출되지 않는 현상등을 해결할 수 있다. 그리고, 실리사이드와 산화막의 큰 식각선택비로 인해 마스크 제거시 산화막의 손실을 줄일 수 있으며, 또한 언더컷 크기가 작아서 공정 여유분이 넓어지고 습식식각공정을 배제함으로써 식각장비의 절감하고 안전성을 높이는 효과가 있다.

Claims (7)

1. 절연막을 선택식각하여 상기 절연막 하부의 전도층의 소정부위가 노출되도록 하는 반도체 소자의 접촉창 형성방법에 있어서, 상기 절연막 상부에 실리사이드막을 형성하는 제1단계; 접촉창 마스크를 이용하여 상기 실리사이드막을 선택식각하여 상기 절연막의 소정부위를 노출시키는 제2단계; 패터닝된 상기 실리사이드막 측벽 하부로 언더컷이 발생하도록 노출된 상기 절연막을 등방성 부분 건식식각하는 제3단계; 잔류하는 상기 절연막을 비등방성 건식식각하는 제4단계; 상기 실리사이드막을 제거하는 제5단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 접촉창 형성방법.
2. 제1항에 있어서, 상기 실리사이드막은 텅스텐 실리사이드막 또는 티타늄 실리사이드막 중 하나인 것을 특징으로 하는 반도체 소자의 접촉창 형성방법.
3. 제1항에 있어서, 상기 제3단계는 CF₂+ O₂플라즈마에 의한 등방성 건식식각으로 이루어지는 것을 특징으로 하는 반도체 소자의 접촉창 형성방법.
4. 제1항에 있어서, 상기 제4단계는 CF₄+ CHF₃+ Ar 플라즈마에 의한 비등방성 건식식각으로 이루어지는 것을 특징으로 하는 반도체 소자의 접촉창 형성방법.
5. 제1항에 있어서, 상기 제5단계는 SF₆+ He 또는 SF₆+ Ar 플라즈마 중 하나를 사용하여 이루어지는 것을 특징으로 하는 반도체 소자의 접촉창 형성방법.
6. 제1항에 있어서, 상기 제2단계에서 상기 선택식각은 상기 절연막이 부분식각되도록 과도식각하여 이루어지는 것을 특징으로 하는 반도체 소자의 접촉창 형성방법.
7. 제4항에 있어서, 상기 등방성 건식식각은 뱃치형 감광막 제거장치에서 이루어지는 것을 특징으로 하는 반도체 소자의 접촉창 형성방법.