KR100265010B1 - 반도체 소자의 콘택 홀 형성 방법 - Google Patents

반도체 소자의 콘택 홀 형성 방법 Download PDF

Info

Publication number
KR100265010B1
KR100265010B1 KR1019980019183A KR19980019183A KR100265010B1 KR 100265010 B1 KR100265010 B1 KR 100265010B1 KR 1019980019183 A KR1019980019183 A KR 1019980019183A KR 19980019183 A KR19980019183 A KR 19980019183A KR 100265010 B1 KR100265010 B1 KR 100265010B1
Authority
KR
South Korea
Prior art keywords
etching
contact hole
polysilicon layer
forming
semiconductor device
Prior art date
Application number
KR1019980019183A
Other languages
English (en)
Other versions
KR19990086277A (ko
Inventor
남기원
하정우
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019980019183A priority Critical patent/KR100265010B1/ko
Publication of KR19990086277A publication Critical patent/KR19990086277A/ko
Application granted granted Critical
Publication of KR100265010B1 publication Critical patent/KR100265010B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 반도체 소자의 콘택 홀 형성 방법에 관한 것으로, 특히 자기정렬식각 방법으로 콘택 홀 형성시 발생되는 숄더의 손상으로 인한 단락을 방지할 수 있는 방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
종래의 자기정렬식각 방법에 의한 콘택 홀 형성 공정은 공정이 복잡할 뿐만 아니라, 식각 장벽층으로 이용되는 질화막의 숄더 부분이 손상되어 하부의 전도층을 노출시키므로 전도층의 단락을 유발시키는 문제점이 발생한다.
3. 발명의 해결 방법의 요지
식각 장벽층으로 이용되는 질화막을 스페이서 형태로 형성하여 질화막의 숄더 부분 두께가 증가되도록 한다.
4. 발명의 중요한 용도
반도체 소자의 콘택 홀 형성 공정.

Description

반도체 소자의 콘택 홀 형성 방법
본 발명은 반도체 소자의 콘택 홀 형성 방법에 관한 것으로, 특히 자기정렬식각(Self Align Etch) 방법으로 콘택 홀 형성시 발생되는 숄더(shoulder)의 손상(broken)으로 인한 단락(short)을 방지할 수 있는 방법에 관한 것이다.
반도체 소자가 고집적화 되어감에 따라 콘택 홀 형성 공정에서는 감광막 패턴 또는 식각 공정 마진(etch process margin)의 확보가 문제점으로 대두된다. 콘택 홀 형성을 위한 감광막 패턴 이나 식각 공정 마진을 축소시키는데는 한계가 있기 때문이다. 따라서 위와 같은 문제점을 극복하고자 자기정렬식각 방법으로 콘택 홀을 형성하고 있다. 그러나 자기정렬식각 방법은 공정이 복잡할 뿐만 아니라, 식각 장벽층으로 사용되는 질화막과 산화막의 식각 선택비가 낮아 질화막의 숄더 부분이 쉽게 손상되는 단점이 있다.
도 1a 및 도 1b에 도시된 실시 예를 통하여 종래 자기정렬식각 방법의 문제점을 상세히 설명하고자 한다.
도 1a는 반도체 기판(11) 상부에 게이트 전극(12)을 형성하고, 층간절연막(13), 질화막(14) 및 산화막(15)을 순차로 형성한 단면도이다.
도 1b는 감광막 패턴(도시 안됨)을 이용하여 산화막(15)을 식각하고, 질화막(14)을 장벽층으로 이용하여 자기정렬식각 되도록 콘택 홀을 형성한 단면도이다. 그러나 산화막(15)과 질화막(14)의 식각 선택비가 낮아 오정렬이 발생할 경우 질화막(14)의 숄더 부분이 쉽게 손상되는 단점이 있다. 따라서 질화막(14)의 솔더 부분 손상으로 인하여 노출된 층간절연막(13)은 더욱 빠르게 식각되어 하부의 게이트 전극(12)을 노출시킨다.
위와 같은 질화막(14)의 손상을 방지하기 위해서는 질화막(14)을 더욱 두껍게 형성하거나, 콘택 식각시 다량의 폴리머(polymer)가 발생되도록 하는 방법이 있으나, 질화막(14)을 더욱 두껍게 형성할 경우 콘택 홀 형성을 위한 식각 공정 시간이 증가되어 역시 숄더 부분의 손상을 피할 수 없다. 또한 콘택 식각시 다량의 폴리머가 발생되도록 하는 경우 과다한 폴리머로 인하여 콘택 홀이 다시 매립되는 문제점이 있다.
따라서, 본 발명은 식각 장벽층의 손상을 극복하여 자기정렬식각 방법으로 콘택 홀을 형성함으로써 고집적 반도체 소자를 제조할 수 있도록 하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 콘택 홀 형성 방법은, 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판 상부에 층간절연막, 산화막 및 폴리실리콘층을 순차로 형성하는 단계와, 감광막 패턴을 마스크로 하여 상기 층간절연막이 노출되도록 폴리실리콘층 및 산화막을 순차로 식각하되, 상기 산화막은 등방성으로 식각되어 측벽이 오목한 형태가 되도록 하는 단계와, 전체 구조 상부에 질화막을 형성한 후, 건식 식각을 실시하여 질화막이 상기 오목하게 형성된 산화막 측벽에 스페이서 형태로 형성되도록 하는 단계와, 상기 폴리실리콘층을 제거한 후, 전체 구조 상부에 평탄화막을 형성하는 단계와, 감광막 패턴을 마스크로 상기 반도체 기판이 노출되는 시점까지 불소계 가스를 이용한 건식 식각을 실시하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 및 도 1b는 종래의 방법에 의한 반도체 소자의 콘택 홀 형성 방법을 설명하기 위해 순차로 도시한 단면도.
도 2a 내지 도 2f는 본 발명에 의한 반도체 소자의 콘택 홀 형성 방법을 설명하기 위해 순차로 도시한 단면도.
<도면의 주요 부분에 대한 부호 설명>
11 및 21 : 반도체 기판 12 및 22 : 게이트 전극
13 및 23 : 층간절연막 14 : 질화막
15 및 24 : 산화막 25 : 폴리실리콘층
20 및 28 : 감광막 패턴 27 : 평탄화막
26 : 질화막
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2a 내지 도 2f는 본 발명에 의한 반도체 소자의 콘택 홀 형성 방법을 설명하기 위한 실시 예를 순차로 도시한 단면도이다.
도 2a는 게이트 전극(22)이 형성된 반도체 기판(21) 상에 층간절연막(23), 산화막(24) 및 폴리실리콘층(25)을 순차로 형성한 후, 감광막 패턴(20)을 형성한 단면도이다. 산화막(24)은 PSG 또는 BPSG와 같은 식각율이 빠른 물질을 사용하여 300∼3,000Å의 두께로 형성하고, 폴리실리콘층(25)은 1,000Å 이하가 되도록 형성한다. 이때 형성된 산화막(24)의 두께에 따라 이후 식각 장벽층으로 이용되는 질화막의 두께가 결정된다.
도 2b는 상기 감광막 패턴(20)을 마스크로 하여 층간절연막(23)이 노출되도록 폴리실리콘층(25) 및 산화막(24)을 식각한 단면도이다. 이때 폴리실리콘층(25)의 식각은 염소(chlorine)계 가스를 이용한 건식 식각을 이용하고, 산화막(24)의 식각은 BOE 용액 또는 HF 용액을 이용한 습식 식각을 이용한다. 한편, 습식 식각 공정으로 식각된 산화막(24)은 등방성으로 식각되어 측면이 오목하게 형성된다. 따라서 상부의 폴리실리콘층(25)은 길이 A 만큼 돌출된다. 길이 A는 상기 습식 식각 공정의 시간에 의해 조절된다.
이후 공정으로 도 2c와 같이 전체 구조 상부에 질화막(26)을 증착한다.
도 2d는 불소(fluorine)계 가스를 이용한 건식 식각 공정으로 질화막(26)을 식각하여, 상기 질화막(26)이 오목한 산화막(24) 측면에 스페이서 형태로 형성되도록 한 후, 폴리실리콘층(25)을 제거한 단면도이다. 폴리실리콘층(25)의 제거는 염소계 가스에 불소계 가스를 첨가하여 건식 식각 방법으로 실시한다.
도 2e는 전체 구조 상부에 BPSG와 같은 절연막을 사용하여 평탄화막(27)을 형성한 후, 감광막 패턴(28)으로 콘택 홀 영역을 정의한 단면도이다.
이후 공정으로 도 2f와 같이, 불소계 가스를 이용한 건식 식각 공정으로 반도체 기판(21)이 노출되는 시점까지 식각하여 콘택 홀을 형성한다.
상술한 바와 같이 본 발명에 의하면, 종래의 기술에서 손상되는 질화막의 숄더 부위에만 두꺼운 질화막을 형성하므로 종래 기술의 문제점을 극복할 수 있으며, 종래의 질화막 제거를 위한 2 단계의 식각 공정을 1 단계의 식각 공정으로 줄일 수 있어 공정을 단순화 할 수 있는 탁월한 효과가 있다. 또한 산화막 형성시 그 두께를 제어하여 스페이서 형태의 질화막 두께를 용이하게 제어할 수 있다.

Claims (9)

  1. 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판 상부에 층간절연막, 산화막 및 폴리실리콘층을 순차로 형성하는 단계와,
    감광막 패턴을 마스크로 하여 상기 층간절연막이 노출되도록 폴리실리콘층 및 산화막을 순차로 식각하되, 상기 산화막은 등방성으로 식각되어 측벽이 오목하게 되도록 하는 단계와,
    전체 구조 상부에 질화막을 형성한 후, 건식 식각을 실시하여 질화막이 상기 오목하게 형성된 산화막 측벽에 스페이서 형태로 형성되도록 하는 단계와,
    상기 폴리실리콘층을 제거한 후, 전체 구조 상부에 평탄화막을 형성하는 단계와,
    감광막 패턴을 마스크로 상기 반도체 기판이 노출되는 시점까지 건식 식각을 실시하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택 홀 형성 방법.
  2. 제 1 항에 있어서,
    상기 산화막은 PSG 및 BPSG 중 적어도 어느 하나를 사용하여 300 Å 내지 3,000 Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 콘택 홀 형성 방법.
  3. 제 1 항에 있어서,
    상기 폴리실리콘층은 1,000 Å 이하인 것을 특징으로 하는 반도체 소자의 콘택 홀 형성 방법.
  4. 제 1 항에 있어서,
    상기 폴리실리콘층의 식각은 염소계 가스를 이용한 건식 식각인 것을 특징으로 하는 반도체 소자의 콘택 홀 형성 방법.
  5. 제 1 항에 있어서,
    상기 산화막의 식각은 BOE 용액 및 HF 용액중 어느하나를 이용한 습식 식각인 것을 특징으로 하는 반도체 소자의 콘택 홀 형성 방법.
  6. 제 1 항에 있어서,
    상기 질화막의 건식 식각은 불소계 가스를 이용하는 것을 특징으로 하는 반도체 소자의 콘택 홀 형성 방법.
  7. 제 1 항에 있어서,
    상기 폴리실리콘층의 제거는 염소계 가스에 불소계 가스를 첨가하여 건식 식각 방법으로 실시되는 것을 특징으로 하는 반도체 소자의 콘택 홀 형성 방법.
  8. 제 1 항에 있어서,
    상기 평탄화막은 BPSG인 것을 특징으로 하는 반도체 소자의 콘택 홀 형성 방법.
  9. 제 1 항에 있어서,
    상기 반도체 기판이 노출되는 시점까지 실시하는 건식 식각은 불소계 가스를 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 콘택 홀 형성 방법.
KR1019980019183A 1998-05-27 1998-05-27 반도체 소자의 콘택 홀 형성 방법 KR100265010B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980019183A KR100265010B1 (ko) 1998-05-27 1998-05-27 반도체 소자의 콘택 홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980019183A KR100265010B1 (ko) 1998-05-27 1998-05-27 반도체 소자의 콘택 홀 형성 방법

Publications (2)

Publication Number Publication Date
KR19990086277A KR19990086277A (ko) 1999-12-15
KR100265010B1 true KR100265010B1 (ko) 2000-10-02

Family

ID=19537791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019183A KR100265010B1 (ko) 1998-05-27 1998-05-27 반도체 소자의 콘택 홀 형성 방법

Country Status (1)

Country Link
KR (1) KR100265010B1 (ko)

Also Published As

Publication number Publication date
KR19990086277A (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
KR100292820B1 (ko) 반도체 장치의 패드 제조 방법
KR100546152B1 (ko) 반도체소자의콘택형성방법
KR100265010B1 (ko) 반도체 소자의 콘택 홀 형성 방법
KR100219043B1 (ko) 반도체 장치의 소자분리막 형성 방법
KR100403356B1 (ko) 반도체 소자의 미세 콘택 제조 방법
KR100324933B1 (ko) 반도체 소자의 자기정합 콘택홀 형성방법
KR100324935B1 (ko) 반도체 소자의 배선 형성방법
KR100274355B1 (ko) 반도체소자의워드라인형성방법
KR20010109369A (ko) 반도체 장치의 자기 정렬 콘택홀 형성 방법
KR100213203B1 (ko) 콘택홀을 가지는 반도체 장치 및 그의 형성방법
KR100396685B1 (ko) 반도체소자의배선및그제조방법
KR100490299B1 (ko) 플래시 메모리 소자의 제조 방법
KR100257767B1 (ko) 반도체 장치 제조 방법
KR100324934B1 (ko) 반도체 메모리 소자의 제조방법
KR20010008839A (ko) 반도체 장치의 셀프-얼라인 콘택 형성방법
KR100505442B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100231851B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20010038381A (ko) 반도체소자의 컨택 형성방법
KR100227635B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR0147424B1 (ko) 반도체 장치의 자기정렬 콘택 형성방법
KR20020001113A (ko) 반도체소자의 제조방법
KR20020006986A (ko) 반도체 장치의 셀프 얼라인 콘택형성방법
KR20030056607A (ko) 반도체 소자의 제조 방법
KR20010057491A (ko) 반도체소자의 제조방법
KR20050071787A (ko) 반도체 장치의 자기정렬된 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080527

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee