KR20010038381A - 반도체소자의 컨택 형성방법 - Google Patents

반도체소자의 컨택 형성방법 Download PDF

Info

Publication number
KR20010038381A
KR20010038381A KR1019990046340A KR19990046340A KR20010038381A KR 20010038381 A KR20010038381 A KR 20010038381A KR 1019990046340 A KR1019990046340 A KR 1019990046340A KR 19990046340 A KR19990046340 A KR 19990046340A KR 20010038381 A KR20010038381 A KR 20010038381A
Authority
KR
South Korea
Prior art keywords
film
contact
insulating film
etching
insulating layer
Prior art date
Application number
KR1019990046340A
Other languages
English (en)
Other versions
KR100587036B1 (ko
Inventor
정성웅
Original Assignee
박종섭
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업 주식회사 filed Critical 박종섭
Priority to KR1019990046340A priority Critical patent/KR100587036B1/ko
Publication of KR20010038381A publication Critical patent/KR20010038381A/ko
Application granted granted Critical
Publication of KR100587036B1 publication Critical patent/KR100587036B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 컨택 형성방법에 관한 것으로, 종래 반도체소자의 컨택 형성방법은 컨택이 형성되는 산화막이 복잡하고 미세한 구조물 상부에 증착되면서 약한 부분이 생기게 되고, 이 부분이 컨택홀 형성시 오버식각되면서 보이드가 발생하여 주변 컨택과 단락이 발생 할 수 있으며, 컨택홀 형성 시 캡질화막에 손상을 입혀 워드라인과 컨택이 단락될 수 있으므로 캡질화막의 높이를 확보함에 따라 게이트의 높이가 높아져 종횡비가 증가하는 문제점이 있었다. 따라서, 본 발명은 모스 트랜지스터가 형성된 반도체기판 상부에 식각이 빠른 제 1절연막을 증착하는 희생층 형성공정과; 상기 제 1절연막 상부에 감광막을 도포하고 상기 모스 트랜지스터의 공통 소스/드레인영역을 포함한 소정의 위치에만 감광막이 남도록 패터닝 한 후 이를 마스크로 제 1절연막을 건식식각하여 제거하는 컨택설정공정과; 상기 감광막을 제거하고, 상기 형성한 구조물 상부전면에 식각이 느린 제 2절연막을 증착하고 상기 제 1절연막이 드러나도록 평탄화하는 절연막 형성공정과; 상기 제 1절연막을 소스/드레인영역이 드러나도록 식각하는 컨택홀 형성공정과; 상기 형성한 구조물의 상부전면에 폴리실리콘을 증착하고, 상기 제 2절연막이 드러나도록 에치백하여 평탄화하는 컨택 형성공정으로 이루어지는 반도체소자의 컨택 형성방법을 통해 컨택홀이 형성되는 과정에서 보이드가 발생하지 않으므로 컨택간 단락을 방지할 뿐만 아니라 컨택홀 주변소자에 손상을 주지 않으므로 워드라인과 컨택간을 절연하는 캡질화막의 두께를 줄일 수 있는 효과가 있다.

Description

반도체소자의 컨택 형성방법{CONTACT FORMATION METHOD OF SEMICONDUCTOR DEVICE}
본 발명은 반도체소자의 컨택 형성방법에 관한 것으로, 특히 희생층을 이용하여 컨택홀 형성시 주변소자에 손상을 주지 않고 주변 컨택간 단락을 방지하기에 적당하도록 한 반도체소자의 컨택 형성방법에 관한 것이다.
종래 반도체소자의 컨택 형성방법을 도 1a 내지 도 1c의 수순단면도를 참고로 하여 설명하면 다음과 같다.
모스 트랜지스터(MT1,MT2)가 형성된 반도체기판(1) 상부에 절연막(2)을 증착하는 절연막 형성공정과; 상기 절연막(2) 상부에 감광막(PR1)을 도포하고 상기 모스트랜지스터(MT1,MT2)의 공통 소스/드레인영역(S/D1)위치에 맞도록 패터닝 한 후 이를 마스크로 공통 소스/드레인영역(S/D1)이 드러나도록 건식식각하는 컨택홀 형성공정과; 상기 감광막(PR1)을 제거하고, 상기 형성된 구조물의 상부전면에 폴리실리콘(3)을 증착하고, 상기 절연막(2)이 드러나도록 에치백하여 평탄화하는 컨택 형성공정으로 이루어진다.
먼저, 도 1a에 도시한 바와같이 모스 트랜지스터(MT1,MT2)가 형성된 반도체기판(1) 상부에 절연막(2)을 증착한다.
그 다음, 도 1b에 도시한 바와같이 상기 절연막(2) 상부에 감광막(PR1)을 도포하고 상기 좌측 모스 트랜지스터(MT1)와 우측 모스 트랜지스터(MT2)가 공통으로 사용하는 소스/드레인영역(S/D1)과 전기적으로 연결되는 컨택을 형성하기 위해서 상기 소스/드레인영역(S/D1)의 위치를 중심으로 상기 각 모스 트랜지스터(MT1,MT2)의 게이트 일부가 식각영역에 포함되도록 감광막(PR1)을 패터닝한 후 이를 이용하여 상기 소스/드레인영역(S/D1)이 드러나도록 절연막(2)을 식각하여 컨택홀을 형성한다.
상기와 같은 자기정렬 컨택 식각방법은 모스 트랜지스터의 게이트 사이의 모든 영역을 컨택홀로 사용할 수 있는 이점과 함께 게이트의 도전막(워드라인)을 보호하는 캡질화막(a)을 손상시킬 수 있는 단점이 있다.
그 다음, 도 1c에 도시한 바와같이 상기 감광막(PR1)을 제거하고, 상기 형성된 구조물 상부전면에 폴리실리콘(3)을 증착하고 이를 상기 절연막(2)이 드러나도록 에치백하여 컨택을 형성한다.
그러나, 상기한 바와같은 종래 반도체소자의 컨택 형성방법은 컨택이 형성되는 산화막이 복잡하고 미세한 구조물 상부에 증착되면서 약한 부분이 생기게 되고, 이 부분이 컨택홀 형성시 오버식각되면서 보이드가 발생하여 주변 컨택과 단락이 발생 할 수 있으며, 컨택홀 형성 시 캡질화막에 손상을 입혀 워드라인과 컨택이 단락될 수 있으므로 캡질화막의 높이를 확보함에 따라 게이트의 높이가 높아져 종횡비가 증가하는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 식각비가 다른 희생층을 이용하여 컨택홀 형성시 기 형성된 소자에 손상을 주지 않으면서도 게이트 사이의 모든 영역을 컨택으로 사용할 수 있는 반도체소자의 컨택 형성방법을 제공하는데 있다.
도 1은 종래 반도체소자의 컨택 형성방법을 보인 수순단면도.
도 2는 본 발명의 일 실시예를 보인 수순단면도.
*** 도면의 주요부분에 대한 부호의 설명 ***
10 : 반도체기판 20 : 1차 절연막
30 : 2차 절연막 40 : 폴리실리콘
PR10 : 감광막
상기한 바와같은 본 발명의 목적을 달성하기 위한 반도체소자의 컨택 형성방법은 모스 트랜지스터가 형성된 반도체기판 상부에 식각이 빠른 제 1절연막을 증착하는 희생층 형성공정과; 상기 제 1절연막 상부에 감광막을 도포하고 상기 모스 트랜지스터의 공통 소스/드레인영역을 포함한 소정의 위치에만 감광막이 남도록 패터닝 한 후 이를 마스크로 제 1절연막을 건식식각하여 제거하는 컨택설정공정과; 상기 감광막을 제거하고, 상기 형성한 구조물 상부전면에 식각이 느린 제 2절연막을 증착하고 상기 제 1절연막이 드러나도록 평탄화하는 절연막 형성공정과; 상기 제 1절연막을 소스/드레인영역이 드러나도록 식각하는 컨택홀 형성공정과; 상기 형성한 구조물의 상부전면에 폴리실리콘을 증착하고, 상기 제 2절연막이 드러나도록 에치백하여 평탄화하는 컨택 형성공정으로 이루어지는 것을 특징으로한다.
상기한 바와같은 본 발명에 의한 반도체소자의 컨택 형성방법을 첨부한 도 2a 내지 도 2e의 수순단면도를 일 실시예로 하여 상세히 설명하면 다음과 같다.
먼저, 도 2a에 도시한 바와같이 모스 트랜지스터(MT10,MT20)가 형성된 반도체기판(10) 상부에 절연막으로 쓰이는 일반적인 산화막에 비해 100배이상 빠른 식각속도를 가지는 hydrogen silsesquioxane를 이용한 제 1절연막(20)을 증착하여 희생층을 형성한다.
그 다음, 도 2b에 도시한 바와같이 상기 제 1절연막(20) 상부에 음성감광막(PR10)을 도포하고 종래 컨택홀 형성 시 사용하던 감광막 마스크를 이용하여 노광 및 현상하여 상기 모스 트랜지스터(MT10,MT20)의 공통 소스/드레인영역(S/D10)을 중심으로 하여 모스 트랜지스터(MT10,MT20)의 게이트의 일부를 포함하는 위치에만 감광막(PR10)을 남기고, 이를 마스크로 제 1절연막(20)을 건식식각하여 제거함으로써 컨택홀이 형성될 부분을 설정할 수 있다.
그 다음, 도 2c에 도시한 바와같이 상기 감광막(PR10)을 제거하고, 상기 형성한 구조물 상부전면에 식각이 느린 제 2절연막(30)을 증착하고 상기 제 1절연막(20)이 드러나도록 화학기계적연마 등의 방법으로 평탄화하여 절연막을 다시 형성한다.
그 다음, 도 2d에 도시한 바와같이 상기 제 1절연막(20)을 상기 형성한 제 2절연막(30)과 식각비가 차이가 많은 식각물(etchant)을 이용하여 소스/드레인영역 (S/D10)이 드러나도록 식각하여 컨택홀을 형성하는데, 상기 공정에서 제 1절연막(20)은 제 2절연막(30)에 비해 100배이상 식각이 빠르므로 제 1절연막(20)이 식각되어도 형성되는 컨택홀 주변의 소자는 손상을 입지 않는다.
그 다음, 도 2e에 도시한 바와같이 상기 형성한 구조물의 상부전면에 폴리실리콘(40)을 증착하고, 상기 제 2절연막(30)이 드러나도록 에치백하여 평탄화한다.
상기한 바와같은 본 발명에 의한 반도체소자의 컨택 형성방법은 식각이 빠른 희생층으로 컨택이 형성될 부분을 설정하고 그 이외의 부분은 식각이 느린 절연막이 형성되도록한 후 상기 희생층을 제거하는 방법을 통해 컨택홀이 형성되는 과정에서 보이드가 발생하지 않으므로 컨택간 단락을 방지할 뿐만 아니라 컨택홀 주변소자에 손상을 주지 않으므로 워드라인과 컨택간을 절연하는 캡질화막의 두께를 줄일 수 있는 효과가 있다.

Claims (4)

  1. 모스 트랜지스터가 형성된 반도체기판 상부에 식각이 빠른 제 1절연막을 증착하는 희생층 형성공정과; 상기 제 1절연막 상부에 감광막을 도포하고 상기 모스 트랜지스터의 공통 소스/드레인영역을 포함한 소정의 위치에만 감광막이 남도록 패터닝 한 후 이를 마스크로 제 1절연막을 건식식각하여 제거하는 컨택설정공정과; 상기 감광막을 제거하고, 상기 형성한 구조물 상부전면에 식각이 느린 제 2절연막을 증착하고 상기 제 1절연막이 드러나도록 평탄화하는 절연막 형성공정과; 상기 제 1절연막을 소스/드레인영역이 드러나도록 식각하는 컨택홀 형성공정과; 상기 형성한 구조물의 상부전면에 폴리실리콘을 증착하고, 상기 제 2절연막이 드러나도록 에치백하여 평탄화하는 컨택 형성공정으로 이루어지는 것을 특징으로하는 반도체소자의 컨택 형성방법.
  2. 제 1항에 있어서, 상기 컨택설정공정에서 감광막 패턴은 컨택홀 형성시 사용하는 마스크를 음성감광막에 적용하여 형성하는 것을 특징으로하는 반도체소자의 컨택 형성방법.
  3. 제 1항에 있어서, 상기 제 1절연막은 일반 산화막에 비해 100배 이상의 빠른 식각속도를 가지는 물질을 이용하는 것을 특징으로하는 반도체소자의 컨택 형성방법.
  4. 제 1항에 있어서, 상기 제 1절연막은 hydrogen silsesquioxane인 것을 특징으로하는 반도체소자의 컨택 형성방법.
KR1019990046340A 1999-10-25 1999-10-25 반도체소자의 컨택 형성방법 KR100587036B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990046340A KR100587036B1 (ko) 1999-10-25 1999-10-25 반도체소자의 컨택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990046340A KR100587036B1 (ko) 1999-10-25 1999-10-25 반도체소자의 컨택 형성방법

Publications (2)

Publication Number Publication Date
KR20010038381A true KR20010038381A (ko) 2001-05-15
KR100587036B1 KR100587036B1 (ko) 2006-06-07

Family

ID=19616740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990046340A KR100587036B1 (ko) 1999-10-25 1999-10-25 반도체소자의 컨택 형성방법

Country Status (1)

Country Link
KR (1) KR100587036B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755140B1 (ko) * 2006-05-24 2007-09-04 동부일렉트로닉스 주식회사 반도체 소자의 컨택 홀 형성방법
KR100966792B1 (ko) * 2009-06-30 2010-06-29 신홍식 즉석식품 자판기
CN111106008A (zh) * 2019-12-09 2020-05-05 福建福顺微电子有限公司 一种平坦化反刻方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63129632A (ja) * 1986-11-20 1988-06-02 Sumitomo Electric Ind Ltd 絶縁膜のパタ−ン形成方法とそれを利用した電界効果トランジスタのゲ−ト電極の形成方法
KR960010053B1 (en) * 1992-12-02 1996-07-25 Hyundai Electronics Ind Contact manufacturing method of semiconductor device
KR0135690B1 (ko) * 1994-07-20 1998-04-24 김주용 반도체소자의 콘택 제조방법
KR960010053A (ko) * 1994-09-26 1996-04-20 김향원 준건식 유해 가스 처리 시스템

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755140B1 (ko) * 2006-05-24 2007-09-04 동부일렉트로닉스 주식회사 반도체 소자의 컨택 홀 형성방법
KR100966792B1 (ko) * 2009-06-30 2010-06-29 신홍식 즉석식품 자판기
CN111106008A (zh) * 2019-12-09 2020-05-05 福建福顺微电子有限公司 一种平坦化反刻方法
CN111106008B (zh) * 2019-12-09 2022-06-10 福建福顺微电子有限公司 一种平坦化反刻方法

Also Published As

Publication number Publication date
KR100587036B1 (ko) 2006-06-07

Similar Documents

Publication Publication Date Title
KR100340879B1 (ko) 반도체 소자의 미세 패턴 형성방법 및 이를 이용한 게이트 전극 형성방법
KR100587036B1 (ko) 반도체소자의 컨택 형성방법
KR0161878B1 (ko) 반도체장치의 콘택홀 형성방법
KR100324935B1 (ko) 반도체 소자의 배선 형성방법
KR100604759B1 (ko) 반도체 소자의 제조 방법
KR0147770B1 (ko) 반도체 장치 제조방법
KR100219055B1 (ko) 반도체 장치의 미세 콘택홀 형성 방법
KR100314810B1 (ko) 대머신 게이트를 적용한 반도체 소자 제조방법
KR100223765B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100261867B1 (ko) 모스 트랜지스터의 게이트 전극 및 그 형성 방법
KR100313537B1 (ko) 커패시터 제조방법
KR100342394B1 (ko) 반도체 소자의 제조 방법
KR100386625B1 (ko) 반도체 소자의 제조방법
KR100485933B1 (ko) 반도체 소자의 게이트 형성 방법
KR100314738B1 (ko) 반도체소자의게이트전극형성방법
KR950014268B1 (ko) 콘택형성방법
KR100265010B1 (ko) 반도체 소자의 콘택 홀 형성 방법
KR100313517B1 (ko) 반도체 메모리의 플러그 제조방법
KR100244404B1 (ko) 반도체소자의 콘택홀 형성방법
KR20000051805A (ko) 반도체 메모리 제조방법
KR19990005859A (ko) 플래쉬 메모리 소자의 워드라인 형성 방법
KR19980045145A (ko) 반도체 장치의 콘택홀 형성방법
KR20000027374A (ko) 반도체 소자의 콘택 제조 방법
KR20030002029A (ko) 반도체소자의 제조방법
KR20030000907A (ko) 플래시 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee