KR20030002029A - 반도체소자의 제조방법 - Google Patents

Abstract

본 발명은 셀지역과 주변회로지역으로 이루어지는 반도체기판상에 층간절연막으로서 BPSG막을 증착하는 단계와 상기 BPSG막을 선택적으로 식각하여 셀지역에 콘택홀을 형성하는 단계, 상기 콘택홀이 매립되도록 도전물질을 기판 전면에 증착하는 단계, 상기 도전물질층을 에치백하여 콘택홀 내에만 남기는 단계, 상기 도전물질층의 에치백시 손상된 상기 BPSG막의 표면에 실리콘산화막을 얇게 증착하는 단계, 상기 셀지역만 선택적으로 감광막을 형성하는 단계 및 상기 감광막을 마스크로 이용하여 노출된 주변회로지역의 BPSG막을 선택적으로 습식식각하는 단계를 포함하여 이루어지는 반도체소자의 제조방법을 제공한다. 본 발명은 주변회로지역의 BPSG막을 습식식각할때 습식식각액이 감광막의 계면을 따라 셀지역으로 침투되어 셀지역이 손상되는 것을 막을 수 있어 수율을 향상시킬 수 있다.

Description

반도체소자의 제조방법{Method of fabricating semiconductor device}

본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 습식식각을 이용하여 주변회로지역의 산화막을 제거할때 셀지역이 손상되는 것을 방지하는 방법에 관한것이다.

DRAM 제조에 있어서 이온주입 공정은 대부분 게이트 형성후에 진행하게 된다. 그러나 ESL(elevate silicon layer) 공정이 개발되면서 ESL공정중 발생하는 높은 열 때문에 이미 진행된 이온주입영역이 손상을 입게 되었다. 이러한 이온주입영역의 손상을 박기 위해 ESL 공정후에 이온주입을 행해야 하고, 그러기 위해서는 ESL공정 전에 증착된 실리콘 산화막을 주변회로지역에서 제거해야 한다. 이때, 여러가지 문제로 인해 건식식각을 행할 수 없어 습식식각으로 실리콘 산화막을 제거해야 한다.

종래의 기술을 도1을 참조하여 설명하면 다음과 같다.

먼저 도1a를 참조하면, 셀지역과 주변회로지역으로 이루어지는 반도체기판(100)상에 워드라인(1)을 형성하고, 기판 전면에 절연막으로서 BPSG(Boron phosphorous silicon glass)(2)를 증착하고 평탄화를 위한 연마공정(CMP)을 진행한다. 이어서 상기 BPSG막(2)을 선택적으로 식각하여 셀지역에 콘택홀을 형성한 후, 랜딩 플러그 형성을 위한 폴리실리콘(3)을 상기 콘택홀이 매립되도록 기판 전면에 형성한다.

이어서 도1b에 나타낸 바와 같이 상기 폴리실리콘층(3)을 에치백하여 랜딩 플러그간을 분리시킨다.

다음에 도1c에 나타낸 바와 같이 기판상에 감광막(5)을 도포한 후 셀지역만 덮고 주변회로지역은 노출시키도록 패터닝한다.

이어서 도1d에 나타낸 바와 같이 상기 셀지역을 덮고 있는 감광막패턴(5)을마스크로 이용하여 HF계통의 식각액으로 주변회로지역의 BPSG막을 습식식각한다.

상기와 같은 종래기술에서는 상기 랜딩 플러그 형성을 위한 폴리실리콘(3)의 에치백공정시 도1b에 나타낸 바와 같이 폴리실리콘 에치백에 사용하는 플라즈마에 의해 BPSG막의 표면(2A)이 거칠어지게 된다. 이렇게 거칠어진 BPSG 표면과 감광막(5)의 사이에 얇은 틈이 발생하여 BPSG의 습식식각시 식각액이 침투하여 도1d에 도시된 바와 같이 감광막 계면을 따라 셀지역 쪽으로 많이 식각되어 들어가게 되며, 이것은 결국 도1e에 나타낸 바와 같이 보호하고자 하는 셀지역을 노출시키는 문제를 야기하게 된다.

본 발명은 상기 문제점을 해결하기 위한 것으로써, 습식식각을 이용하여 주변회로지역의 산화막을 제거할때 셀지역이 손상되는 것을 방지할 수 있는 반도체소자의 제조방법을 제공하는데 목적이 있다.

도1a 내지 도1b는 종래기술에 의한 반도체소자의 제조방법을 나타낸 공정순서도.

도2a 내지 도2f는 본 발명에 의한 반도체소자의 제조방법을 나타낸 공정순서도.

* 도면의 주요부분에 대한 부호의 설명

1 : 워드라인 2 : 실리콘산화막(BPSG)

3 : 폴리실리콘 5 : 감광막

6 : 얇은 실리콘산화막

상기 목적을 달성하기 위한 본 발명의 반도체소자의 제조방법은 셀지역과 주변회로지역으로 이루어지는 반도체기판상에 층간절연막으로서 BPSG막을 증착하는 단계와; 상기 BPSG막을 선택적으로 식각하여 셀지역에 콘택홀을 형성하는 단계; 상기 콘택홀이 매립되도록 도전물질을 기판 전면에 증착하는 단계; 상기 도전물질층을 에치백하여 콘택홀 내에만 남기는 단계; 상기 도전물질층의 에치백시 손상된 상기 BPSG막의 표면에 실리콘산화막을 얇게 증착하는 단계; 상기 셀지역만 선택적으로 감광막을 형성하는 단계; 및 상기 감광막을 마스크로 이용하여 노출된 주변회로지역의 BPSG막을 선택적으로 습식식각하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

본 발명은 플라즈마에 노출된 BPSG막위에 실리콘산화막을 얇게 증착함으로써 BSPG막과 그위에 도포되는 감광막 사이로 주변회로지역의 BPSG막을 습식식각액이 침투해 들어가는 것을 방지하는 방법을 제시한다.

도2a 내지 도2f에 본 발명에 의한 반도체소자의 제조방법을 공정순서에 따라 도시하였다.

먼저 도2a를 참조하면, 셀지역과 주변회로지역으로 이루어지는 반도체기판(100)상에 워드라인(1)을 형성하고, 기판 전면에 절연막으로서 예컨대, BPSG(Boron phosphorous silicon glass)(2)를 증착하고 평탄화를 위한 연마공정(CMP)을 진행한다. 이어서 상기 BPSG막(2)을 선택적으로 식각하여 셀지역에 랜딩 플러그 콘택홀을 형성한다. 이어서 ESL(elevated silicon layer)(3) 공정을 진행하여 상기 콘택홀내에 랜딩 플러그를 형성한다. 이때 공정 특성상 ESL이 과도하게 성장되므로 과도하게 성장된 실리콘층을 도2b에 나타낸 바와 같이 상기 폴리실리콘층(3)을 에치백하여 랜딩 플러그간을 분리시킨다. 이때, BPSG막의 표면(2A)이 플라즈마에 의해 손상되어 거칠어지게 된다. 이렇게 거칠어진 BPSG막위에 감광막을 덮을 경우, 감광막과 BPSG막의 접착력이 떨어져 이후 진행되는 습식식각공정에서 식각용액이 침투해 들어가는 문제가 발생한다.

이를 해결하기 위하여 감광막과 BPSG막의 접착력을 높이기 위해 도2c에 나타낸 바와 같이 상기 랜딩플러그 및 BPSG막(2)상에 실리콘산화막(6)을 얇게 증착한다.

이어서 도2d에 나타낸 바와 같이 기판 전면에 감광막(5)을 도포한 후 셀지역만 덮고 주변회로지역은 노출시키도록 패터닝한다.

다음에 도2e에 나타낸 바와 같이 상기 셀지역만 덮고 있는 감광막패턴(5)을 마스크로 이용하여 HF계통의 식각액으로 주변회로지역의 BPSG막을 습식식각한다.

이어서 도2f에 나타낸 바와 같이 BPSG막이 제거된 주변회로지역에 이온주입공정을 진행한다. 이후, 도시하지 않았으나 워드라인(1)과 후에 형성될 비트라인을 절연시키기 위한 실리콘산화막을 기판 전면에 다시 증착한다.

본 발명에 의하면, BPSG막의 표면에 실리콘산화막을을 얇게 증착한 후에 감광막을 도포하므로 BPSG막과 감광막의 접착성이 좋아져 주변회로지역의 BPSG막을 습식식각할때 습식식각액이 감광막의 계면을 따라 셀지역으로 침투되는 것을 방지할 수 있다. 따라서 셀지역이 손상되는 것을 막을 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

본 발명은 주변회로지역의 BPSG막을 습식식각할때 습식식각액이 감광막의 계면을 따라 셀지역으로 침투되어 셀지역이 손상되는 것을 막을 수 있어 수율을 향상시킬 수 있다.

Claims (1)

1. 셀지역과 주변회로지역으로 이루어지는 반도체기판상에 층간절연막으로서 BPSG막을 증착하는 단계와;

   상기 BPSG막을 선택적으로 식각하여 셀지역에 콘택홀을 형성하는 단계;

   상기 콘택홀이 매립되도록 도전물질을 기판 전면에 증착하는 단계;

   상기 도전물질층을 에치백하여 콘택홀 내에만 남기는 단계;

   상기 도전물질층의 에치백시 손상된 상기 BPSG막의 표면에 실리콘산화막을 얇게 증착하는 단계;

   상기 셀지역만 선택적으로 감광막을 형성하는 단계; 및

   상기 감광막을 마스크로 이용하여 노출된 주변회로지역의 BPSG막을 선택적으로 습식식각하는 단계;

   를 포함하여 이루어지는 반도체소자의 제조방법.