KR100290912B1 - 반도체소자의 격리막 형성방법 - Google Patents
반도체소자의 격리막 형성방법 Download PDFInfo
- Publication number
- KR100290912B1 KR100290912B1 KR1019990011616A KR19990011616A KR100290912B1 KR 100290912 B1 KR100290912 B1 KR 100290912B1 KR 1019990011616 A KR1019990011616 A KR 1019990011616A KR 19990011616 A KR19990011616 A KR 19990011616A KR 100290912 B1 KR100290912 B1 KR 100290912B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- trench
- insulating film
- pad
- semiconductor substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000002955 isolation Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000012535 impurity Substances 0.000 claims abstract description 4
- 150000004767 nitrides Chemical class 0.000 claims description 18
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000005498 polishing Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
졍션 형성부의 반도체기판의 식각 데미지를 최소화하여 졍션 리퀴지 특성을 효과적으로 낮추기에 알맞은 반도체소자의 격리막 형성방법을 제공하기 위한 것으로써, 이와 같은 목적을 달성하기 위한 반도체소자의 격리막 형성방법은 반도체기판의 일영역이 드러나도록 제 1, 제 2 패드절연막을 차례로 형성하는 공정, 상기 제 2 패드절연막을 마스크로 상기 반도체기판에 제 1 트랜치를 형성하는 공정, 상기 제 1 트랜치의 표면에 제 1 버퍼절연막을 형성하는 공정, 상기 제 2 패드절연막을 마스크로 제 1 트랜치 하면의 제 1 버퍼절연막을 제거하는 공정, 상기 제 2 패드절연막과 상기 제 1 버퍼절연막을 마스크로 상기 반도체기판에 제 2 트랜치를 형성하는 공정, 상기 제 2 트랜치의 표면에 제 2 버퍼절연막을 형성하는 공정, 상기 제 1, 제 2 트랜치내에 격리절연막을 형성하는 공정, 상기 격리절연막의 양측 반도체기판내에 불순물영역을 형성하는 공정을 특징으로 한다.
Description
본 발명은 반도체소자에 대한 것으로, 특히 소오스/드레인영역과 반도체기판이 접하는 부분에서 접합누설 특성을 효과적으로 낮추기 위한 반도체소자의 격리막 형성방법에 관한 것이다.
반도체가 고집적화 되면서 트랜지스터의 사이즈 및 액티브와 액티브 사이의 공간이 감소함에 따라서 LOCOS 공정을 통한 격리막 형성방법에서 셀로우 트랜치 격리(Shallow Ttench Isolation:STI) 공정을 적용한 방법이 사용되고 있다.
이후에 STI공정을 이용하여 격리막을 형성하는 방법에 대하여 설명한다.
첨부 도면을 참조하여 종래 반도체소자의 격리막 형성방법에 대하여 설명하면 다음과 같다.
도 1a 내지 도 1g는 종래 반도체소자의 격리막 형성방법을 나타낸 공정단면도이다.
종래 반도체소자의 격리막 형성방법은 먼저 도 1a에 도시한 바와 같이 활성영역과 필드영역이 정의된 반도체기판(1)에 제 1 산화막과 질화막을 차례로 증착한 후에, 도면에는 도시되지 않았지만 질화막상에 감광막을 도포하고 필드영역이 노출되도록 감광막을 선택적으로 패터닝한 후에 패터닝된 감광막을 마스크로 질화막과 제 1 산화막을 차례로 식각한다. 이후에 감광막을 제거하면 패드산화막(2)과 패드질화막(3)이 형성된다.
다음에 도 1b에 도시한 바와 같이 상기 패드질화막(3)을 마스크로 반도체기판(1)을 일정깊이 식각해서 트랜치(4)를 형성한다. 이때 트랜치(4)는 차후에 형성될 소오스/드레인영역보다 깊게 형성한다.
그리고 도 1c에 도시한 바와 같이 도면에는 도시되지 않았지만 트랜치(4)를 형성하기 위해서 반도체기판(1)을 식각할 때 반도체기판(1)의 표면에는 식각 데미지가 발생한다. 이때 식각 데미지는 트랜치(4)의 상부 코너부분이 가장 심하다. 이 식각 데미지를 제거하기 위해서 어닐링공정 후에 열산화공정을 한다. 이에 따라서 트랜치(4)의 표면에는 희생산화막(5)이 형성된다.
다음에 도 1d에 도시한 바와 같이 상기 희생산화막(5)을 제거한 후에 상기 트랜치(4)의 상부 코너 부분을 둥글게 하기 위해서 열산화공정으로 트랜치(4)의 표면에 버퍼산화막(6)을 형성한다.
그리고 도 1e에 도시한 바와 같이 트랜치(4)를 포함한 전면에 제 2 산화막(7)을 증착한다.
그리고 도 1f에 도시한 바와 같이 상기 패드질화막(3)이 드러나도록 화학적 기계적 연마법으로 제 2 산화막(7)을 식각한다. 이후에 패드질화막(3)을 제거한 후에 다시 화학적 기계적 연마법으로 제 2 산화막(7)과 패드산화막(2)을 식각하여서 트랜치(4)내에 격리산화막(7a)을 형성한다.
다음에 도면에는 도시되지 않았지만 활성영역상의 소정영역에 게이트산화막과 게이트전극을 형성한다.
이후에 도 1g에 도시한 바와 같이 게이트전극을 마스크로 반도체기판(1)내에 소오스/드레인영역(8)을 형성한다. 이때 소오스/드레인영역(8)은 상기 격리산화막(7a) 양측의 버퍼산화막(6)의 일측과 접해 있다.
상기와 같은 종래 반도체소자의 격리막 형성방법은 다음과 같은 문제가 있다.
소오스/드레인영역 즉, 졍션 끝단과 반도체기판이 만나는 지점은 트랜치를 식각할 때 반도체기판의 식각 데미지가 상대적으로 커서 졍션 리퀴지(Junction Leakage)가 발생되기 쉬우므로 소자의 신뢰성이 떨어질 수 있다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 졍션 형성부의 반도체기판의 식각 데미지를 최소화하여 졍션 리퀴지 특성을 효과적으로 낮추기에 알맞은 반도체소자의 격리막 형성방법을 제공하는 데 그 목적이 있다.
도 1a 내지 도 1g는 종래 반도체소자의 격리막 형성방법을 나타낸 공정단면도
도 2a 내지 도 2g는 본 발명 반도체소자의 격리막 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22 : 패드산화막
23 : 패드질화막 24 : 제 1 트랜치
25 : 제 1 산화막 26 : 제 2 트랜치
27 : 제 2 산화막 28 : 제 3 산화막
28a : 격리산화막 29 : 소오스/드레인영역
상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 격리막 형성방법은 반도체기판의 일영역이 드러나도록 제 1, 제 2 패드절연막을 차례로 형성하는 공정, 상기 제 2 패드절연막을 마스크로 상기 반도체기판에 제 1 트랜치를 형성하는 공정, 상기 제 1 트랜치의 표면에 제 1 버퍼절연막을 형성하는 공정, 상기 제 2 패드절연막을 마스크로 제 1 트랜치 하면의 제 1 버퍼절연막을 제거하는 공정, 상기 제 2 패드절연막과 상기 제 1 버퍼절연막을 마스크로 상기 반도체기판에 제 2 트랜치를 형성하는 공정, 상기 제 2 트랜치의 표면에 제 2 버퍼절연막을 형성하는 공정, 상기 제 1, 제 2 트랜치내에 격리절연막을 형성하는 공정, 상기 격리절연막의 양측 반도체기판내에 불순물영역을 형성하는 공정을 특징으로 한다.
첨부 도면을 참조하여 본 발명 반도체소자의 격리막 형성방법에 대하여 설명하면 다음과 같다.
도 2a 내지 도 2g는 본 발명 반도체소자의 격리막 형성방법을 나타낸 공정단면도이다.
본 발명 반도체소자의 격리막 형성방법은 먼저 도 2a에 도시한 바와 같이 활성영역과 필드영역이 정의된 반도체기판(21)에 산화막과 질화막을 차례로 증착한 후에, 도면에는 도시되지 않았지만 질화막상에 감광막을 도포하고 필드영역이 노출되도록 감광막을 선택적으로 패터닝한 후에 패터닝된 감광막을 마스크로 질화막과 산화막을 차례로 식각한다. 이후에 감광막을 제거하면 패드산화막(22)과 패드질화막(23)이 형성된다.
다음에 도 2b에 도시한 바와 같이 상기 패드산화막(22)과 패드질화막(23)을 마스크로 반도체기판(21)을 일정깊이 식각해서 제 1 트랜치(24)를 형성한다. 이때 제 1 트랜치(24)는 셀로우 트랜치로써 차후에 소오스/드레인영역을 형성할 깊이까지만 식각한다. 이때 차후에 형성될 소오스/드레인영역은 점선으로 표시한다.(도 2b,2c,2d,2e,2f)
그리고 도 2c에 도시한 바와 같이 제 1 트랜치(24)를 형성할 때 반도체기판(21)에 발생한 식각 데미지를 제거해주기 위해서 제 1 트랜치(24)의 표면을 어닐링하여서 제 2 트랜치(24) 표면에 버퍼역할을 하는 제 1 산화막(25)을 형성한다.
다음에 도 2d에 도시한 바와 같이 상기 패드질화막(23)을 마스크로 상기 제 1 트랜치(24) 하면에 형성된 제 1 산화막(25)을 제거하고, 다음에 상기 패드산화막(22)과 패드질화막(23)과 제 1 산화막(25)을 마스크로 이용해서 반도체기판(21)을 일정깊이 더 식각하여서 제 2 트랜치(26)를 형성한다.
그리고 도 2e에 도시한 바와 같이 열산화공정으로 상기 제 2 트랜치(26)의 표면 에 버퍼역할을 하는 제 2 산화막(27)을 형성한다. 그리고 제 2 버퍼산화막(27)을 형성하는 공정시에 제 1 트랜치(24)의 상부 코너부분이 둥글게 형성된다.
다음에 도 2f에 도시한 바와 같이 상기 제 1, 제 2 트랜치(24,26)를 포함한 전면에 제 3 산화막(28)을 증착한다.
그리고 도 2g에 도시한 바와 같이 패드질화막(23)의 표면이 드러나도록 제 3 산화막(28)을 화학적 기계적 연마법으로 평탄하게 식각하고, 패드질화막(23)을 제거한다. 이후에 다시 화학적 기계적 연마법으로 제 3 산화막(28)과 패드산화막(22)을 식각해서 제 1, 제 2 트랜치(24,26)를 평탄하게 채우도록 격리산화막(28a)을 형성한다.
다음에 도면에는 도시되지 않았지만 활성영역상의 소정영역에 게이트산화막과 게이트전극을 형성한다. 이후에 게이트전극을 마스크로 반도체기판(21)내에 소오스/드레인영역(29)을 형성한다. 이때 소오스/드레인영역(29)은 상기 격리산화막(28a) 양측의 제 1 산화막(25)의 일측과 접해 있다.
상기와 같은 본 발명 반도체소자의 격리막 형성방법은 다음과 같은 효과가 있다.
트랜치 형성공정을 2회에 걸쳐서 진행하고 제 1 트랜치의 표면에 형성된 산화막을 버퍼로 이용해서 제 2 트랜치를 형성할 때 과도한 추가 식각 데미지 없이 반도체기판에 제 2 트랜치 형성공정을 진행할 수 있으므로 트랜치 식각 데미지에 기인한 정션누설을 효과적으로 제어할 수 있다.
Claims (6)
- 반도체기판의 일영역이 드러나도록 제 1, 제 2 패드절연막을 차례로 형성하는 공정,상기 제 2 패드절연막을 마스크로 상기 반도체기판에 제 1 트랜치를 형성하는 공정,상기 제 1 트랜치의 표면에 제 1 버퍼절연막을 형성하는 공정,상기 제 2 패드절연막을 마스크로 제 1 트랜치 하면의 제 1 버퍼절연막을 제거하는 공정,상기 제 2 패드절연막과 상기 제 1 버퍼절연막을 마스크로 상기 반도체기판에 제 2 트랜치를 형성하는 공정,상기 제 2 트랜치의 표면에 제 2 버퍼절연막을 형성하는 공정,상기 제 1, 제 2 트랜치내에 격리절연막을 형성하는 공정,상기 격리절연막의 양측 반도체기판내에 불순물영역을 형성하는 공정을 특징으로 하는 반도체소자의 격리막 형성방법.
- 제 1 항에 있어서, 상기 제 1, 제 2 버퍼절연막은 열산화공정으로 형성함을 특징으로 하는 반도체소자의 격리막 형성방법.
- 제 1 항에 있어서, 상기 제 1 트랜치는 차후에 형성될 상기 불순물영역의 깊이까지만 형성하는 것을 특징으로 하는 반도체소자의 격리막 형성방법.
- 제 1 항에 있어서, 상기 제 2 버퍼절연막을 형성하는 공정시에 상기 제 1 트랜치 상부 코너가 둥글게 형성됨을 특징으로 하는 반도체소자의 격리막 형성방법.
- 제 1 항에 있어서, 상기 제 1 패드절연막은 산화막으로 형성함을 특징으로 하는 반도체소자의 격리막 형성방법.
- 제 1 항에 있어서, 상기 제 2 패드절연막은 질화막으로 형성함을 특징으로 하는 반도체소자의 격리막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990011616A KR100290912B1 (ko) | 1999-04-02 | 1999-04-02 | 반도체소자의 격리막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990011616A KR100290912B1 (ko) | 1999-04-02 | 1999-04-02 | 반도체소자의 격리막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000065392A KR20000065392A (ko) | 2000-11-15 |
| KR100290912B1 true KR100290912B1 (ko) | 2001-05-15 |
Family
ID=19578655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990011616A KR100290912B1 (ko) | 1999-04-02 | 1999-04-02 | 반도체소자의 격리막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100290912B1 (ko) |
-
1999
- 1999-04-02 KR KR1019990011616A patent/KR100290912B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000065392A (ko) | 2000-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100278273B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR100845103B1 (ko) | 반도체소자의 제조방법 | |
| KR100374227B1 (ko) | 반도체소자의 제조방법 | |
| KR100290912B1 (ko) | 반도체소자의 격리막 형성방법 | |
| KR100806838B1 (ko) | 반도체소자의 콘택 및 그 형성방법 | |
| KR100796515B1 (ko) | 반도체 소자 형성방법 | |
| KR100308198B1 (ko) | 에스오아이 반도체 소자 분리 방법 | |
| KR100477786B1 (ko) | 반도체소자의 콘택 형성 방법 | |
| KR100223907B1 (ko) | 반도체 소자의 격리층 형성 방법 | |
| KR100451756B1 (ko) | 반도체소자및그제조방법 | |
| KR100400320B1 (ko) | 반도체소자의 게이트전극 형성 방법 | |
| KR100304967B1 (ko) | 반도체소자의 배선 및 그의 형성방법 | |
| KR100361765B1 (ko) | 반도체소자의 제조방법 | |
| KR20030045216A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR20000021301A (ko) | 트렌치 아이솔레이션 형성 방법 | |
| KR100298463B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100221633B1 (ko) | 소자격리 방법 | |
| KR100223825B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR100317311B1 (ko) | 반도체소자 및 그의 제조방법 | |
| KR100261867B1 (ko) | 모스 트랜지스터의 게이트 전극 및 그 형성 방법 | |
| JPH0448644A (ja) | 半導体装置の製造方法 | |
| KR20020042312A (ko) | 반도체 디바이스 및 그 제조방법 | |
| KR20000051041A (ko) | 반도체 집적회로의 트렌치 소자분리방법 | |
| KR20020009767A (ko) | 반도체 소자의 제조방법 | |
| KR20040039018A (ko) | 반도체소자의 소자분리막 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090223 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |