KR20030045216A - 반도체 소자의 트렌치 형성 방법 - Google Patents
반도체 소자의 트렌치 형성 방법 Download PDFInfo
- Publication number
- KR20030045216A KR20030045216A KR1020010075619A KR20010075619A KR20030045216A KR 20030045216 A KR20030045216 A KR 20030045216A KR 1020010075619 A KR1020010075619 A KR 1020010075619A KR 20010075619 A KR20010075619 A KR 20010075619A KR 20030045216 A KR20030045216 A KR 20030045216A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- layer
- forming
- etching process
- insulating film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 46
- 150000004767 nitrides Chemical class 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 238000001312 dry etching Methods 0.000 claims abstract description 5
- 238000001039 wet etching Methods 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 125000006850 spacer group Chemical group 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 230000000452 restraining effect Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 트렌치 형성 방법에 관한 것으로, 확산층이 형성될 영역의 손실없이 확산층과 접촉되는 트렌치의 상부 모서리에 질화막 스페이서를 형성하여 후속 산화막 습식 식각 공정시 트렌치에 발생하는 모트 현상을 억제함으로써 확산층과 트렌치 간의 접합 누설 전류의 증가를 방지할 수 있는 반도체 소자의 트렌치 형성 방법을 제시한다.
Description
본 발명은 반도체 소자의 트렌치 형성 방법에 관한 것으로, 특히 낮은 접합 누설 전류 특성을 갖는 반도체 소자의 트렌치 절연막 형성 방법에 관한 것이다.
반도체 소자가 매우 다양하게 발전되면서 공정 기술도 소자의 요구에 따라 매우 다양하게 변하고 있다. 나아가 통신과 컴퓨터의 발달에 의해 중전압 고전류 소자의 수요가 급증하면서 트렌치(Trench)를 이용한 소자 개발이 활발히 진행되고 있다. 트렌치 공정은 소자의 면적을 줄이면서 고전압 소자의 격리성을 향상시키는 장점 때문에 반도체 소자 제조에서 소자 격리용, 캐패시터 및 트렌치 산화막을 이용한 게이트 전극 구조로 많이 사용된다.
일반적으로, 트렌치 공정은 실리콘 기판 상부에 산화막이나 질화막 혹은 감광막을 이용하여 패터닝을 한 후 건식 식각 공정에 의해 트렌치를 형성하는데, 트렌치 형태는 건식 식각 공정시 주로 사용되는 공정 가스에 의해 조정된다. 이때, 공정 가스로는 주로 HBr, SiF4, He, O2, CF4, Cl2, NF3가스 등을 혼합하여 사용한다.
한편, 0.25㎛ 테크놀로지(Techrology) 이상의 고집적 소자에서는 트랜지스터 소자의 절연을 위해 필연적으로 트렌치 산화막을 이용하고 있는데, 트렌치 산화막 형성 후 계속되는 산화막 습식 식각 공정에 의해 트렌치 산화막의 높이가 낮아져 심한 경우는 확산층보다 낮게 되는 문제점이 발생한다.
특히, 습식 식각 공정의 등방성 특성에 의해 트렌치와 확산층의 경계부에서 구멍처럼 산화막이 손실되는 모트(Moat) 현상에 의해 후속 공정시 형성되는 살리사이드(Self align silicide)의 측면이 성장하게 된다. 이로 인해, 트렌치와 살리사이드 간의 간격이 좁아져 트렌치와 살리사이드 사이의 경계부에 접합 누설 전류가증가하는 문제가 발생한다.
따라서, 최근에는 이러한 문제를 해결하기 위한 방안으로 트렌치의 측면에 스페이서를 형성하는 방안이 연구되고 있으나, 스페이서 형성에 따른 확산층의 넓이 감소로 인해 후속 공정에서 콘택홀을 형성하기 위한 공정시 공간 확보가 어려워 고집적 소자를 구현하는데 많은 어려움이 발생하고 있다.
따라서, 본 발명은 상기의 문제를 해결하기 위해 안출된 것으로, 확산층이 형성될 영역의 손실없이 확산층과 접촉되는 트렌치의 상부 모서리에 질화막 스페이서를 형성하여 후속 산화막 습식 식각 공정시 트렌치에 발생하는 모트 현상을 억제함으로써 확산층과 트렌치 간의 접합 누설 전류의 증가를 방지할 수 있는 반도체 소자를 제공하는데 목적이 있다.
도 1a 내지 도 1f는 본 발명의 실시예에 따른 반도체 소자의 트렌치 형성 방법을 설명하기 위해 도시한 반도체 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 12 : 희생 산화막
14 : 패드 질화막 16 : 트렌치
18 : 제 1 절연막 20 : 질화막
22 : 제 2 절연막
본 발명은 반도체 기판 상부에 희생층 및 패드층을 형성하는 단계; 상기 반도체 기판에 트렌치를 형성하는 단계; 상기 트렌치를 매립하도록 제 1 절연막을 형성하는 단계; 소정의 식각 공정을 실시하여 상기 제 1 절연막의 상부 모서리 부분을 식각하는 단계; 식각된 상기 제 1 절연막의 상부 모서리 부분에만 제 2 절연막을 형성하는 단계로 이루어지는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.
도 1a 내지 도 1f는 본 발명의 실시예에 따른 반도체 소자의 트렌치 형성 방법을 설명하기 위해 도시한 반도체 소자의 단면도이다.
도 1a를 참조하면, 반도체 기판(10) 상부 표면의 결정 결함 또는 표면 처리를 위해 건식 또는 습식 산화 방식을 이용하여 상기 반도체 기판(10)의 상부면을 성장시켜 희생 산화막(12)을 형성한다.
이어서, 후속 습식 식각 공정에 의한 손실을 고려하여 전체 구조 상부에 1500 내지 3000Å의 두께로 패드 질화막(14)을 형성한다.
이어서, 전체 구조 상부에 소정의 감광막을 증착한 후 포토 마스크를 이용한 노광 공정을 실시하여 감광막 패턴을 형성하고, 상기 감광막 패턴을 이용한 식각 공정을 실시하여 패드 질화막(14), 희생 산화막(12) 및 반도체 기판(10)을 순차적으로 식각하여 트렌치(16)를 형성한다. 이때, 트랜치(16)의 내부 경사면은 소정 경사(Slope) 각을 가지도록 식각 한다. 여기서, 반도체 기판(10)은 트랜치(60)에 의해 활성 영역과 비활성 영역(즉, 트랜치가 형성된 영역)으로 분리된다.
도 1b를 참조하면, 트렌치(16)를 포함한 전체 구조 상부에 4500 내지 6500Å의 두께로 산화막을 증착한 후 패드 질화막(14)을 식각 베리어층으로 이용하는 평탄화 공정(CMP; Chemical mechanical pholishing)을 실시하여 상기 트렌치(16)를 매립하도록 제 1 절연막(18)을 형성한다.
도 1c를 참조하면, 소정의 식각 공정을 실시하여 희생 산화막(12)이 노출되도록 패드 질화막(14)을 식각하여 제거한다. 이때, 제 1 절연막(18)은 도시된 바와 같이 희생 산화막(12)의 상부로부터 소정 두께만큼 요철 형태로 돌출된다.
도 1d를 참조하면, DHF(Diluted HF; 50:1의 비율로 H20로 희석된 HF용액) 또는 BOE(Buffer Oxide Etchant; HF와 NH4F가 100:1 또는 300:1로 혼합된 용액)를 이용한 등방성 습식 식각 공정을 실시하여 도시된 'A'와 같이 제 1 절연막(18)의 상부 모서리 부분을 식각한다.
도 1e 및 도 1f를 참조하면, 전체 구조 상부에 500 내지 1000Å의 두께로 질화막(20)을 증착한 후 방향성 식각이 가능한 건식 식각 공정을 실시하여 식각된 상기 제 1 절연막(18)의 상부 모서리 부분에 제 2 절연막(22)을 형성한다.
상기에서 설명한 바와 같이 본 발명은 트렌치 절연막 상부의 모서리 부분에 질화막을 이용하여 스페이서를 형성함으로써 후속 트랜지스터 형성시 이루어지는 산화막 습식 식각 공정에 의해 트랜지스터의 측벽이 낮아져 생기는 모트 현상을 방지할 수 있다.
또한, 본 발명은 트렌치 절연막의 상부 모서리 부분에 스페이서를 형성하고, 트렌치 절연막의 측벽에 금속 살리사이드를 형성함으로써 금속 살리사이드에 의해 웰의 길이가 짧아져 접합 누설 전류가 증가하는 것을 방지할 수 있다.
또한, 본 발명은 등방성 습식 식각 공정을 실시하여 트렌치 절연막의 상부 모서리 부분을 식각한 후 식각된 부분에만 스페이서를 형성함으로써 후속 공정에 의해 형성되는 확산층의 형성영역의 손실을 방지하여 고집적소자에서 콘택 형성에 대한 마진을 확보할 수 있다.
또한, 본 발명은 트렌치 절연막을 평탄화하기 위한 평탄화 공정시 식각 베리어층으로 사용되는 패드 질화막의 두께를 높여 트렌치의 두께를 높임으로써 공정 마진을 확보할 수 있다.
따라서, 본 발명은 고집적의 신뢰성있는 트랜지스터 제조가 가능하다.
Claims (7)
- 반도체 기판 상부에 희생층 및 패드층을 형성하는 단계;상기 반도체 기판에 트렌치를 형성하는 단계;상기 트렌치를 매립하도록 제 1 절연막을 형성하는 단계;소정의 식각 공정을 실시하여 상기 제 1 절연막의 상부 모서리 부분을 식각하는 단계; 및식각된 상기 제 1 절연막의 상부 모서리 부분에만 제 2 절연막을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
- 제 1 항에 있어서,상기 패드층은 질화막을 1500 내지 3000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
- 제 1 항에 있어서,상기 제 1 절연막을 형성한 후, 소정의 식각 공정을 통해 상기 패드층을 제거하여 상기 제 1 절연막의 소정 부위를 요철 형태로 노출시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
- 제 1 항에 있어서,상기 제 1 절연막은 4500 내지 6500Å의 두께로 산화막을 증착한 후 상기 패드층을 식각 베리어층으로 이용하는 평탄화 공정을 실시하여 형성하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
- 제 1 항에 있어서,상기 희생층은 상기 식각 공정에 의해 제거되는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
- 제 1 항에 있어서,상기 제 1 절연막의 상부 모서리를 식각하는 단계는 DHF 또는 BOE를 이용한 등방성 습식 식각 공정으로 실시하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
- 제 1 항에 있어서,상기 제 2 절연막은 500 내지 1000Å의 두께로 질화막을 증착한 후 방향성식각이 가능한 건식 식각 공정으로 실시하여 형성하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010075619A KR20030045216A (ko) | 2001-12-01 | 2001-12-01 | 반도체 소자의 트렌치 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010075619A KR20030045216A (ko) | 2001-12-01 | 2001-12-01 | 반도체 소자의 트렌치 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030045216A true KR20030045216A (ko) | 2003-06-11 |
Family
ID=29572504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010075619A KR20030045216A (ko) | 2001-12-01 | 2001-12-01 | 반도체 소자의 트렌치 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030045216A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100985034B1 (ko) * | 2010-02-02 | 2010-10-05 | 이청재 | 목재 부산물을 이용하여 제조한 압축판재의 제조방법 |
| KR101004804B1 (ko) * | 2003-07-18 | 2011-01-04 | 매그나칩 반도체 유한회사 | 반도체 소자의 형성방법 |
| KR101059810B1 (ko) * | 2004-05-28 | 2011-08-26 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
-
2001
- 2001-12-01 KR KR1020010075619A patent/KR20030045216A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101004804B1 (ko) * | 2003-07-18 | 2011-01-04 | 매그나칩 반도체 유한회사 | 반도체 소자의 형성방법 |
| KR101059810B1 (ko) * | 2004-05-28 | 2011-08-26 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
| KR100985034B1 (ko) * | 2010-02-02 | 2010-10-05 | 이청재 | 목재 부산물을 이용하여 제조한 압축판재의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20070052023A (ko) | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| KR20050106878A (ko) | 리세스채널을 구비한 반도체소자의 제조 방법 | |
| KR20000013397A (ko) | 트렌치 격리 형성 방법 | |
| KR20020009674A (ko) | 반도체 집적회로의 트렌치 소자 분리 방법 | |
| KR100493065B1 (ko) | 트렌치 게이트형 트랜지스터를 구비하는 반도체 소자 및그 제조 방법 | |
| KR20030045216A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR100733685B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR101032115B1 (ko) | 반도체 소자의 플러그 형성방법 | |
| KR100403316B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR100481987B1 (ko) | 반도체 소자의 ｍｏｓ 커패시터 형성 방법 | |
| KR100629694B1 (ko) | 반도체 소자 제조 방법 | |
| KR100575616B1 (ko) | 반도체소자의 무경계 콘택홀 형성방법 | |
| KR100361765B1 (ko) | 반도체소자의 제조방법 | |
| KR100290912B1 (ko) | 반도체소자의 격리막 형성방법 | |
| KR100400320B1 (ko) | 반도체소자의 게이트전극 형성 방법 | |
| KR101132301B1 (ko) | 반도체 소자의 제조방법 | |
| KR100640784B1 (ko) | 콘택 낫 오픈을 방지할 수 있는 반도체 소자 제조 방법 | |
| KR20020003031A (ko) | 반도체소자의 소자분리막 형성 방법 | |
| KR20080061209A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR20060113265A (ko) | 리세스게이트공정을 이용한 반도체장치의 제조 방법 | |
| KR20050118548A (ko) | 셀프 얼라인드 리세스 채널 ｍｏｓｆｅｔ 제조 방법 | |
| KR20010110007A (ko) | 반도체소자의 트렌치 소자분리 방법 | |
| KR20060057162A (ko) | 반도체 소자의 제조방법 | |
| KR20010063864A (ko) | 반도체소자의 제조방법 | |
| KR20020046429A (ko) | 반도체 소자의 소자 격리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |