KR20020009674A - 반도체 집적회로의 트렌치 소자 분리 방법 - Google Patents
반도체 집적회로의 트렌치 소자 분리 방법 Download PDFInfo
- Publication number
- KR20020009674A KR20020009674A KR1020000043008A KR20000043008A KR20020009674A KR 20020009674 A KR20020009674 A KR 20020009674A KR 1020000043008 A KR1020000043008 A KR 1020000043008A KR 20000043008 A KR20000043008 A KR 20000043008A KR 20020009674 A KR20020009674 A KR 20020009674A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon layer
- trench
- layer
- pad oxide
- spacer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000002955 isolation Methods 0.000 title claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 52
- 229920005591 polysilicon Polymers 0.000 claims abstract description 52
- 150000004767 nitrides Chemical class 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 26
- 125000006850 spacer group Chemical group 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 5
- 238000005498 polishing Methods 0.000 abstract description 11
- 239000012774 insulation material Substances 0.000 abstract 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 10
- 230000000903 blocking effect Effects 0.000 description 7
- 238000007517 polishing process Methods 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010802 sludge Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
트렌치를 절연물로 채운 반도체 장치의 평탄화를 위한 화학 및 기계적 연마를 실시함에 있어 연마 저지막으로 폴리실리콘을 사용하고, 열산화 공정을 실시하여 트렌치 내벽뿐만아니라 폴리실리콘층 측벽에도 산화막 스페이서를 형성하는 단계와 활성 영역을 오픈하기 위해 폴리실리콘층을 제거할 경우 산화막에 대해 10 내지 20의 선택비를 갖도록 에치백 하는 제 1 단계와 산화막에 대해 50 내지 100 선택비를 갖도록 에치백하는 제 2단계 에치백 공정을 실시하는 단계를 포함하는 소자분리방법이 개시되어, 필드 리세스 마진 확보 및 패드 산화막의 피팅 억제 효과를 얻을 수 있다.
Description
본 발명은 반도체 장치의 소자 분리 방법에 관한 것으로, 특히 트렌치를 이용한 반도체 장치의 소자 분리 방법에 관한 것이다.
반도체 집적회로의 집적도가 증가함에 따라 서로 이웃하는 모스 트랜지스터들 각각을 격리시키기 위한 소자 분리 기술이 점점 중요해지고 있다. 이에 따라 종래의 소자 분리 방법인 로코스(LOCOS;LOCcal Oxidation of Silicon)공정보다 소자 분리 영역의 폭을 좁게 형성할 수 있는 트렌치 소자 분리 방법이 고집적 반도체 소자의 제조에 널리 적용되고 있다.
도 1a 내지 도 1c를 참조로 종래 기술에 따른 트렌지 소자 분리 기술을 설명한다.
도 1a에서, 반도체 기판(10), 즉 실리콘 기판 전면에 패드 산화막(12)과 질화막(14)을 순차적으로 형성하고, 연이어 포토레지스트막을 형성한다. 여기서 질화막은 추후에 행해지는 화학 및 기계적 연마 시의 저지막으로 사용되되 연마 공정에 의한 손상이 활성영역에 가해지지 않도록 충분히 두꺼운 두께로 형성되는 것이 바람직하다. 포토레지스트막을 통상의 사진 식각 기술을 이용하여 패터닝함으로써 활성영역에 해당하는 기판을 덮는 마스크(16)를 질화막(14) 상부에 형성한다. 여기서 마스크(16)가 형성되지 않은 부분은 추후에 소자분리영역을 한정하는 트렌치가 형성될 부분이다.
마스크(16)를 이용하여 질화막(14) 및 패드 산화막(12)을 식각하여 패턴(14a, 12a)을 형성한다. 다음, 포토 마스크(16)를 제거하고, 고온 열산화막을 약 1200Å 두께로 질화막(14) 상부에 형성하고 패터닝하고, 이를 이용하여 반도체 기판(10)을 식각하여 도 1b에 도시된 것과 같이 기판에 트렌치(15)를 형성한다. 트렌치 공정에 의해 고온열산화막(19)은 그 두께가 약 300Å 로 된다. 다음, 열산화공정을 실시하여 트렌치(15) 내벽에 산화막 스페이서(17)를 형성한다. 후속 공정에서 트렌치 내벽의 산화로 인한 피팅에 따른 반도체 장치의 리프레쉬 특성 열화를 방지하기 위해, 결과물 전면에 질화물 라이너(18)를 도포한다. 트렌치 내부는 USG와 같은 절연물로 채워져 절연층(20)을 형성한다. 절연층(20)은 활성영역들을 절연시키는 소자분리 역할을 하는 것으로, 도 1c와 같이 평탄화를 위해 기계 및 화학적 연마(CMP:Chemical Mechanical Polishing)를 받게된다. 트렌치(15) 내부에 채워진절연층의 기계 및 화학적 연마는 저지막으로 작용하는 질화막(14)의 표면이 노출될때까지 진행되어 절연층 패턴(20a)을 형성한다.
이후에, 활성 영역으로 사용되는 기판 표면을 노출시키기 위해, 인산을 사용하여 질화막(14b)을 제거하고, 습식 식각으로 패드산화막(12a)을 제거한다.
기계 및 화학적 연마 후의 소자분리영역과 활성영역 경계에 위치하는 식각저지막인 질화막(14b)과 평탄화된 절연층(20a)은 참조번호 30으로 표시되어 있으며, 도 2a에는 확대 도시되었다. 질화물 라이너(18a)는 산화막스페이서(17) 및 질화막(14b)과 절연층 패턴(20a)사이에 배치된다. 질화막(14b)과 질화물라이너(18a)는 접촉하고 있으므로, 질화막(14b)을 인산을 이용하여 제거할 때 질화막(14b) 및 질화물라이너(18a) 양자는 인산에 노출되어 식각된다. 이로인해 질화물 라이너 주위의 절연층 패턴(20a)도 인산에 노출됨으로써 도 2b에 도시된 것과 같은 리세스(40)가 형성된다. 이후에, 패드 산화막을 습식 식각으로 제거하면 필드 리세스 마진이 줄게 되어 도 2c에 도시된 것과 도 2b의 리세스(40)보다 소자분리 영역쪽으로 더욱 후퇴된 리세스(45)가 형성된다. 이런 리세스는 반도체 장치의 누설 전류를 야기시키고 추후에 활성 영역에서 게이트 전극을 형성하기 위해 폴리실리콘을 식각할 때 식각 마진 부족을 초래하여 게이트 전극 패턴의 일부가 식각되지 않는 문제가 발생할 수 있디. 따라서 반도체 장치의 배선 간의 브리지가 유발되는 문제가 있다.
따라서, 본 발명의 목적은 소자분리영역 리세스 마진을 확보하여 전술한 문제점들을 해결할 수 있는 얇은 트렌지를 이용한 소자분리 방법을 제공하는 것이다.
도 1a 내지 도 1c 및 도 2a 내지 도 2c는 종래 기술에 따른 트렌치 소자 분리 방법을 나타내는 공정 단면도들
도 3a 내지 도 3c 및 도 4a 내지 도 4c는 본 발명에 따른 트렌치 소자 분리 방법을 나타내는 공정 단면들
본 발명의 목적을 달성하기 위해, 트렌치를 이용한 소자분리방법은, 패드 산화막이 형성된 반도체 기판 상면에 폴리 실리콘층을 형성한다. 폴리 실리콘층의 소정 부분 및 상기 패드 산화막의 소정 부분과 반도체 기판을 순차적으로 식각하여 반도체 기판에 트렌치를 형성한다. 이후에 열산화 공정을 실시하여 트렌치의 내벽 및 식각된 폴리실리콘층의 측벽에 산화막 스페이서를 형성한다. 산화막 스페이서가 형성된 결과물 전면에 질화물 라이너를 형성한 후 트렌치 내부를 절연물로 채우고 결과물인 반도체 장치를 평탄화한다. 산화막 스페이서와 질화물 라이너의 선택비를 1:1로 유지하면서 폴리실리콘층을 2단계로 건식 식각하고, 이후에 패드 산화막을 습식식각으로 제거한다. 여기서 2단계 건식 식각은 폴리실리콘층을 패드산화막에 대해 상대적으로 낮은 예를 들면 10 내지 20의 제 1 선택비로 에치백하여 폴리실리콘층을 실질적으로 제거하는 제 1단계와, 패드 산화막상에 잔존할 수 있는 폴리실리콘층을 완전하게 제거하기 위해 패드산화막에 대해 제 1 선택비보다 높은 예를 들면 50 내지 100의 제 2 선택비로 에치백하는 단계를 포함한다.
이하 도 3a 내지 도 3c를 참고로 상세히 설명한다.
종래 기술에서는 화학 및 기계적 연마 공정에서 저지막으로 질화막(14)을 사용한 반면 본 발명에서는 폴리실리콘층(114)을 화학 및 기계적 연마 공정시에 저지막으로 사용하였다. 또한, 저지막의 제거 공정으로 인산을 사용한 습식 식각법을 채택하지 않고 건식 식각법인 에치백을 사용하되 패드산화막의 피팅을 억제하기 위해 저지막인 폴리실리콘층은 패드 산화막에 대해 50 내지 100 정도의 선택비를 가지도록 한다.
도 3a에 도시된 것과 같이, 반도체 기판(110), 즉 실리콘 기판 상에 패드산화막(112), 폴리실리콘층(114)을 순차적으로 도포한다. 폴리실리콘층(114)은 연마 공정 시 저지막으로 사용되는 것으로 연마 공정에 의한 활성영역의 손상이 가해지지않도록 두껍게 형성된다. 폴리실리콘층(114) 상부에 소자분리용 트렌치를 형성하기 위해 포토레지스트를 도포한 후 이를 패터닝하여 마스크(116)를 형성한다. 종래 기술에서 설명한 바와 같이 마스크(116)가 형성된 부분은 활성영역에 해당하고 마스크가 형성되지 않은 부분은 소자분리용 트렌치가 형성될 부분이다.
도 3b에 도시된 것과 같이 마스크(116)를 이용하여 폴리실리콘층(14) 및 패드산화막(112)을 식각하여 폴리실리콘 패턴(114a) 및 패드산화막패턴(112a)을 형성한다. 포토 마스크(116)을 제거한 뒤 전술한 패턴(114a, 112a) 상부에 고온열산화막을 형성하여 트렌치용 마스크를 형성한다. 고온열산화막을 이용하여 반도체 기판의 식각공정을 실시하여 소정 깊이를 갖는 트렌치(115)를 형성한다. 도 1b에서 설명한 바와 같이 고온열산화막(119)은 트렌치 형성 공정 시 일부가 제거된다. 다음, 결과물 전면에 대해 열산화공정을 실시하여, 트렌치(115)의 내벽 및 폴리실리콘층(114a)의 측벽에 산화막 스페이서(117)를 형성한다. 종래 기술에서는 저지막으로 질화막을 사용하였으므로, 트렌치 형성 이후의 열산화공정에 의해서 오직 트렌치 내벽에만 산화막 스페이서가 형성되었으나, 본 발명에서는 저지막으로 폴리실리콘층을 사용하므로, 산화에 의해 폴리실리콘층의 측벽에도 산화막 스페이서가 형성된다. 산화막 스페이서가 형성된 결과물 전면에 질화물 라이너(118)를 코딩하고, 트렌치 내부를 절연물(120)로 채운다.
반도체 장치를 평탄화하기 위해 도 3b의 반도체 장치는 화학 및 기계적 연마를 받게된다. 연마는 도 3c에 도시된 것과 같이 트렌치 내부에 채워진 절연층(120)이 평탄화될때까지 진행되어 절연층 패턴(120a)을 형성한다. 연마 과정 후의 절연층 패턴(120a) 및 폴리실리콘 패턴(114b)의 상태는 도 4a에 확대도시되었다. 폴리 실리콘층이 연마 공정시 저지막으로 사용될 수 있도록 연마 시 폴리실리콘에 대해 고선택비를 가지는 슬러지가 사용되되 폴리실리콘 대 산화막의 선택비가 1:5이상임이 바람직하다. 한편, 패드 산화막 상부에 폴리실리콘층이 형성되어 있으므로, 트렌치 내벽에 산화막 스페이서를 형성하기 위한 열산화공정에 의해 폴리 실리콘(114)의 측벽에도 산화막 스페이서가 형성되므로, 식각 저지막인 폴리실리콘층(114a)과 질화물 라이너(118a)가 직접 접촉하지 않게 된다. 연마 후에 폴리실리콘 패턴(114b)과 절연층 패턴(120a)은 참조번호 130으로 표시되고 이를 확대한 모습이 도 4a에 도시되어 있다.
다음 활성 영역을 오픈하기 위해 폴리실리콘 패턴(114b)에 에치백 공정을 적용한다. 에치백 공정은 식각완료시점을 감지하는 장치(End Point Detector)를 사용하여 2단계로 이루어진다. 제 1단계에서는 산화막 대 폴리 실리콘의 선택비가 1:10 내지 20인 낮은 선택비로 폴리실리콘층의 실질적인 모든 부분을 식각함으로써 폴리실리콘층 패턴(114b)과 접하는 절연층(120a)의 날카로운 코너가 둥근 코너(140)로 바뀌게 된다. 제 2단계 에치 백 공정은 패드산화막의 피팅을 억제하고 패드산화막상면에 잔존할 수 있는 폴리실리콘층을 완전히 제거하기 위한 것으로, 산화막 대 폴리실리콘층 선택비가 1:50 내지 100인 고선택비를 적용한다. 제 2 단계 에치백 공정이 완료되면 도 4b에 도시된 것과 같이 반도체 기판 일측 에지 상에 둥근 코너를 가지는 스페이서(118a)가 형성된다. 여기서 제 1 단계 및 제 2 단계에서 공히 산화막과 질화물 라이너의 선택비는 1:1로 유지된다. 다음 패드 산화막이 습식 식각에 의해 제거된다.
식각 저지막으로 사용되는 폴리 실리콘층의 측벽에 형성되는 스페이서에 의해, 패드 산화막의 습식 이후 산화막 스페이서(118a)는 도 4c에 도시된 것과 같이 기판 상부의 일단과 연결되되 둥근 코너(145)를 가지게 되므로, 후속 클리닝 공정이 행해지더라도 필드 마진이 확보될 수 있다.
본 발명에 따른 트렌치를 이용한 소자분리방법은 트렌치를 절연물로 채워진 반도체 장치를 화학 및 기계적 연마를 실시함에 있어 연마 저지막으로 폴리실리콘을 사용하여 트렌치 내벽뿐만아니라 폴리실리콘층 측벽에도 열산화에 의한 산화막 스페이서를 형성하고 폴리실리콘층 제거시 건식 식각법인 에치백 공정을 적용한다. 따라서, 저지막인 폴리실리콘층 및 그 하부의 패드 산화막의 제거 후에도 필드 리세스 마진이 확보되고 패드 산화막의 피팅을 억제할 수 있다.
Claims (3)
- 패드 산화막이 형성된 반도체 기판 상면에 폴리 실리콘층을 형성하는 단계,상기 폴리 실리콘층의 소정 부분 및 상기 패드 산화막의 소정 부분과 상기 반도체 기판을 순차적으로 식각하여 상기 반도체 기판에 트렌치를 형성하는 단계,열산화 공정을 실시하여 상기 트렌치의 내벽 및 상기 식각된 폴리실리콘층의 측벽에 산화막 스페이서를 형성하는 단계,상기 산화막 스페이서가 형성된 결과물 전면에 질화물 라이너를 형성하는 단계상기 산화막 스페이서가 형성된 상기 트렌치 내부가 절연물로 채워진 반도체 장치를 평탄화하는 단계, 및상기 산화막 스페이서와 상기 질화물 라이너의 선택비를 1:1로 유지하면서 상기 폴리실리콘층을 2단계로 건식 식각하는 단계를 포함하는 소자분리방법.
- 제 1 항에 있어서, 상기 2단계 건식 식각은 상기 폴리실리콘층을 상기 패드산화막에 대해 상대적으로 낮은 제 1 선택비로 에치백하여 상기 폴리실리콘층을 실질적으로 제거하는 제 1단계와, 상기 패드 산화막상에 잔존할 수 있는 상기 폴리실리콘층을 완전하게 제거하기 위해 상기 패드산화막에 대해 상기 제 1 선택비보다 높은 제2 선태비로 에치백하는 단계를 포함하는 소자분리방법.
- 제 2항에 있어서, 상기 패드산화막에 대한 상기 폴리실리콘층의 제 1 선택비는 10 내지 20이고 상기 제 2 선택비는 50 내지 100인 소자분리방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000043008A KR100674896B1 (ko) | 2000-07-26 | 2000-07-26 | 반도체 집적회로의 트렌치 소자 분리 방법 |
| US09/826,255 US6660599B2 (en) | 2000-07-26 | 2001-04-04 | Semiconductor device having trench isolation layer and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000043008A KR100674896B1 (ko) | 2000-07-26 | 2000-07-26 | 반도체 집적회로의 트렌치 소자 분리 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020009674A true KR20020009674A (ko) | 2002-02-02 |
| KR100674896B1 KR100674896B1 (ko) | 2007-01-26 |
Family
ID=19680014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000043008A KR100674896B1 (ko) | 2000-07-26 | 2000-07-26 | 반도체 집적회로의 트렌치 소자 분리 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6660599B2 (ko) |
| KR (1) | KR100674896B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100804155B1 (ko) * | 2006-06-29 | 2008-02-19 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100894772B1 (ko) * | 2007-09-05 | 2009-04-24 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 및 그것의 제조 방법 |
| KR100944667B1 (ko) * | 2003-02-05 | 2010-03-04 | 매그나칩 반도체 유한회사 | Ｓｔｉ 에지 모트 방지 방법 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100403627B1 (ko) * | 2001-05-08 | 2003-10-30 | 삼성전자주식회사 | 트랜치 소자분리 방법 |
| US7141485B2 (en) * | 2003-06-13 | 2006-11-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Shallow trench isolation structure with low sidewall capacitance for high speed integrated circuits |
| US20050074907A1 (en) * | 2003-10-06 | 2005-04-07 | Adrian Kriz | Semi-conductor wafer fabrication |
| TWI358788B (en) * | 2007-07-24 | 2012-02-21 | Nanya Technology Corp | Method for forming a shallow trench isolation |
| FR2981792A1 (fr) * | 2011-10-25 | 2013-04-26 | St Microelectronics Crolles 2 | Procede de fabrication de transistors a grille isolee |
| FR2981793A1 (fr) | 2011-10-25 | 2013-04-26 | St Microelectronics Crolles 2 | Procede de fabrication de transistors a grille isolee |
| KR20210047408A (ko) | 2019-10-21 | 2021-04-30 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5416189A (en) * | 1977-07-06 | 1979-02-06 | Matsushita Electric Ind Co Ltd | Production of semiconductor substrate |
| US4307180A (en) * | 1980-08-22 | 1981-12-22 | International Business Machines Corp. | Process of forming recessed dielectric regions in a monocrystalline silicon substrate |
| JP2955459B2 (ja) * | 1993-12-20 | 1999-10-04 | 株式会社東芝 | 半導体装置の製造方法 |
| US5472904A (en) * | 1994-03-02 | 1995-12-05 | Micron Technology, Inc. | Thermal trench isolation |
| US5886391A (en) * | 1997-04-18 | 1999-03-23 | Micron Technology, Inc. | Antireflective structure |
| KR100252866B1 (ko) * | 1997-12-13 | 2000-04-15 | 김영환 | 반도체소자 및 이의 제조방법 |
| US6137152A (en) * | 1998-04-22 | 2000-10-24 | Texas Instruments - Acer Incorporated | Planarized deep-shallow trench isolation for CMOS/bipolar devices |
| TW373297B (en) * | 1998-07-14 | 1999-11-01 | United Microelectronics Corp | Shallow trench isolation zone producing method |
| US6265282B1 (en) * | 1998-08-17 | 2001-07-24 | Micron Technology, Inc. | Process for making an isolation structure |
| TW395024B (en) * | 1998-08-28 | 2000-06-21 | United Microelectronics Corp | The method to shape up a shallow trench for isolation in IC |
| KR100292616B1 (ko) * | 1998-10-09 | 2001-07-12 | 윤종용 | 트렌치격리의제조방법 |
| TW396520B (en) * | 1998-10-30 | 2000-07-01 | United Microelectronics Corp | Process for shallow trench isolation |
| US6255194B1 (en) * | 1999-06-03 | 2001-07-03 | Samsung Electronics Co., Ltd. | Trench isolation method |
| KR100338767B1 (ko) * | 1999-10-12 | 2002-05-30 | 윤종용 | 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법 |
| KR100308793B1 (ko) * | 1999-10-18 | 2001-11-02 | 윤종용 | 반도체 소자 제조방법 |
| US6221736B1 (en) * | 1999-12-09 | 2001-04-24 | United Semiconductor Corp. | Fabrication method for a shallow trench isolation structure |
-
2000
- 2000-07-26 KR KR1020000043008A patent/KR100674896B1/ko not_active IP Right Cessation
-
2001
- 2001-04-04 US US09/826,255 patent/US6660599B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100944667B1 (ko) * | 2003-02-05 | 2010-03-04 | 매그나칩 반도체 유한회사 | Ｓｔｉ 에지 모트 방지 방법 |
| KR100804155B1 (ko) * | 2006-06-29 | 2008-02-19 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100894772B1 (ko) * | 2007-09-05 | 2009-04-24 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 및 그것의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020014677A1 (en) | 2002-02-07 |
| KR100674896B1 (ko) | 2007-01-26 |
| US6660599B2 (en) | 2003-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100275730B1 (ko) | 트렌치 소자분리 방법 | |
| KR100307651B1 (ko) | 반도체장치의제조방법 | |
| KR100674896B1 (ko) | 반도체 집적회로의 트렌치 소자 분리 방법 | |
| JP2000100927A (ja) | トレンチ素子分離領域を有する半導体素子の製造方法 | |
| KR100470160B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100353832B1 (ko) | 반도체 소자의 소자 격리막 형성 방법 | |
| KR100524916B1 (ko) | 반도체 집적회로의 트렌치 소자분리방법 | |
| KR100762865B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100408863B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| KR100459928B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100505604B1 (ko) | 트렌치 소자분리 방법 | |
| KR20030045216A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR100520177B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100475047B1 (ko) | 반도체장치의 소자분리방법 | |
| KR100439105B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR100290912B1 (ko) | 반도체소자의 격리막 형성방법 | |
| KR100418576B1 (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR20050020238A (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR100561974B1 (ko) | 반도체 소자의 제조방법 | |
| KR100525916B1 (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR20010110007A (ko) | 반도체소자의 트렌치 소자분리 방법 | |
| KR20000028124A (ko) | 반도체 소자의 트렌치 소자 분리 방법 | |
| KR20020056269A (ko) | 반도체소자의 제조방법 | |
| KR20010019290A (ko) | 반도체소자의 격리영역 형성방법 | |
| KR20050009491A (ko) | 반도체 소자의 소자 분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111229 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |