KR100342394B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100342394B1 KR100342394B1 KR1020000035991A KR20000035991A KR100342394B1 KR 100342394 B1 KR100342394 B1 KR 100342394B1 KR 1020000035991 A KR1020000035991 A KR 1020000035991A KR 20000035991 A KR20000035991 A KR 20000035991A KR 100342394 B1 KR100342394 B1 KR 100342394B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- gate
- photoresist
- barrier film
- barrier
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 230000004888 barrier function Effects 0.000 claims abstract description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000002844 melting Methods 0.000 claims abstract description 10
- 230000008018 melting Effects 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000002955 isolation Methods 0.000 claims abstract description 9
- 239000010936 titanium Substances 0.000 claims abstract description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910017052 cobalt Inorganic materials 0.000 claims abstract description 5
- 239000010941 cobalt Substances 0.000 claims abstract description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 5
- 125000006850 spacer group Chemical group 0.000 claims abstract description 5
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 5
- 238000010438 heat treatment Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
기판 위에 소자 분리 영역을 형성한 다음, 게이트 절연막과 다결정 실리콘층을 증착한다. 이어, 소자가 형성될 부분 중 적어도 하나의 영역에 배리어막을 형성한다. 다음, 바크 감광막을 도포한 후 감광막을 도포하고 현상하여 감광막 패턴을 형성한다. 다음, 바크 감광막과 배리어막, 다결정 실리콘 및 게이트 절연막을 식각하여 게이트를 형성한다. 게이트 중 적어도 하나는 배리어막을 포함한다. 다음, 게이트 측벽 스페이서, 소스 및 드레인을 형성하고, 티타늄막이나 코발트막과 같은 고융점 금속막을 증착한다. 이어, 열처리를 실시하여 실리사이드막을 형성하고 남아 있는 고융점 금속막과 배리어막을 제거한다. 따라서, 배리어막의 균일성이 좋으며, 소자 영역이 손상되지 않고 단위 소자간의 저항이 다른 반도체 소자를 형성할 수 있다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 상세하게는 반도체 소자의 특성을 부분적으로 변화시키는 방법에 관한 것이다.
일반적으로 반도체 소자의 기판 상부에는 게이트 절연막과 다결정 실리콘 등으로 이루어진 게이트 전극이 형성되어 있다. 이 게이트 전극을 중심으로 기판의 양쪽에는 소스 영역과 드레인 영역이 형성되어 있으며, 각 영역에는 소스 전극과 드레인 전극의 단자가 연결되어 있다. 게이트 전극에 전압을 인가하기 시작하여 어느 일정한 전압 이상에서는 소스 영역과 드레인 영역 사이에 채널이 형성되고, 소스 전극과 드레인 전극 사이에 인가되는 전압에 의해서 채널을 통해 전류가 흘러 반도체 소자는 동작한다.
이러한 반도체 소자는 게이트 전극 및 소스, 드레인으로 이루어진 하나 이상의 단위 소자를 포함하고 있으며, 각각의 단위 소자들은 배선을 통하여 서로 연결되어 있다. 이때, 각각의 단위 소자는 동일한 공정을 통하여 형성된 동일한 층으로 이루어졌다고 하더라도 각 소자에 해당하는 배선 또는 접촉부의 저항을 달리하거나 불순물의 종류를 달리하여 소자의 특성을 다양하게 변화시켜 용도에 따른 반도체 소자로 만들 수 있다.
그러면, 이러한 반도체 소자를 제조하는 종래의 방법을 첨부한 도 1a 내지 도 1e를 참조하여 설명한다.
먼저, 도 1a에 도시한 바와 같이 실리콘 기판(1) 위에 각각 게이트 절연막(3, 13), 게이트(4, 14), 게이트 측벽 스페이서(5, 15), 그리고 소스 및 드레인(6, 16)을 포함하는 적어도 두 개의 반도체 소자 A, B와 그 사이에 위치하는 소자 분리 영역(2)을 형성한다.
다음, 도 1b에 도시한 바와 같이 산화막 등의 물질로 배리어막(barrier layer)(20)을 형성한다. 이는 후속 공정에서 부분적으로 한 소자에만 실리사이드막을 형성하기 위한 마스크로 사용된다.
다음, 도 1c에서 도시한 바와 같이 소자 A의 게이트(4) 상부에 감광막 패턴(30)을 형성한 다음, 감광막 패턴(30)을 마스크로 배리어막(20)을 식각하여 소자 A의 게이트 상부에 배리어막(20)을 남긴다.
이어, 도 1d에 도시한 바와 같이 감광막 패턴(30)을 제거한 후, 전면에 티타늄(Ti)막이나 코발트(Co)막 등의 고융점 금속막(40)을 증착한다.
다음, 도 1e에 도시한 바와 같이 열처리를 실시하여 실리사이드막(50)을 형성하고, 열처리 공정에서 반응하지 않고 남아 있는 고융점 금속막(40)을 제거한 후, 소자 A의 게이트 상부의 배리어막(20)을 제거한다.
그러면, 소자 A의 소스/드레인(6)과 소자 B의 게이트(14), 소스/드레인(16) 상부에만 실리사이드막(50)이 존재하게 된다.
이와 같은 반도체 소자의 제조 방법에서는 소자 B의 게이트(13) 상부에만 실리사이드막(50)을 형성하므로 소자 A와 소자 B는 서로 다른 저항 값을 갖게 된다. 따라서, 동일한 공정을 통해 형성된 소자 A와 B의 특성을 다르게 할 수 있다.
그러나, 이러한 반도체 소자의 제조 방법에서는 부분적으로 소자의 저항을 변화시키기 위해 반도체 소자를 형성한 다음 배리어막을 형성하므로 배리어막 하부에 형성된 막들의 단차에 의해 배리어막의 균일성이 좋지 않게 된다.
또한, 이러한 배리어막을 소자 A의 게이트 상부에만 남기기 위해 식각할 때 소자 분리 영역을 기준으로 식각되는 정도를 측정하는데, 이때 소자 분리 영역 내에도 산화막이 형성되어 있어 식각되는 정도를 정확하게 제어하기 어려우므로 게이트 전극 상부가 손상을 입을 수 있으며, 실리사이드가 제대로 이루어지지 않을 수도 있다.
본 발명의 과제는 단일 반도체 기판 위에 형성된 두 소자 사이의 저항을 다르게 하여 소자간의 특성을 차별화 하는데 있다.
본 발명의 다른 과제는 소자의 손상을 방지하는데 있다.
도 1a 내지 도 1e는 종래의 기술에 따른 반도체 소자의 제조 방법을 공정 순서에 따라 도시한 단면도이고,
도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 제조 방법을 공정 순서에 따라 도시한 단면도이다.
이러한 과제를 해결하기 위해 본 발명에서는 게이트를 형성하기 전에 실리사이드화 방지를 위한 배리어막을 형성한다.
본 발명에 따른 반도체 소자의 제조 방법에서는 소자 분리 영역 포함하는 반도체 기판 위에 다결정 실리콘층을 형성한 다음, 다결정 실리콘층의 일부분에만 배리어막을 형성한다. 이어, 다결정 실리콘층으로 배리어막을 적어도 하나 이상 포함하는 게이트를 형성하고 소스 및 드레인 영역을 형성한다. 다음, 반도체 기판 전면에 고융점 금속막을 증착한 후, 열처리를 실시하여 배리어막을 포함하는 게이트를 제외한 소스 및 드레인 영역과 게이트 상부에 실리사이드막을 형성한다.
여기서, 배리어막은 산화막이나 질화막 중의 어느 하나로 이루어질 수 있으며, 배리어막의 두께는 1,000Å 정도일 수 있다.
한편, 고융점 금속막은 티타늄막이나 코발트막 중의 어느 하나로 이루어질 수도 있다.
본 발명에서 게이트를 형성하는 단계는 배리어막 상부에 바크 감광막을 도포하는 단계, 감광막을 도포하고 현상하여 감광막 패턴을 형성하는 단계, 감광막 패턴을 마스크로 바크 감광막, 배리어막, 그리고 다결정 실리콘층을 식각하는 단계, 남아 있는 감광막 패턴 및 바크 감광막을 제거하는 단계를 포함할 수도 있다.
또한, 게이트를 형성하는 단계는 게이트 측벽에 질화막 스페이서를 형성하는 단계를 더 포함할 수도 있다.
이와 같이 본 발명에서는 게이트를 형성하기 전에 실리사이드화 방지를 위해배리어막을 형성하여 배리어막을 균일성을 향상시키고 소자 영역이 손상되지 않으며, 부분적으로 소자의 저항을 다르게 할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 공정에 대하여 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다.
도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 제조 방법을 도시한 단면도이다.
먼저, 도 2a에 도시한 바와 같이 반도체 기판(100) 위에 산화막으로 채워진 소자 분리 영역(110)을 형성한 다음, 게이트 절연막(120)과 다결정 실리콘층(130)을 증착하고 N+이온 주입을 실시한다. 이어, 실리사이드화 되는 것을 부분적으로 방지하기 위해 산화막이나 질화막을 1,000 Å 정도 증착하고 패터닝하여 소자 A′이 형성될 위치에 배리어막(140)을 형성한다. 여기서, 소자 분리 영역(110)은 트렌치(trench)로 이루어질 수 있으며, 또는 LOCOS(local oxidation of silicon)으로 이루어질 수도 있다.
다음, 도 2b에 도시한 바와 같이 난반사 방지막으로 바크(BARC : bottom antireflective coating) 감광막(150)을 도포한 다음 그 위에 감광막을 도포하고 현상하여 감광막 패턴(160)을 형성한다.
다음, 도 2c에 도시한 바와 같이 감광막 패턴(160)을 마스크로 바크 감광막(150)과 배리어막(140) 그리고 다결정 실리콘층(130)을 차례로 식각하여 게이트(131, 132)를 형성한다. 다음, 감광막 패턴(160)과 바크 감광막(150)을 제거한다.
다음, 도 2d에 도시한 바와 같이 질화막과 같은 물질로 게이트(131, 132)의 측벽에 게이트 측벽 스페이서(171, 172)를 형성하고, 이어 이온을 주입하여 소스 및 드레인(181, 182)을 형성한다.
다음, 도 2e에 도시한 바와 같이 전면에 티타늄막이나 코발트막 등의 고융점 금속막(190)을 증착한다.
이어, 도 2f에 도시한 바와 같이 열처리를 실시하여 소자 B′의 게이트(132), 소스/드레인(182), 그리고 소자 A′의 소스/드레인(181) 표면에 실리사이드막(191)을 형성한다. 다음, 남아 있는 고융점 금속막(190)과 배리어막(140)을 제거한다.
이와 같이 본 발명에서는 반도체 소자를 형성하기 전에 배리어막을 형성하므로 단차가 없기 때문에 배리어막의 균일성이 좋으며, 배리어막 하부에는 다결정 실리콘층이 형성되어 있으므로 종래 소자 분리 영역을 기준으로 과도 식각하여 소자 영역이 손상을 입는 문제를 방지할 수 있다.
이와 같이 본 발명에 따른 공정은 종래의 기술에 비하여 다음과 같은 효과가 있다.
두 소자 중 한 소자의 상부에만 실리사이드막이 형성되도록 배리어막을 형성하여 소자 간의 저항을 차별화시키는데, 반도체 소자를 형성하기 전에 배리어막을형성하여 배리어막의 균일성을 향상시키고, 소자 영역이 손상을 입는 문제를 방지할 수 있다.
Claims (6)
- 소자 분리 영역 포함하는 반도체 기판 위에 다결정 실리콘층을 형성하는 단계,상기 다결정 실리콘층의 일부분에만 배리어막을 형성하는 단계,상기 다결정 실리콘층으로 상기 배리어막을 적어도 하나 이상 포함하는 게이트를 형성하는 단계,소스 및 드레인 영역을 형성하는 단계,상기 반도체 기판 전면에 고융점 금속막을 증착하는 단계,열처리를 실시하여 상기 배리어막을 포함하는 게이트를 제외한 상기 소스 및 드레인 영역과 상기 게이트 상부에 실리사이드막을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
- 제1항에서,상기 배리어막은 산화막이나 질화막 중의 어느 하나로 이루어진 반도체 소자의 제조 방법.
- 제2항에서,상기 배리어막의 두께는 1,000Å 정도인 반도체 소자의 제조 방법.
- 제1항에서,상기 고융점 금속막은 티타늄막이나 코발트막 중의 어느 하나로 이루어진 반도체 소자의 제조 방법.
- 제1항에서,상기 게이트를 형성하는 단계는 상기 배리어막 상부에 바크 감광막을 도포하는 단계,감광막을 도포하고 현상하여 감광막 패턴을 형성하는 단계,상기 감광막 패턴을 마스크로 상기 바크 감광막, 배리어막, 그리고 다결정 실리콘층을 식각하는 단계,남아 있는 상기 감광막 패턴 및 바크 감광막을 제거하는 단계를 포함하는 반도체 소자의 제조 방법.
- 제5항에서,상기 게이트를 형성하는 단계는 상기 게이트 측벽에 질화막 스페이서를 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000035991A KR100342394B1 (ko) | 2000-06-28 | 2000-06-28 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000035991A KR100342394B1 (ko) | 2000-06-28 | 2000-06-28 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020000690A KR20020000690A (ko) | 2002-01-05 |
| KR100342394B1 true KR100342394B1 (ko) | 2002-07-02 |
Family
ID=19674446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000035991A KR100342394B1 (ko) | 2000-06-28 | 2000-06-28 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100342394B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0870053A (ja) * | 1994-06-21 | 1996-03-12 | Nec Corp | 半導体装置の製造方法 |
| JPH08330255A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 半導体装置の製造方法 |
| JPH10284617A (ja) * | 1997-04-03 | 1998-10-23 | Ricoh Co Ltd | 半導体装置及び半導体装置の製造方法 |
-
2000
- 2000-06-28 KR KR1020000035991A patent/KR100342394B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0870053A (ja) * | 1994-06-21 | 1996-03-12 | Nec Corp | 半導体装置の製造方法 |
| JPH08330255A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 半導体装置の製造方法 |
| JPH10284617A (ja) * | 1997-04-03 | 1998-10-23 | Ricoh Co Ltd | 半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020000690A (ko) | 2002-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525552A (en) | Method for fabricating a MOSFET device with a buried contact | |
| US5801077A (en) | Method of making sidewall polymer on polycide gate for LDD structure | |
| KR100342394B1 (ko) | 반도체 소자의 제조 방법 | |
| US6221745B1 (en) | High selectivity mask oxide etching to suppress silicon pits | |
| KR100587036B1 (ko) | 반도체소자의 컨택 형성방법 | |
| KR100399893B1 (ko) | 아날로그 소자의 제조 방법 | |
| KR100325611B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| KR100284071B1 (ko) | 반도체소자의 콘택 제조방법 | |
| KR0147770B1 (ko) | 반도체 장치 제조방법 | |
| KR100321758B1 (ko) | 반도체소자의제조방법 | |
| KR100226739B1 (ko) | 반도체 소자의 제조방법 | |
| JP3586971B2 (ja) | 半導体装置の製造方法 | |
| KR100280537B1 (ko) | 반도체장치 제조방법 | |
| KR100314810B1 (ko) | 대머신 게이트를 적용한 반도체 소자 제조방법 | |
| KR100412137B1 (ko) | 반도체 소자의 게이트 스페이서 형성방법 | |
| KR100314738B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR0182176B1 (ko) | 반도체 소자의 접촉부 제조 공정 | |
| KR100358144B1 (ko) | 아날로그 소자의 제조 방법 | |
| KR20020066585A (ko) | 반도체 소자의 비트라인 콘택 형성방법 | |
| KR100249150B1 (ko) | 필드산화막 형성방법 | |
| KR100219047B1 (ko) | 반도체 소자의 마스크 롬 제조방법 | |
| KR100239452B1 (ko) | 반도체 소자의 제조방법 | |
| KR100312382B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100256259B1 (ko) | 반도체 소자의 공통 게이트 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120521 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |