KR100249150B1 - 필드산화막 형성방법 - Google Patents
필드산화막 형성방법 Download PDFInfo
- Publication number
- KR100249150B1 KR100249150B1 KR1019950046857A KR19950046857A KR100249150B1 KR 100249150 B1 KR100249150 B1 KR 100249150B1 KR 1019950046857 A KR1019950046857 A KR 1019950046857A KR 19950046857 A KR19950046857 A KR 19950046857A KR 100249150 B1 KR100249150 B1 KR 100249150B1
- Authority
- KR
- South Korea
- Prior art keywords
- field
- field region
- oxide film
- field oxide
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 반도체 소자 제조방법에 관한 것으로 필드영역의 면적이 좁고, 넓음에 관계없이 두께가 동일한 필드산화막을 형성하는데 적당한 필드 산화막 형성방법을 제공하기 위한 것으로서, 필드영역의 면적이 서로 다른 필드 산화막 형성에 있어서, 기판상에 제1, 제2절연막을 차례로 증착하는 제1공정과, 상기 제2, 제1절연막을 선택적으로 제거하여 좁은 면적을 갖는 제1필드영역과 넓은 면적을 갖는 제2필드영역을 정의하는 제2공정과, 상기 제2절연막을 포함한 기판 전면에 다결정 실리콘을 증착한 후, 상기 제1필드영역의 기판을 포함한 인접한 제2절연막상에만 남도록 상기 다결정 실리콘을 제거하는 제3공정과, 필드이온을 주입한 후, 열처리하여 상기 제1필드영역과 상기 제2필드영역에서 동일한 두께의 제1, 제2필드 산화막을 형성하는 공정을 포함하여 이루어진다.
Description
제1a∼c도는 종래 필드 산화막 형성방법을나타낸 공정단면도.
제2a∼e도는 본 발명의 필드 산화막 형성방법을 나타낸 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
11: 실리콘 기판 12: 제1절연막
13: 제2절연막 14 : 폴리실리콘
15 : 제2감광막 16, 16a : 제1, 제2필드 산화막
본 발명은 반도체소자 제조방법에 관한 것으로, 특히 필드영역의 면적이 좁고, 넓음에 관계없이 두께가 동일한 필드 산화막을 형성하는데 적당하도록 한 필드 산화막 형성방법에 관한 것이다.
일반적으로, 필드 산화막은 반도체 소자간의 전기적 차단을 위해 형성하는 소자격리용 산화막으로서, 첨부도면을 참조하여 종래기술에 따른 필드 산화막 형성방법을 설명하면 다음과 같다.
제1a∼c도는 종래 필드 산화막 형성방법을 나타낸 공정단면도이다.
종래 필드 산화막 형성방법은 제1a도에서와 같이, 반도체 기판(1)상에 스트레스(Stress)감소용 버퍼 산화막으로서 게이트 산화막(2)을 증착한 후, 상기 게이트 산화막(2)상부에 질화막(Nitride)(3)과 감광막(도시하지 않음)을 차례로 증착한다.
이어, 필드영역과 활성영역을 정의한 후, 사진석판술(Photolithography) 및 식각공정을 통해 불필요한 질화막(3)을 선택적으로 제거하여 질화막(3) 패턴을 형성한다.
이때, 상기 질화막(3)패턴에 의한 필드영역은 반도체 소자의 디바이스 설계에 따라 상기 필드영역의 면적이 각각 다르게 패터닝한다.
이어, 제1b도에서와 같이, 질화막(3) 패턴을 마스크로 이용하여 필드 이온을 주입하고, 열처리하여 제1, 제2필드 산화막(4)(4a)을 형성한 후, 제1c도에서와 같이,상기 질화막(3) 패턴을 식각하여 제거한다.
그러나, 상기와 같은 종래 필드 산화막 형성방법은 패터닝된 필드영역의 면적에 따라 필드 산화막의 두께가 서로 다르므로 인해 두께가 얇은 필드 산화막에서는 소자간 격리특성이 저하되는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로, 폴리실리콘을 이용하여 필드영역의 면적에 무관하에 동일한 두께를 갖는 필드산화막을 형성하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 필드 산화막 형성방법은 필드영역의 면적이 서로 다른 필드 산화막 형성에 있어서, 기판상에 제1, 제2절연막을 차례로 증착하는 제1공정, 상기 제2절연막상에 제1감광막을 도포하고, 상기 제2, 제1절연막을 선택적으로 제거하여 좁은 면적을 갖는제1필드영역과 넓은 영역을 갖는 제2필드영역을 정의하는 제2공정, 상기 제2절연막을 포함한 기판 전면에 다결정 실리콘을 증착한 후, 제2감광막을 이용하여 제1필드영역의 기판을 포함한 인접한 제2절연막상에 남도록 상기 다결정 실리콘을 제거하는 제3공정과, 필드이온을 주입하여 필드산화막을 형성하는 제4 공정을 포함하여 이루어짐을 특징으로 한다.
이하, 첨부도면을 참조하여 본 발명의 필드 산화막 형성방법을 설명하면 다음과 같다.
제2a∼e도는 본 발명의 필드 산화막 형성방법을 나타낸 공정단면도이다.
즉, 본 발명의 필드 산화막 형성방법은 제2a도에서와 같이, 반도체 기판(11)상에 스트레스 감소용 버퍼 산화막으로서, 제1절연막(12)을 증착한 후, 상기 제1절연막(12)상에 제2절연막(13)을 증착하고, 상기 제2절연막(13)상에 제1감광막(도시하지 않음)을 도포한다.
이어, 필드영역과 활성영역을 정의한 후, 사진석판술 및 식각공정을 통해 불필요한 제2절연막(13)과 제1절연막(12)을 선택적으로 제거하여 기판의 표면을 노출시킨다.
이때, 상기 제2절연막(13)의 패터닝에 의해 필드영역이 정의되는데, 상기 필드영역은 디바이스 설계에 따라 좁은 면적을 갖는 제1필드영역과 넓은 면적을 갖는 제2필드영역이 정의된다.
이어, 제2b도에서와 같이, 상기 패터닝된 제2절연막(13)을 포함한 제1, 제2필드영역상에 폴리 실리콘(14)을 증착한 후, 상기 폴리 실리콘(14) 상부에 제2감광막(15)을 도포한다.
다음에 상기 제1필드영역과 상기 제1필드영역의 인접한 제2절연막(13)에만 상기 제2감광막(15)을 패터닝한 후, 패터닝된 제2감광막(15)을 마스크로하여 제2c도에서와 같이, 제2필드영역의 폴리 실리콘(14)을 제거한다.
이어, 제2d도에서와 같이, 상기 제2감광막(15)을 제거한 후, 필드이온 주입 및 열처리 공정을 통해 제1필드영역과 제2필드영역에 각각 제1, 제2필드 산화막(16)(16a)을 형성한다.
이때, 상기 폴리 실리콘이 실리콘 기판 보다 산화속도가 빠르므로 제2e도에서와 같이, 필드영역의 면적이 넓고 좁음에 관계없이 동일한 두께를 갖는 제1, 제2필드 산화막(16)(16a)이 형성된다.
이상 상술한 바와 같이, 본 발명의 필드 산화막 형성방법은 필드영역의 면적에 관계없이 동일한 두께의 필드 산화막을 형성하므로, 소자간 격리특성의 저하를 방지하는 효과가 있다.
Claims (1)
- 필드영역의 면적이 서로 다른 필드 산화막 형성에 있어서, 기판상에 제1, 제2절연막을 차례로 증착하는 제1공정, 상기 제2, 제1절연막을 선택적으로 제거하여 좁은 면적을 갖는 제1필드영역과 넓은 면적을 갖는 제2필드영역을 정의하는 제2공정, 상기 제2절연막을 포함한 기판 전면에 다뎔정 실리콘을 증착한 후, 상기 제1필드영역의 기판을 포함하는 인접한제2절연막상에만 남도록 상기 다결정 실리콘을 제거하는 제3공정, 필드이온을 주입한 후, 열처리하여 상기 제1필드영역과 상기 제2필드영역에서 동일한 두께의 제1, 제2필드 산화막을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 필드 산화막 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950046857A KR100249150B1 (ko) | 1995-12-05 | 1995-12-05 | 필드산화막 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950046857A KR100249150B1 (ko) | 1995-12-05 | 1995-12-05 | 필드산화막 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970052899A KR970052899A (ko) | 1997-07-29 |
KR100249150B1 true KR100249150B1 (ko) | 2000-03-15 |
Family
ID=19437905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950046857A KR100249150B1 (ko) | 1995-12-05 | 1995-12-05 | 필드산화막 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100249150B1 (ko) |
-
1995
- 1995-12-05 KR KR1019950046857A patent/KR100249150B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970052899A (ko) | 1997-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100268894B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
KR100249150B1 (ko) | 필드산화막 형성방법 | |
KR20000004483A (ko) | 듀얼 게이트 산화막의 형성방법 | |
KR100226733B1 (ko) | 반도체소자 제조방법 | |
KR0179158B1 (ko) | 반도체 소자 제조방법 | |
KR100379531B1 (ko) | 반도체 소자의 제조방법 | |
KR100226739B1 (ko) | 반도체 소자의 제조방법 | |
KR100209732B1 (ko) | 반도체 소자 제조방법 | |
KR100198632B1 (ko) | 반도체 소자의 제조방법 | |
KR100215871B1 (ko) | 반도체 소자의 제조방법 | |
KR0167668B1 (ko) | 박막트렌지스터 제조방법 | |
KR100314738B1 (ko) | 반도체소자의게이트전극형성방법 | |
KR0167607B1 (ko) | 롬의 게이트전극 제조 방법 | |
KR100300862B1 (ko) | 박막트랜지스터제조방법 | |
KR100537273B1 (ko) | 반도체 소자 제조방법 | |
KR100223935B1 (ko) | 반도체소자 제조방법 | |
KR100310415B1 (ko) | 이피롬의제조방법 | |
KR100281543B1 (ko) | 오프셋 구조의 박막 트랜지스터 제조방법 | |
KR0147667B1 (ko) | 상이한 스페이서 길이를 이용한 반도체 소자의 제조 방법 | |
KR100242378B1 (ko) | 전계효과 트랜지스터의 게이트 제조방법 | |
KR0179155B1 (ko) | 반도체장치 및 그 제조방법 | |
KR100219047B1 (ko) | 반도체 소자의 마스크 롬 제조방법 | |
KR100342394B1 (ko) | 반도체 소자의 제조 방법 | |
KR0179755B1 (ko) | 반도체소자 제조방법 | |
JP2000188396A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19990107 Effective date: 19991029 |
|
S901 | Examination by remand of revocation | ||
GRNO | Decision to grant (after opposition) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20071120 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |