KR100310415B1 - 이피롬의제조방법 - Google Patents

이피롬의제조방법 Download PDF

Info

Publication number
KR100310415B1
KR100310415B1 KR1019940021319A KR19940021319A KR100310415B1 KR 100310415 B1 KR100310415 B1 KR 100310415B1 KR 1019940021319 A KR1019940021319 A KR 1019940021319A KR 19940021319 A KR19940021319 A KR 19940021319A KR 100310415 B1 KR100310415 B1 KR 100310415B1
Authority
KR
South Korea
Prior art keywords
polysilicon layer
layer
gate electrode
region
ion
Prior art date
Application number
KR1019940021319A
Other languages
English (en)
Other versions
KR960009204A (ko
Inventor
김태훈
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019940021319A priority Critical patent/KR100310415B1/ko
Publication of KR960009204A publication Critical patent/KR960009204A/ko
Application granted granted Critical
Publication of KR100310415B1 publication Critical patent/KR100310415B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명에서는 이피롬의 게이트전극을 형성하는 방법에 있어서, 하나의 폴리실리콘층에 이온주입 및 아닐링공정으로 절연막을 형성시켜서 콘트롤게이트와 플로팅게이트를 구분하여 형성시켜서 이피롬의 제조공정을 단순화시키고, 주변회로와 이피롬의 게이트전극을 함께 형성하여 폴리실리콘층의 증착 및 식각공정에 대한 반도체기판의 주변회로영역에 대한 악영향을 방지한다.

Description

이피롬의 제조방법
제1도는 종래의 이피롬에서 게이트전극의 형성단계를 도시한 도면.
제2도는 본 발명에 의한 이피롬에서 게이트전극의 형성단계를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
10.20 : 반도체 기판 11.21 : 필드산화막
12.22 : 제1절연막 13 : 제1폴리실리콘층
14.25 : 제2절연막 15 : 제2폴리실리콘층
16.26 : 플로팅게이트 17.27 : 콘트롤게이트
23 : 폴리실리콘층 24 : 이온메몰층
28 : 트랜지스터용 게이트전극
a.a' : 이피롬영역 b.b' : 게이트영역
c' : 주변회로영역
본 발명은 이피롬(EPROM) 제조방법에 관한 것으로 특히 콘트롤게이트(control gate)와 플로팅게이트(floating gate)로 구성된 게이트전극의 제조방법을 개선하여 이피롬의 제조공정 단순화를 달성한 이피롬 제조방법에 관한 것이다.
반도체 메모리 소자인 이피롬은 게이트전극이 콘트롤게이트와 플로팅게이트의 두층으로 형성되어 있고, 그중에 플로팅게이트는 외부와 연결되어 있지 않은 플로팅(floating)상태에 있으며, 콘트로게이트와는 얇은 절연막으로 분리되어 동작되고 있다.
반도체 기판상에 이피롬의 게이트전극을 형성하기 위해서는 제1도에 도시된 바와 같이, 플로팅게이트용 폴리실리콘층과 절연막과 콘트롤 게이트용 폴리실리콘층을 순차적으로 형성시켰다.
제1도는 종래의 이피롬 제조공정에서 게이트전극 형성단계를 도시한 도면으로, 도면을 참고하여 설명하면 다음과 같다.
우선, 반도체기판(10)에 필드산화막(11)으로 이피롬과 주변회로를 형성시킬 소자형성영역과 소자분리영역으로 구분한 후에, 제1도의 (a)와 같이, 반도체기판상의 소자형성영역에 제1절연막(12)을 형성시키고 사진식각공정으로 이피롬영역(a)에 제1폴리실리콘층(13)을 형성 시킨다.
그리고, 제1도의 (b)와 같이, 반도체기판(10)상의 이피롬영역(a)에 형성시킨 제1폴리실리콘층(13) 전면에 제2절연막(14)을 형성 시킨다.
그후에는 제1도의 (c)와 같이, 제2절연막(14)상에 제2폴리실리콘층(15)을 형성시킨다.
이어서, 제2폴리실리콘층상에 포토레지스터로 게이트영역(b)를 정의한 후에, 제1도의 (d)와 같이, 제1폴리실리콘층과 제2절연막과 제2폴리실리콘층을 식각하여 제1절연막(12)에 의해 반도체기판과 절연되는 플로팅게이트(16)와 제2절연막(14)에 의해 플로팅게이트와 분리되는 콘트롤게이트(17)로 구성된 이피롬의 게이트전극을 형성시켰다.
그러나, 종래의 이피롬 제조방법에서는 게이트전극을 형성시키기 위하여 진행하는 공정단계가 많았으며, 반도체기판상의 소자형성영역인 필드산화막사이에서, 이피롬을 제조하기 위해 절연막과 제1 및 제2폴리실리콘층을 증착하고 식각하는 공정이 주변회로를 형성시킬 영역에도 진행되므로, 반도체기판의 주변회로의 형성영역에 악영향을 끼칠 수 있으며 이를 방지하기 위해서 까다롭고 세심한 처리공정이 요구되는 문제가 발생하였다.
본 발명은 이피롬의 게이트전극에서 하나의 폴리실리콘층에 이온주입 및 아닐링공정으로 절연막을 형성시켜서 콘트롤게이트와 플로팅게이트를 구분하여 형성시켜 이피롬의 제조공정을 단순화하고, 주변회로와 이피롬의 게이트전극을 함께 형성하여 폴리실리콘층의 증착 및 식각공정에 대한 반도체기판표면의 주변회로영역에 대한 악영향을 방지하는 것을 그 목적으로 한다.
즉, 본 발명에서는 반도체기판 상의 필드산화막으로 정의된 소자 형성영역에 제1절연막을 형성시킨 후에, 기판 전면에 폴리실리콘층을 형성시키는 단계와, 폴리실리콘층에 포토레지스터로 주변회로부분은 덮고 이피롬영역은 노출시키는 마스크패턴을 형성시킨 후에, 노출된 폴리실리콘층에 이온주입하여 이온메몰층을 형성시키는 단계와, 포토레지스터를 제거한 후에, 폴리실리콘층을 사진식각하여 기판상의 게이트전극용 폴리실리콘층을 형성시키는 단계와, 이피롬영역의 게이트전극용 폴리실리콘층에 형성시킨 이온메몰층을 아닐링 공정으로 제2절연막으로 형성시키는 단계를 포함하여 이루워진 이피롬 제조방법을 고안하였다.
제2도는 본 발명에 의한 이피롬 제조공정에서 게이트전극의 형성 단계를 도시한 도면으로, 도면을 참고하여 설명하면 다음과 같다.
우선, 반도체기판에 필드산화막(21)으로 이피롬과 주변회로를 형성시킬 소자형성영역과 소자분리영역으로 구분한 후에, 제2도의 (가)와 같이, 반도체기판상의 소자형성영역에 제1절연막(22)을 형성시킨 후에, 반도체기판(20) 전면에 폴리실리콘층(23)을 형성시킨다.
그리고, 제2도의 (b)와 같이, 폴리실리콘층(23)에 포토레지스터로 이피롬영역(a)을 노출시키는 마스크패턴을 형성시킨 후에, 노출된 폴리실리콘층(23)의 이피롬영역(a')에 산소(O2)이온이나 질소(N2)이온을 이온주입하여 이온메몰층(24)을 형성시킨다.
이어서, 반도체기판의 폴리실리콘층에 형성시킨 포토레지스터를 제거한 후에, 제2도의 (c)와 같이, 폴리실리콘층을 사진식각하여 반도체기판에서 이피롬영역(a')과 주변회로영역(c')에서 제1절연막상(22)의 게이트 영역(b')에 폴리실리콘층(23)을 형성시킨다.
이때, 이피롬영역(a')의 게이트전극용 폴리실리콘층(23)에는 이온메몰층(24)이 형성되어 있고, 주변회로영역에는 트랜지스터의 게이트전극으로 폴리실리콘층이 형성된다.
그 후에는 제2도의 (d)와 같이, 아닐링공정으로 이피롬영역(a')의 게이트전극용 폴리실리콘층에 형성된 이온메몰층을 산연막(SiO2) 혹은 질화막(Si3N4)의 제2절연막(25)으로 형성시킨다.
즉, 반도체기판(20)상에서 이피롬영역(a')의 게이트전극을 구성하는 플로팅게이트(26)는 제1절연막(22)에 의해 반도체기판과 절연되고, 콘트롤게이트(27)는 제2절연막(25)에 의해 플로팅게이트(26)와 구분되며, 주변회로영역(c')의 폴리실리콘층은 게이트전극(28)이 된다.
본 발명에 의한 이피롬 제조방법에서는 게이트전극 형성시키기 위하여 폴리실리콘층을 한번씩만 증착하고 식각한다.
즉, 반도체기판 절면에 폴리실리콘층을 형성시키고 식각하여 반도체 기판상의 주변회로와 이피롬의 게이트전극을 동시에 형성하므로 이피롬 제조방법의 공정단계가 단순화된다.
또한, 반도체기판 상에서 주변회로와 이피롬의 게이트전극이 하나의 폴리실리콘층을 식각하여 형성되므로 기판 표면의 토포로지(topology)가 개선된다.

Claims (3)

  1. 필드산화막으로 소자형성영역이 정의된 반도체기판에 주변회로의 트랜지스터와 이피롬셀의 게이트전극을 형성시키는 방법에 있어서,
    1) 소자 형성영역에 제1절연막을 형성시킨 후에, 기판 전면에 폴리실리콘층을 형성시키는 단계와,
    2) 상기 폴리실리콘층에 포토레지스터로 주변회로부분은 덮고 이피롬영역은 노출시키는 마스크패턴을 형성시킨 후에, 노출된 상기 폴리실리콘층에 소정 이온을 이온주입하여 이온메몰층을 형성시키는 단계와,
    3) 상기 포토레지스터를 제거한 후에, 상기 폴리실리콘층을 사진식각하여 기판상의 소정영역에 이온메몰층을 형성시킨 게이트전극용 폴리실리콘층을 형성시키는 단계와,
    4) 상기 게이트전극용 폴리실리콘층의 이온메몰층을 아닐링공정으로 제2절연막으로 형성시키는 단계를 포함하여 이루어진 이피롬의 제조방법.
  2. 제1항에 있어서,
    상기 2)단계에서 상기 이온메몰층은 상시 폴리실리콘층에 산소이온을 이온주입하여 형성시키고,
    상기 3)단계에서 상기 이온메몰층을 형성시킨 게이트전극용 폴리실리콘층은 상기 기판의 이피롬영역에 형성시키면서, 상기 기판의 주변회로영역에는 트랜지스터용 게이트전극을 형성시키고,
    상기 4)단계에서는 상기 제2절연막은 이피롬의 플로팅게이트와 콘트롤게이트를 구분시키는 산화막을 형성시키는 것이 특징인 이피롬의 제조방법.
  3. 제1항에 있어서,
    상기 2)단계에서 상기 이온메몰층은 상시 폴리실리콘층에 질소이온을 이온주입하여 형성시키고,
    상기 3)단계에서 상기 이온메몰층을 형성시킨 게이트전극용 폴리실리콘층은 상기 기판의 이피롬영역에 형성시키면서, 상기 기판의 주변회로영역에는 트랜지스터용 게이트전극을 형성시키고,
    상기 4)단계에서는 상기 제2절연막은 이피롬의 플로팅게이트와 콘트롤게이트를 구분시키는 질화막을 형성시키는 것이 특징인 이피롬의 제조방법.
KR1019940021319A 1994-08-29 1994-08-29 이피롬의제조방법 KR100310415B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940021319A KR100310415B1 (ko) 1994-08-29 1994-08-29 이피롬의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940021319A KR100310415B1 (ko) 1994-08-29 1994-08-29 이피롬의제조방법

Publications (2)

Publication Number Publication Date
KR960009204A KR960009204A (ko) 1996-03-22
KR100310415B1 true KR100310415B1 (ko) 2001-12-15

Family

ID=37530923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940021319A KR100310415B1 (ko) 1994-08-29 1994-08-29 이피롬의제조방법

Country Status (1)

Country Link
KR (1) KR100310415B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398039B1 (ko) * 1996-06-29 2004-01-07 주식회사 하이닉스반도체 플래쉬메모리소자의제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398039B1 (ko) * 1996-06-29 2004-01-07 주식회사 하이닉스반도체 플래쉬메모리소자의제조방법

Also Published As

Publication number Publication date
KR960009204A (ko) 1996-03-22

Similar Documents

Publication Publication Date Title
KR940007654B1 (ko) 불휘발성 반도체 메모리장치의 제조방법
JPH02219253A (ja) 半導体集積回路装置の製造方法
KR100518639B1 (ko) 반도체 소자 및 그 제조방법
KR100310415B1 (ko) 이피롬의제조방법
US6391701B1 (en) Semiconductor device and process of fabrication thereof
JP2002164537A (ja) 半導体装置及びその製造方法
KR100214519B1 (ko) 반도체소자 제조방법
KR100321758B1 (ko) 반도체소자의제조방법
KR19990056756A (ko) 아날로그 반도체 소자의 제조 방법
KR100244411B1 (ko) 반도체장치 제조방법
KR0161892B1 (ko) 박막트랜지스터 구조 및 제조방법
KR0166888B1 (ko) 박막트랜지스터 제조방법
KR0167607B1 (ko) 롬의 게이트전극 제조 방법
KR100249150B1 (ko) 필드산화막 형성방법
KR0172041B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100215871B1 (ko) 반도체 소자의 제조방법
KR0179155B1 (ko) 반도체장치 및 그 제조방법
KR100243021B1 (ko) 반도체 소자 제조방법
KR0161924B1 (ko) 박막트랜지스터 제조방법
KR0124643B1 (ko) 반도체소자의 격리막 형성방법
KR0140811B1 (ko) 트랜지스터 제조 방법
JPH05335407A (ja) 半導体装置の製造方法
KR100205349B1 (ko) 트랜지스터의 제조방법
KR0146633B1 (ko) 플래쉬 이이피롬 셀 제조방법
KR0151190B1 (ko) 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 13

EXPY Expiration of term