JPH02219253A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH02219253A JPH02219253A JP4066789A JP4066789A JPH02219253A JP H02219253 A JPH02219253 A JP H02219253A JP 4066789 A JP4066789 A JP 4066789A JP 4066789 A JP4066789 A JP 4066789A JP H02219253 A JPH02219253 A JP H02219253A
- Authority
- JP
- Japan
- Prior art keywords
- region
- substrate
- high concentration
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000002955 isolation Methods 0.000 claims abstract description 33
- 239000012535 impurity Substances 0.000 claims abstract description 30
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 abstract description 16
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 58
- 238000000034 method Methods 0.000 description 25
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- -1 Boron ions Chemical class 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置の製造方法、特に素子分離
領域を形成する方法に関する。
領域を形成する方法に関する。
第２図は従来の半導体集積回路装置における素子骨ＩＩ
ＩｊＩ域の形成方法の工程を示す模式図であり、１はＰ
型のＳｉの基板を示している。まず、基板１上にレジス
ト２を塗布等の方法により被着する（第２図（ａ））。
ＩｊＩ域の形成方法の工程を示す模式図であり、１はＰ
型のＳｉの基板を示している。まず、基板１上にレジス
ト２を塗布等の方法により被着する（第２図（ａ））。
次いで回路パターンが形成されているマスクを重ね合わ
せて露光し、現像してレジストパターンを基板１上に形
成した後、矢符で示す如く基板１上からボロンをイオン
注入して、パターンが形成されてない部分と対応する基
板１内に高濃度のＰ゛層３形成する（第２図（ｂ））。
せて露光し、現像してレジストパターンを基板１上に形
成した後、矢符で示す如く基板１上からボロンをイオン
注入して、パターンが形成されてない部分と対応する基
板１内に高濃度のＰ゛層３形成する（第２図（ｂ））。
そしてレジスト２を除去し、基板１上に熱酸化等の方法
により酸化膜４を積層する（第２図（Ｃ））。さらに前
記酸化膜４上に上述と同様にしてレジストパターンを形
成し、パターンが形成されてない部分の酸化膜４をエツ
チングした後、レジストを除去してＰ゛層３上面に厚い
酸化膜４をパターン形成することにより、基板１にＰ＋
Ｎ３を含む素子分離領域が形成される（第２図（ｄ））
。
により酸化膜４を積層する（第２図（Ｃ））。さらに前
記酸化膜４上に上述と同様にしてレジストパターンを形
成し、パターンが形成されてない部分の酸化膜４をエツ
チングした後、レジストを除去してＰ゛層３上面に厚い
酸化膜４をパターン形成することにより、基板１にＰ＋
Ｎ３を含む素子分離領域が形成される（第２図（ｄ））
。
このように基板１と同型であり、また高濃度であるＰ゛
層３対応する基板ｌ上面にゲート絶縁膜より十分厚い絶
縁膜、即ち酸化膜４が形成されていればＰ゛層３形成さ
れている部分を素子分離領域として機能させることがで
き、上述の方法は素子分離領域を形成させる方法の中で
も基本的な方法であるといえる。
層３対応する基板ｌ上面にゲート絶縁膜より十分厚い絶
縁膜、即ち酸化膜４が形成されていればＰ゛層３形成さ
れている部分を素子分離領域として機能させることがで
き、上述の方法は素子分離領域を形成させる方法の中で
も基本的な方法であるといえる。
しかし、上述の方法では自己整合的に基板１内に素子分
離領域が形成されないので、−船釣には［森末道忠監修
ｒＬｓＩ設計製作技術Ｊ 、 Ｐ２８６〜］に掲載され
ている次のような方法が用いられている。
離領域が形成されないので、−船釣には［森末道忠監修
ｒＬｓＩ設計製作技術Ｊ 、 Ｐ２８６〜］に掲載され
ている次のような方法が用いられている。
第３図は従来の半導体集積回路装置における素子分離領
域の他の形成方法の工程を示す模式図であり、図中１は
Ｐ型のＳｉの基板を示している。まず基板１上にバッフ
ァ用の薄い酸化膜４を形成し、その上面にマスク用の窒
化膜５をＣＶＤ法等の方法により積層する（第３図（ａ
））。前記酸化膜４は前記窒化膜５の形成により基板１
に生じる応力を緩和する働きを有している。
域の他の形成方法の工程を示す模式図であり、図中１は
Ｐ型のＳｉの基板を示している。まず基板１上にバッフ
ァ用の薄い酸化膜４を形成し、その上面にマスク用の窒
化膜５をＣＶＤ法等の方法により積層する（第３図（ａ
））。前記酸化膜４は前記窒化膜５の形成により基板１
に生じる応力を緩和する働きを有している。
次に窒化膜５上面にフォトレジスト２を塗布し、マスク
を用いてパターン形成を行った後、素子分離領域を形成
する部分の窒化膜５をエツチングする。そして、矢符で
示す如く基板１上がらボロンをイオン注入し、窒化膜５
がエツチングされた部分に対応する基板１内に高濃度の
Ｐ゛層３形成する（第３図（ｂ））。その後、Ｐ゛層３
対応する部分の酸化膜４とフォトレジスト２を夫々除去
し、水素燃焼酸化法等の方法を用いて露出した基板１の
表面に厚い酸化膜４を形成する（第３図（Ｃ））。
を用いてパターン形成を行った後、素子分離領域を形成
する部分の窒化膜５をエツチングする。そして、矢符で
示す如く基板１上がらボロンをイオン注入し、窒化膜５
がエツチングされた部分に対応する基板１内に高濃度の
Ｐ゛層３形成する（第３図（ｂ））。その後、Ｐ゛層３
対応する部分の酸化膜４とフォトレジスト２を夫々除去
し、水素燃焼酸化法等の方法を用いて露出した基板１の
表面に厚い酸化膜４を形成する（第３図（Ｃ））。
さらに、窒化膜５をエツチングにより除去すると基板１
に素子分離領域が形成される（第３図（ｄ））。
に素子分離領域が形成される（第３図（ｄ））。
〔発明が解決しようとする課題］
ところが上述した如く第２図に示した従来の素子分離領
域の形成方法にあっては、高濃度の不純物領域、即ちＰ
゛層とその上面に形成させる厚い酸化膜とが各々のりソ
ゲラフイエ程で形成されるため、互いに位置がずれるこ
とがある。このためその後形成される電界効果トランジ
スタ（ＦＥＴ）特性が不均一になるという問題点を有し
ていた。
域の形成方法にあっては、高濃度の不純物領域、即ちＰ
゛層とその上面に形成させる厚い酸化膜とが各々のりソ
ゲラフイエ程で形成されるため、互いに位置がずれるこ
とがある。このためその後形成される電界効果トランジ
スタ（ＦＥＴ）特性が不均一になるという問題点を有し
ていた。
また、第３図に示した従来の素子分離領域の形成方法に
あっては自己整合的に素子分離領域を形成するため、上
述のような問題点は有していないが、イオン注入時に高
濃度不純物領域が所望の領域より大きく拡散形成される
場合があり、高濃度不純物領域を素子領域から任意の距
離を隔てて形成できない。このため、素子領域と素子分
離領域との境界で高電界によるリーク電流が増大し、さ
らに絶縁破壊を起こして基板上に形成されたトランジス
タ間の耐圧が低くなるという問題点があった。
あっては自己整合的に素子分離領域を形成するため、上
述のような問題点は有していないが、イオン注入時に高
濃度不純物領域が所望の領域より大きく拡散形成される
場合があり、高濃度不純物領域を素子領域から任意の距
離を隔てて形成できない。このため、素子領域と素子分
離領域との境界で高電界によるリーク電流が増大し、さ
らに絶縁破壊を起こして基板上に形成されたトランジス
タ間の耐圧が低くなるという問題点があった。
本発明は斯かる事情に鑑みてなされたものであり、素子
分離領域の高濃度不純物領域を素子領域から任意の距離
を隔てて形成させることにより、各トランジスタ間の耐
圧を均一に制御し、また該耐圧を向上することが可能で
ある半導体集積回路装置の製造方法の提供を目的とする
。
分離領域の高濃度不純物領域を素子領域から任意の距離
を隔てて形成させることにより、各トランジスタ間の耐
圧を均一に制御し、また該耐圧を向上することが可能で
ある半導体集積回路装置の製造方法の提供を目的とする
。
本発明に係る半導体集積回路の製造方法にあっては、基
板内に形成させる素子領域と対応する基板表面の位置に
、耐酸化性の被膜をパターン形成し、前記基板と同型の
不純物を注入して、基板内に高濃度不純物領域を含む素
子分離領域を形成する半導体集積回路装置の製造方法に
おいて、前記素子領域及び前記素子分離領域の高濃度不
純物領域とずべく対応する基板上の位置に耐酸化性の被
膜をパターン形成する工程と、前記被膜をマスクとして
酸化する工程と、素子領域と対応する位置の被膜上にレ
ジストを被着する工程と、素子分離領域と対応する位置
の被膜を除去し、前記不純物を注入する工程とを有する
ことを特徴とする。
板内に形成させる素子領域と対応する基板表面の位置に
、耐酸化性の被膜をパターン形成し、前記基板と同型の
不純物を注入して、基板内に高濃度不純物領域を含む素
子分離領域を形成する半導体集積回路装置の製造方法に
おいて、前記素子領域及び前記素子分離領域の高濃度不
純物領域とずべく対応する基板上の位置に耐酸化性の被
膜をパターン形成する工程と、前記被膜をマスクとして
酸化する工程と、素子領域と対応する位置の被膜上にレ
ジストを被着する工程と、素子分離領域と対応する位置
の被膜を除去し、前記不純物を注入する工程とを有する
ことを特徴とする。
本発明の半導体集積回路装置の製造方法にあっては、ま
ず基板内に形成させる素子領域及び素子分離領域の高濃
度不純物領域と対応する基板上の位置に耐酸化性の被膜
をパターン形成し、該被膜をマスクとして酸化するので
、素子領域と高濃度不純物領域との間の基板上に厚い酸
化膜が形成される。そして、素子領域と対応する被膜上
にレジストを被着し、素子分離領域と対応する被膜を除
去した後、基板と同型のイオン注入を行うので、素子分
離領域内の厚い酸化膜に挟まれた部分に高濃度不純物領
域が形成される。つまり、前記耐酸化性の被膜のパター
ンを制御することにより、素子分離領域の高濃度不純物
領域と素子領域とが任意の距離を隔てて形成され、基板
上の各トランジスタ間の耐圧を均一にでき、また該耐圧
を向上させることができる。
ず基板内に形成させる素子領域及び素子分離領域の高濃
度不純物領域と対応する基板上の位置に耐酸化性の被膜
をパターン形成し、該被膜をマスクとして酸化するので
、素子領域と高濃度不純物領域との間の基板上に厚い酸
化膜が形成される。そして、素子領域と対応する被膜上
にレジストを被着し、素子分離領域と対応する被膜を除
去した後、基板と同型のイオン注入を行うので、素子分
離領域内の厚い酸化膜に挟まれた部分に高濃度不純物領
域が形成される。つまり、前記耐酸化性の被膜のパター
ンを制御することにより、素子分離領域の高濃度不純物
領域と素子領域とが任意の距離を隔てて形成され、基板
上の各トランジスタ間の耐圧を均一にでき、また該耐圧
を向上させることができる。
〔実施例］
以下、本発明をその実施例を示す図面に基づき具体的に
詳述する。
詳述する。
第１図は本発明に係る半導体集積回路装百の製造方法に
てＳｉＮＭＯ３電界効果トランジスタ（ＳｉＮＭＯ５Ｆ
ＥＴ）を製造する工程を示す模式図であり、図中１はＰ
型のＳｉの基板を示している。
てＳｉＮＭＯ３電界効果トランジスタ（ＳｉＮＭＯ５Ｆ
ＥＴ）を製造する工程を示す模式図であり、図中１はＰ
型のＳｉの基板を示している。
まず、基板１を１０００’Ｃ，Ｏ□雰囲気中にさらして
熱酸化処理し、基板１上面に５００人のＳｉＯ□膜であ
る酸化膜４を形成する。さらにその上面に、Ｎ１１１と
５ｉＨ２Ｃｆｆｉ、との化学気相反応を用いた減圧ＣＶ
Ｄ法により１００人の耐酸化性被膜即ち、５ｉ３Ｎａ膜
である窒化膜５を堆積する（第１図（ａ））。次に窒化
膜５上面に１００００人のフォトレジスト２を積層し、
形成しようとする素子領域と素子分離領域の高濃度不純
物領域とに対応する位置にマスクを用いてパターン形成
する。そしてパターン形成されてない部分に対応する窒
化膜５を１５０°Ｃのリン酸で、ＳｉＯ□膜を７％のフ
ッ酸で夫々エツチングする（第１図（ｂ））。
熱酸化処理し、基板１上面に５００人のＳｉＯ□膜であ
る酸化膜４を形成する。さらにその上面に、Ｎ１１１と
５ｉＨ２Ｃｆｆｉ、との化学気相反応を用いた減圧ＣＶ
Ｄ法により１００人の耐酸化性被膜即ち、５ｉ３Ｎａ膜
である窒化膜５を堆積する（第１図（ａ））。次に窒化
膜５上面に１００００人のフォトレジスト２を積層し、
形成しようとする素子領域と素子分離領域の高濃度不純
物領域とに対応する位置にマスクを用いてパターン形成
する。そしてパターン形成されてない部分に対応する窒
化膜５を１５０°Ｃのリン酸で、ＳｉＯ□膜を７％のフ
ッ酸で夫々エツチングする（第１図（ｂ））。
次にフォトレジスト２を除去し、１０００’Ｃ、Ｈ，Ｏ
雰囲気で熱酸化して、フォトレジスト２を除去すること
により基板１が露出した部分に２５００人の５ｔ（ｈ膜
である酸化膜４ａを選択的に形成する（第１図（Ｃ））
。
雰囲気で熱酸化して、フォトレジスト２を除去すること
により基板１が露出した部分に２５００人の５ｔ（ｈ膜
である酸化膜４ａを選択的に形成する（第１図（Ｃ））
。
その後、素子領域となる部分を保護するように１０００
０人のフォトレジスト２をパターン形成し、素子分離領
域の高濃度不純物領域上の窒化膜５を１５０°Ｃのリン
酸で除去し、矢符にて示す如く基板１の上面からボロン
を加速エネルギ２０ｋｅＶ、 ドーズ量５Ｘ１０１３ｃ
ｍの条件でイオン注入して、素子分離領域となる部分に
高濃度領域のＰ＋層３を形成する（第１図（ｄ））。そ
して、素子分離領域の高濃度不純物領域上の酸化膜４を
７％のフッ酸で除去する。さらにフォトレジスト２を除
去し、１０００°Ｃ１１□０雰囲気で熱酸化して素子分
離領域に選択的に７０００人の５ｉ（ｈ膜である酸化膜
４ｂを形成し、またＰ′″層３のボロンを活性化する（
第１図（ｅ））。ついで酸化膜４上面の窒化膜５を１５
０’Ｃのリン酸でエツチングして除去する（第１図（ｆ
））。さらに酸化膜４ｂを含む基板１上にゲート酸化膜
を積層形成し、その上面に多結晶シリコン層を形成した
後、マスクを用いたホトリソグラフィによりＭＯＳＦＥ
Ｔのゲート電極７を残して多結晶シリコン層をエツチン
グする。
０人のフォトレジスト２をパターン形成し、素子分離領
域の高濃度不純物領域上の窒化膜５を１５０°Ｃのリン
酸で除去し、矢符にて示す如く基板１の上面からボロン
を加速エネルギ２０ｋｅＶ、 ドーズ量５Ｘ１０１３ｃ
ｍの条件でイオン注入して、素子分離領域となる部分に
高濃度領域のＰ＋層３を形成する（第１図（ｄ））。そ
して、素子分離領域の高濃度不純物領域上の酸化膜４を
７％のフッ酸で除去する。さらにフォトレジスト２を除
去し、１０００°Ｃ１１□０雰囲気で熱酸化して素子分
離領域に選択的に７０００人の５ｉ（ｈ膜である酸化膜
４ｂを形成し、またＰ′″層３のボロンを活性化する（
第１図（ｅ））。ついで酸化膜４上面の窒化膜５を１５
０’Ｃのリン酸でエツチングして除去する（第１図（ｆ
））。さらに酸化膜４ｂを含む基板１上にゲート酸化膜
を積層形成し、その上面に多結晶シリコン層を形成した
後、マスクを用いたホトリソグラフィによりＭＯＳＦＥ
Ｔのゲート電極７を残して多結晶シリコン層をエツチン
グする。
次に、マスクを用いたホトリソグラフィによりソース及
びドレインを形成する領域に対応する位置の酸化膜をエ
ツチングし、リンの熱拡散又は砒素のイオン注入により
ソース及びドレインのｎ１拡散層６．６を夫々形成し、
さらに眉間絶縁膜である酸化ｔｌ！４ｃをｃｖｎ等の方
法で積層形成する（第１図（（至））。こうして得られ
た基板１にマスクを用いてｎ゛拡散層６．６に対応する
位置の酸化膜４Ｃにコンタクトホールをあけ、全面にア
ルミニウム薄膜を蒸着し、配線用マスクを使って電極配
線加工を行う等の工程を施すことによりＳｉＮＭＯ５Ｆ
ＥＴの集積回路が製造される。
びドレインを形成する領域に対応する位置の酸化膜をエ
ツチングし、リンの熱拡散又は砒素のイオン注入により
ソース及びドレインのｎ１拡散層６．６を夫々形成し、
さらに眉間絶縁膜である酸化ｔｌ！４ｃをｃｖｎ等の方
法で積層形成する（第１図（（至））。こうして得られ
た基板１にマスクを用いてｎ゛拡散層６．６に対応する
位置の酸化膜４Ｃにコンタクトホールをあけ、全面にア
ルミニウム薄膜を蒸着し、配線用マスクを使って電極配
線加工を行う等の工程を施すことによりＳｉＮＭＯ５Ｆ
ＥＴの集積回路が製造される。
本発明の製造方法では形成させるべき素子領域と素子分
離領域の高濃度不純物領域であるＰ“層３との間に予め
厚い酸化膜４ａを形成させた後、イオン注入してＰ゛層
３形成するので、厚い酸化膜４ａが基板１内の不純物拡
散のストッパとなり、所望の位置にＰ゛層３形成される
。
離領域の高濃度不純物領域であるＰ“層３との間に予め
厚い酸化膜４ａを形成させた後、イオン注入してＰ゛層
３形成するので、厚い酸化膜４ａが基板１内の不純物拡
散のストッパとなり、所望の位置にＰ゛層３形成される
。
従って、第１図（ｂ）で形成する窒化膜５のパターンを
制御することにより素子分離領域から任意の距離を隔て
てＰ゛層３形成できる。また、高濃度不純物導入時に窒
化膜５上に形成するレジストパターンは多少ずれても厚
い酸化膜４ａがマスクになっているので、所定の位置に
高濃度不純物領域が形成される。
制御することにより素子分離領域から任意の距離を隔て
てＰ゛層３形成できる。また、高濃度不純物導入時に窒
化膜５上に形成するレジストパターンは多少ずれても厚
い酸化膜４ａがマスクになっているので、所定の位置に
高濃度不純物領域が形成される。
以上、詳述した如く本発明に係る半導体集積回路装置の
製造方法にあっては、１度のりソグラフィ処理で形成さ
せるべき素子領域と素子分離領域の高濃度不純物領域に
形成される耐酸化性の被膜パターンにより、素子領域と
高濃度不純物領域との間隔を決定できるので、任意の距
離を隔てて素子領域と高濃度不純物領域とを形成するこ
とが可能であり、各トランジスタ間の耐圧を均一に制御
することができ、また該耐圧を向上することができる等
本発明は優れた効果を奏する。
製造方法にあっては、１度のりソグラフィ処理で形成さ
せるべき素子領域と素子分離領域の高濃度不純物領域に
形成される耐酸化性の被膜パターンにより、素子領域と
高濃度不純物領域との間隔を決定できるので、任意の距
離を隔てて素子領域と高濃度不純物領域とを形成するこ
とが可能であり、各トランジスタ間の耐圧を均一に制御
することができ、また該耐圧を向上することができる等
本発明は優れた効果を奏する。
第１図は本発明に係る半導体集積回路装置の製造方法の
工程を示す模式図、第２図は従来の半導体集積回路装置
における素子分離領域の形成方法の工程を示す模式図、
第３図は従来の半導体集積回路装置における素子分離領
域の他の形成方法の工程を示す模式図である。 １・・・基板 ２・・・レジスト ３・・・Ｐ＋層４・
・・酸化膜 ５・・・窒化膜 ６・・・ｎ゛拡散層７・
・・ゲート電極 ■
工程を示す模式図、第２図は従来の半導体集積回路装置
における素子分離領域の形成方法の工程を示す模式図、
第３図は従来の半導体集積回路装置における素子分離領
域の他の形成方法の工程を示す模式図である。 １・・・基板 ２・・・レジスト ３・・・Ｐ＋層４・
・・酸化膜 ５・・・窒化膜 ６・・・ｎ゛拡散層７・
・・ゲート電極 ■
Claims (1)
- 【特許請求の範囲】 １、基板内に形成させる素子領域と対応する基板表面の
位置に、耐酸化性の被膜をパターン形成し、前記基板と
同型の不純物を注入して、基板内に高濃度不純物領域を
含む素子分離領域を形成する半導体集積回路装置の製造
方法において、 前記素子領域及び前記素子分離領域の高濃 度不純物領域とすべく対応する基板上の位置に耐酸化性
の被膜をパターン形成する工程と、前記被膜をマスクと
して酸化する工程と、 素子領域と対応する位置の被膜上にレジス トを被着する工程と、 素子分離領域と対応する位置の被膜を除去 し、前記不純物を注入する工程と を有することを特徴とする半導体集積回路 装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4066789A JPH02219253A (ja) | 1989-02-20 | 1989-02-20 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4066789A JPH02219253A (ja) | 1989-02-20 | 1989-02-20 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02219253A true JPH02219253A (ja) | 1990-08-31 |
Family
ID=12586883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4066789A Pending JPH02219253A (ja) | 1989-02-20 | 1989-02-20 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02219253A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5468675A (en) * | 1993-05-26 | 1995-11-21 | Rohm Co., Ltd. | Method for manufacturing a device separation region for semiconductor device |
| US5714414A (en) * | 1996-08-19 | 1998-02-03 | Micron Technology, Inc. | Semiconductor processing method of forming field isolation oxide relative to a semiconductor substrate |
| US5789306A (en) * | 1996-04-18 | 1998-08-04 | Micron Technology, Inc. | Dual-masked field isolation |
| US6387777B1 (en) | 1998-09-02 | 2002-05-14 | Kelly T. Hurley | Variable temperature LOCOS process |
| US7229895B2 (en) | 2005-01-14 | 2007-06-12 | Micron Technology, Inc | Memory array buried digit line |
| US7247570B2 (en) | 2004-08-19 | 2007-07-24 | Micron Technology, Inc. | Silicon pillars for vertical transistors |
| US7285812B2 (en) | 2004-09-02 | 2007-10-23 | Micron Technology, Inc. | Vertical transistors |
| US7368344B2 (en) | 2004-12-13 | 2008-05-06 | Micron Technology, Inc. | Methods of reducing floating body effect |
| US7371627B1 (en) | 2005-05-13 | 2008-05-13 | Micron Technology, Inc. | Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines |
| US7510954B1 (en) | 2005-05-13 | 2009-03-31 | Micron Technology, Inc. | Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines |
| US9287271B2 (en) | 2011-08-23 | 2016-03-15 | Micron Technology, Inc. | Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices |
| US10515801B2 (en) | 2007-06-04 | 2019-12-24 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
-
1989
- 1989-02-20 JP JP4066789A patent/JPH02219253A/ja active Pending
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5468675A (en) * | 1993-05-26 | 1995-11-21 | Rohm Co., Ltd. | Method for manufacturing a device separation region for semiconductor device |
| US5789306A (en) * | 1996-04-18 | 1998-08-04 | Micron Technology, Inc. | Dual-masked field isolation |
| US5909630A (en) * | 1996-04-18 | 1999-06-01 | Micron Technology, Inc. | Dual-masked isolation |
| US6103020A (en) * | 1996-04-18 | 2000-08-15 | Micron Technology, Inc. | Dual-masked field isolation |
| US5714414A (en) * | 1996-08-19 | 1998-02-03 | Micron Technology, Inc. | Semiconductor processing method of forming field isolation oxide relative to a semiconductor substrate |
| US5989980A (en) * | 1996-08-19 | 1999-11-23 | Micron Technology, Inc. | Semiconductor processing method of forming field isolation oxide relative to a semiconductor substrate |
| US6387777B1 (en) | 1998-09-02 | 2002-05-14 | Kelly T. Hurley | Variable temperature LOCOS process |
| US8847298B2 (en) | 2004-08-19 | 2014-09-30 | Micron Technology, Inc. | Pillars for vertical transistors |
| US7247570B2 (en) | 2004-08-19 | 2007-07-24 | Micron Technology, Inc. | Silicon pillars for vertical transistors |
| US8629533B2 (en) | 2004-08-19 | 2014-01-14 | Micron Technology, Inc. | Pillars for vertical transistors |
| US7413480B2 (en) | 2004-08-19 | 2008-08-19 | Micron Technology, Inc. | Silicon pillars for vertical transistors |
| US7285812B2 (en) | 2004-09-02 | 2007-10-23 | Micron Technology, Inc. | Vertical transistors |
| US7521322B2 (en) | 2004-09-02 | 2009-04-21 | Micron Technology, Inc. | Vertical transistors |
| US7368344B2 (en) | 2004-12-13 | 2008-05-06 | Micron Technology, Inc. | Methods of reducing floating body effect |
| US7626223B2 (en) | 2004-12-13 | 2009-12-01 | Micron Technology, Inc. | Memory structure for reduced floating body effect |
| US7768073B2 (en) | 2005-01-14 | 2010-08-03 | Micron Technology, Inc. | Memory array buried digit line |
| US7601608B2 (en) | 2005-01-14 | 2009-10-13 | Micron Technologies, Inc. | Memory array buried digit line |
| US8102008B2 (en) | 2005-01-14 | 2012-01-24 | Micron Technology, Inc. | Integrated circuit with buried digit line |
| US7368365B2 (en) | 2005-01-14 | 2008-05-06 | Wells David H | Memory array buried digit line |
| US7229895B2 (en) | 2005-01-14 | 2007-06-12 | Micron Technology, Inc | Memory array buried digit line |
| US7510954B1 (en) | 2005-05-13 | 2009-03-31 | Micron Technology, Inc. | Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines |
| US7371627B1 (en) | 2005-05-13 | 2008-05-13 | Micron Technology, Inc. | Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines |
| US10515801B2 (en) | 2007-06-04 | 2019-12-24 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| US9287271B2 (en) | 2011-08-23 | 2016-03-15 | Micron Technology, Inc. | Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices |
| US9401363B2 (en) | 2011-08-23 | 2016-07-26 | Micron Technology, Inc. | Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4149307A (en) | Process for fabricating insulated-gate field-effect transistors with self-aligned contacts | |
| JPH02219253A (ja) | 半導体集積回路装置の製造方法 | |
| JPH09289323A (ja) | 半導体装置の製造方法 | |
| JPS63205944A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JP2859332B2 (ja) | 半導体装置の製造方法 | |
| JPH05243264A (ja) | トランジスタの製造方法 | |
| JP2002164537A (ja) | 半導体装置及びその製造方法 | |
| JP2817226B2 (ja) | 半導体装置の製造方法 | |
| JPH03116968A (ja) | 半導体装置の製造方法 | |
| JP3178444B2 (ja) | 半導体装置の製造方法 | |
| KR0151254B1 (ko) | 반도체소자 제조방법 | |
| JPS6331097B2 (ja) | ||
| KR0155301B1 (ko) | 중첩구조를 구비한 모스 전계효과 트랜지스터의 제조방법 | |
| JPH03215971A (ja) | 相補型半導体装置の製造方法 | |
| JPH0274042A (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| KR100249150B1 (ko) | 필드산화막 형성방법 | |
| KR960009204A (ko) | 이피롬의 제조방법 | |
| JPS6089940A (ja) | 半導体装置の製造方法 | |
| JPH02162737A (ja) | Ｍｏｓ型半導体集積回路装置の製造方法 | |
| JPH06338516A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH04360540A (ja) | 半導体装置の製造方法 | |
| JPS60133748A (ja) | 相補型ｍｏｓ集積回路の製造方法 | |
| JPS62248222A (ja) | 半導体装置の製造方法 | |
| JPS6156437A (ja) | 半導体装置の製造方法 | |
| JPH03270151A (ja) | 半導体装置の製造方法 |