KR0166888B1 - 박막트랜지스터 제조방법 - Google Patents

박막트랜지스터 제조방법 Download PDF

Info

Publication number
KR0166888B1
KR0166888B1 KR1019950012626A KR19950012626A KR0166888B1 KR 0166888 B1 KR0166888 B1 KR 0166888B1 KR 1019950012626 A KR1019950012626 A KR 1019950012626A KR 19950012626 A KR19950012626 A KR 19950012626A KR 0166888 B1 KR0166888 B1 KR 0166888B1
Authority
KR
South Korea
Prior art keywords
forming
polysilicon
layer
active layer
doped region
Prior art date
Application number
KR1019950012626A
Other languages
English (en)
Other versions
KR960043294A (ko
Inventor
임인곤
이재갑
배형균
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019950012626A priority Critical patent/KR0166888B1/ko
Publication of KR960043294A publication Critical patent/KR960043294A/ko
Application granted granted Critical
Publication of KR0166888B1 publication Critical patent/KR0166888B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막트랜지스터 제조방법에 관한 것으로, 활성층 형성공정의 안정성을 기할 수 있고, 소자특성을 향상시킬 수 있도록 하기 위한 것이다.
본 발명은 기판상에 폴리실리콘층을 형성하는 단계와, 상기 폴리실리콘층의 소정 영역을 선택적으로 얇게 만들어 활성층을 형성하는 단계, 상기 폴리실리콘 활성층상에 게이트산화막을 형성하는 단계, 상기 폴리실리콘 활성층의 두께가 얇은 영역의 게이트산화막 상부에 게이트전극을 형성하는 단계, 상기 게이트전극을 마스크로 하여 상기 폴리실리콘 활성층에 이온주입을 행하여 저농도 도핑영역과 그레이디드 도핑영역 및 고농도 도핑영역을 동시에 형성하는 단계, 기판 전면에 절연층을 형성하는 단계, 상기 절연층을 선택적으로 식각하여 상기 고농도 도핑영역의 소정부분을 노출시키는 콘택개구부를 형성하는 단계, 및 상기 절연층상에 상기 콘택개구부를 통해 상기 고농도 도핑영역과 접속되는 전극을 형성하는 단계로 이루어지는 박막트랜지스터 제조방법을 제공한다.

Description

박막트랜지스터 제조방법
제1도는 종래의 폴리실리콘 TFT 제조방법을 도시한 공정순서도.
제2도는 본 발명에 의한 폴리실리콘 TFT 제조방법을 도시한 공정순서도.
* 도면의 주요부분에 대한 부호의 설명
11 : 기판 12 : 폴리실리콘 활성층
13, 15 : 산화막 14 : 질화막
16 : 게이트산화막 17 : 게이트전극
18A : 저농도 도핑영역 18B : 그레이디드 도핑영역
18C : 고농도 도핑영역 19 : 절연층
20 : 소오스 및 드레인전극
본 발명은 박막트랜지스터(Thin Film Transistor : 이하 TFT라 한다) 제조방법에 관한 것으로, 특히 폴리실리콘 TFT의 활성층 형성방법에 관한 것이다.
종래기술에 의한 LDD(Lightly Doped Drain)구조를 갖는 폴리실리콘 TFT의 제조방법을 제1도를 참조하여 설명하면 다음과 같다.
먼저, 제1도 (a)에 도시한 바와 같이 기판(1)상에 절연층인 산화막(2)을 형성하고, 이 위에 활성층이 되는 폴리실리콘(3)을 400-500Å 정도의 두께로 형성하고, 그 위에 게이트산화막(4A) 및 게이트 형성용 도전층(5A)인 폴리실리콘층(또는 폴리사이드)을 각각 1000Å, 3000Å정도의 두께로 차례로 형성한다.
이어서 제1도 (b)도시된 바와 같이 상기 폴리실리콘층(3) 및 게이트산화막(4A)을 소정의 게이트패턴으로 패터닝하여 게이트전극(5)을 형성한다. 다음에 제1도 (c)에 도시된 바와 같이 LDD영역(6) 형성을 위해 불순물을 약 1013/㎠정도의 도우즈(dose)로 상기 폴리실리콘 활성층(3)에 저농도 이온주입을 행하여 LDD영역(6)을 형성한다.
이어서 제1도 (d)에 도시된 바와 같이 상기 게이트전극(5) 측면에 측벽 스페이서(7)를 형성한 후, 불순물을 1015/㎠정도의 도우즈로 상기 폴리실리콘 활성층(3)에 고농도 이온주입을 행하여 고농도 불순물 영역인 소오스 및 드레인(8)을 형성한다.
다음에 제1도 (e)에 도시된 바와 같이 기판 전면에 절연층(9)을 형성하고, 절연층을 선택적으로 식각하여 상기 소오스 및 드레인(8)을 노출시키는 콘택 개구부를 형성한 후, 도전층을 형성하고 이를 패터닝하여 소오스 및 드레인콘택(10)을 형성함으로써 LDD구조의 폴리실리콘 TFT를 완성한다.
상기한 종래 기술은 LDD구조의 소오스 및 드레인 형성을 위해 이온주입 공정을 두 번 실시해야 하는 번거로움과 측벽스페이서를 형성해야 하는 공정의 복잡성의 문제가 있다.
그리고 LDD영역 형성을 위해 낮은 도우즈(약 1013/㎠)로 이온주입을 해야 하므로 낮은 도우즈 주입용의 주입기(Implanter)가 필요하다.
또한, 활성층을 얇게(400-600Å) 형성하므로 소오스 및 드레인 콘택영역의 저항이 높아지고, 콘택 개구부 형성을 위한 식각시 폴리실리콘 활성층이 식각되기 쉬운(제1도 (e)의 A참조) 문제점이 있다.
본 발명은 이와 같은 문제를 해결하기 위한 것으로, 활성층 형성공정의 안정성을 기할 수 있고, 소자특성을 향상시킬 수 있는 박막트랜지스터의 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 박막트랜지스터 제조방법은 기판상에 폴리실리콘층을 형성하는 단계와, 상기 폴리실리콘층의 소정 영역을 선택적으로 얇게 만들어 활성층을 형성하는 단계, 상기 폴리실리콘 활성층상에 게이트산화막을 형성하는 단계, 상기 폴리실리콘 활성층의 두께가 얇은 영역의 게이트산화막 상부에 게이트전극을 형성하는 단계, 상기 게이트전극을 마스크로 하여 상기 폴리실리콘 활성층에 이온주입을 행하여 저농도 도핑영역과 그레이디드 도핑영역 및 고농도 도핑영역을 동시에 형성하는 단계, 기판 전면에 절연층을 형성하는 단계, 상기 절연층을 선택적으로 식각하여 상기 고농도 도핑영역의 소정부분을 노출시키는 콘택 개구부를 형성하는 단계, 및 상기 절연층상에 상기 콘택개구부를 통해 상기 고농도 도핑영역과 접속되는 전극을 형성하는 단계로 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도에 본 발명에 의한 LDD구조의 폴리실리콘 TFT 제조방법을 공정순서에 따라 도시하였다.
먼저, 제2도 (a)에 도시된 바와 같이 기판(11)상에 활성층 형성을 위해 결정화된 폴리실리콘 활성층(12)을 약 1500Å정도의 두께로 증착하고, 이 위에 산화막(SiO2)(13)과 질화막(Si3N4)(14)을 연속 증착한 후, 질화막(14) 및 산화막(13)을 선택적으로 제거하여 폴리실리콘 활성층(12)의 소정부분을 노출시킨다.
상기 산화막(13)은 100Å 정도의 두께로, 질화막(14)은 500Å 정도의 두께로 형성하는 것이 바람직하다.
이어서 제2도 (b)에 도시된 바와 같이 국부산화(Local Oxidation)공정을 행하여 상기 노출된 폴리실리콘 활성층(12) 부위에 산화막(15)을 형성한다. 이때, 산화막(15)이 형성된 상기 폴리실리콘 활성층(12) 부위는 그 두께가 얇아지게 된다.
다음에 제2도 (c)에 도시된 바와 같이 상기 질화막(14) 및 산화막(13)을 제거하고, 산화막(15)을 제거한 후, 게이트산화막(16)을 약 1000Å 정도의 두께로 형성한다.
이어서 제2도 (d)에서 도시된 바와 같이 상기 게이트산화막(16)상에 게이트형성용 도전층을 증착한 후, 이를 소정패턴으로 패터닝하여 게이트전극(17)을 형성한다.
다음에 제2도 (e)에 도시된 바와 같이 높은 에너지로 이온주입공정을 실시하는 바, 주입에너지 150KeV, 도우즈량 ~1015/㎠으로 투사범위(Projection range)를 기판과 폴리실리콘과의 계면에 맞추게 되면 폴리실리콘 활성층(12)의 두께 차이로 인해 도핑농도가 저농도인 도핑영역(18A), 그레이디드(graded) 도핑영역(18B), 그리고 고농도인 도핑영역(18C)으로 나타나게 된다.
따라서 별도의 마스킹 없이도 저농도 도핑영역(18A)인 LDD영역을 고농도 도핑영역(18C)인 소오스 및 드레인영역(18C)과 동시에 형성할 수 있다.
다음에 제2도 (f)에 도시된 바와 같이 기판 전면에 절연층(19)을 형성한 후, 절연층을 선택적으로 식각하여 상기 소오스 및 드레인(18C)을 노출시키는 콘택 개구부를 형성한 후, 도전층을 형성하고 이를 패터닝하여 소오스 및 드레인전극(20)을 형성함으로써 LDD구조의 폴리실리콘 TFT를 완성한다.
이상과 같이 본 발명은 국부산화공정을 이용하여 활성층이 되는 폴리실리콘층을 부분적으로 얇게 함으로써 활성층의 질을 향상시킬 수 있으며, 한번의 이온주입 공정에 의해 LDD구조를 실현할 수 있다.
또한, 소오스 및 드레인 콘택이 이루어지는 활성층 부분은 두께를 두껍게 함으로써 콘택 형성시 안정성을 기할 수 있으며, 콘택에 관련된 저항을 대폭으로 낮출 수 있다.
따라서 얇은 활성층의 장점을 충분히 살리면서 종래 기술에서 문제시되었던 저항 증가 문제를 해결할 수 있게 된다.

Claims (4)

  1. 기판상에 폴리실리콘층을 형성하는 단계와, 상기 폴리실리콘층의 소정 영역을 선택적으로 얇게 만들어 활성층을 형성하는 단계, 상기 폴리실리콘 활성층상에 게이트산화막을 형성하는 단계, 상기 폴리실리콘 활성층의 두께가 얇은 영역의 게이트산화막 상부에 게이트전극을 형성하는 단계, 상기 게이트전극을 마스크로 하여 상기 폴리실리콘 활성층에 이온주입을 행하여 저농도 도핑영역과 그레이디드 도핑영역 및 고농도 도핑영역을 동시에 형성하는 단계, 기판 전면에 절연층을 형성하는 단계, 상기 절연층을 선택적으로 식각하여 상기 고농도 도핑영역의 소정부분을 노출시키는 콘택 개구부를 형성하는 단계, 및 상기 절연층상에 상기 콘택개구부를 통해 상기 고농도 도핑영역과 접속되는 전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 박막트랜지스터 제조방법.
  2. 제1항에 있어서, 상기 폴리실리콘층의 소정 영역을 선택적으로 얇게 만드는 단계는 상기 폴리실리콘상에 산화막과 질화막을 연속 증착하는 공정, 상기 질화막 및 산화막을 선택적으로 제거하여 상기 폴리실리콘층의 소정부분을 노출시키는 공정, 국부산화공정을 행하여 상기 노출된 폴리실리콘층 부위에 산화막을 형성하는 공정, 상기 질화막 및 산화막을 제거하는 공정을 차례로 실시하여 행하는 것을 특징으로 하는 박막트랜지스터 제조방법.
  3. 제1항에 있어서, 상기 이온주입공정은 투사범위를 기판과 활성층의 계면에 맞춰 행하는 것을 특징으로 하는 박막트랜지스터 제조방법.
  4. 제1항에 있어서, 상기 이온주입공정은 주입에너지를 150KeV로, 도우즈량을 ~1015/㎠ 정도로 하여 행하는 것을 특징으로 하는 박막트랜지스터 제조방법.
KR1019950012626A 1995-05-19 1995-05-19 박막트랜지스터 제조방법 KR0166888B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950012626A KR0166888B1 (ko) 1995-05-19 1995-05-19 박막트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950012626A KR0166888B1 (ko) 1995-05-19 1995-05-19 박막트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR960043294A KR960043294A (ko) 1996-12-23
KR0166888B1 true KR0166888B1 (ko) 1999-01-15

Family

ID=19414971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950012626A KR0166888B1 (ko) 1995-05-19 1995-05-19 박막트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR0166888B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3408437B2 (ja) 1998-10-30 2003-05-19 シャープ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR960043294A (ko) 1996-12-23

Similar Documents

Publication Publication Date Title
KR0177785B1 (ko) 오프셋 구조를 가지는 트랜지스터 및 그 제조방법
US6218229B1 (en) Method of fabricating semiconductor device having a dual-gate
KR0166888B1 (ko) 박막트랜지스터 제조방법
KR0170515B1 (ko) Gold구조를 갖는 반도체장치 및 그의 제조방법
KR100298874B1 (ko) 트랜지스터의형성방법
KR20050069111A (ko) 자기 정렬 바이폴라 트랜지스터 형성 방법
KR100362191B1 (ko) 반도체소자의박막트랜지스터및그제조방법
US6013554A (en) Method for fabricating an LDD MOS transistor
JPH11220128A (ja) Ｍｏｓｆｅｔ及びその製造方法
KR100412143B1 (ko) 삼중 게이트 산화막을 적용한 반도체 소자의 제조방법
KR970006740B1 (ko) 박막트랜지스터의 제조 방법
KR100296506B1 (ko) 모스트랜지스터의비대칭접합형성방법
KR950008259B1 (ko) 반도체 소자의 엘디디(ldd) 제조 방법
KR100325443B1 (ko) 모스트랜지스터제조방법
KR970001349B1 (ko) 트랜지스터 제조방법
KR100395911B1 (ko) 반도체 소자의 제조 방법
KR100198630B1 (ko) 박막트랜지스터의 구조 및 제조방법
KR100364794B1 (ko) 반도체소자의 제조방법
KR940010923B1 (ko) Mosfet의 구조와 제조방법
KR100192363B1 (ko) 박막트랜지스터의 구조 및 그 제조방법
KR0152936B1 (ko) 반도체 소자 제조방법
KR100243021B1 (ko) 반도체 소자 제조방법
KR100542980B1 (ko) 엘디디영역을 갖는 씨모스 박막 트랜지스터의 제조방법
KR100250686B1 (ko) 반도체 소자 제조 방법
KR100236073B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070629

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee