KR0124643B1 - 반도체소자의 격리막 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 격리막 형성방법에 관한 것으로, Etch End Point 용의 절연막을 추가로 형성함으로써 비드빅의 축소와, 누설전류의 방지와 격리막 특성이 개선되는 효과가 있다.

이와같이 본 발명은 반도체 기판상에 제1절연막과 제1폴리실리콘, 제2절연막을 차례로 형성하고 액티브 및 필드영역을 정의하여 필드영역의 제2절연막을 선택적으로 제거하는 공정과, 전면에 제3절연막과 제2폴리실리콘을 차례로 형성하는 공정과, 상기 제3절연막 측면에 제2폴리실리콘 측벽을 형성하고 제2폴리실리콘 측벽 사이의 제3절연막을 선택적으로 제거하는 공정과, 상기 제2폴리실리콘 측벽과 제3절연막을 마스크로 하여 필드이온을 주입하는 공정과, 상기 제2절연막, 제3절연막을 마스크로하여 제1폴리실리콘 및 폴리실리콘 측벽을 열산화하여 필드산화막을 형성하는 공정을 포함하는 이루어짐을 특징으로 하는 반도체 소자의 격리막 형성방법이다.

Description

반도체 소자의 격리막 형성방법

제1도는 종래의 반도체 소자의 격리막형성 단면도.

제2도는 본 발명의 반도체 소자의 격리막형성 단면도.

* 도면의 주요부분에 대한 부호의 설명

8 : 실리콘 기판 9 : 산화막

10 : 제1폴리실리콘 11 : 제1질화막

12 : 제2질화막 13 : 제2폴리실리콘

14 : 제2폴리실리콘 측벽 15 : 필드산화막

본 발명은 반도체 소자의 격리막형성에 관한 것으로, 특히 폴리실리콘의 식각시 엔드 포인트를 정확히 설정하기에 적당하도록 한 반도체 소자의 격리막 형성방법에 관한 것이다.

이중, 종래에 사용했던 한가지 방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.

제1도 종래의 반도체 소자의 격리막 형성방법을 도시하였다.

우선, 제1도(a)와 같이 실리콘 기판(1)상에 산화막(2)과 제1폴리실리콘(3)을 차례로 증착한 후 액티브 및 필드영역을 정의하고, 액티브 마스크(도시하지 않음)를 이용한 포토에칭 고정으로 질화막(4)을 패터닝한다.

이어서 제1도(b)와 같이 마스크로 사용된 액티브 마스크(도시하지 않음)를 제거한 후 전면에 제2폴리실리콘(5)을 증착한다.

다음에 제1도(c)와 같이 상기 제2폴리실리콘(5)을 에치백하여 상기 질화막(4)의 측면에 제2폴리실리콘 측벽(6)을 형성한다. 그리고, 상기 질화막(4)와 제2폴리실리콘(6)을 마스크로 하여 필드이온을 주입한다.

이어서 제1도(d)와 같이 O2 분위기에서 소자분리용인 필드산화막(7)을 형성한다.

다음에 제1도(e)와 같이 상기 필드산화막(7)을 마스크로 한 식각공정으로 상기 질화막(4)과 제1폴리실리콘(3)을 제거한 후 상기 필드산화막(7)을 선택적으로 제거하여 반도체 소자의 격리막을 완성한다.

그러나, 이와같은 종래의 반도체 소자의 격리막 형성방법은 필드영역에서 제1, 제2폴리실리콘이 접해 있기에 제2폴리실리콘의 적절한 에치 엔드 포인트(Etch End Point)를 설정할 수 없어서 제1폴리실리콘에 악영향을 끼치므로 비드백(Birds's-Beak)과 누설전류의 증가와 격리막 특성이 악화되는 문제점이 있다.

본 발명은 상술한 문제점을 해결하기 위해 안출한 것으로 본 발명의 반도체 소자의 격리막 형성방법은 제1, 제2폴리실리콘 사이에 질화막이나 산화막을 증착하고 증착된 질화막, 산화막이 정확한 Etch End Point를 설정하여 우수한 반도체 소자의 격리막을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 반도체 소자의 격리막 형성방법은 반도체 기판상에 제1절연막과 제1폴리실리콘, 제2절연막을 차례로 형성하고 액티브 및 필드영역을 정하여 필드영역의 제2절연막을 선택적으로 제거하는 공정과, 전면에 제3절연막과 제2폴리실리콘을 차례로 형성하는 공정과, 상기 제3절연막 측면에 제2폴리실리콘 측벽을 형성하고 제2폴리실리콘 측벽 사이의 제3절연막을 선택적으로 제거하는 공정과, 상기 제2폴리실리콘 측벽과 제3절연막을 마스크로하여 필드이온을 주입하는 공정과, 상기 제2절연막, 제3절연막을 마스크로하여 제2폴리실리콘 및 폴리실리콘 측벽을 열산화하여 필드산화막을 형성하는 공정을 포함하여 이루어짐을 특징으로 한다.

이하, 첨부된 제2도를 참조하여 본 발명의 반도체 소자의 결리막 형성방법을 상세히 설명하면 다음과 같다.

우선, 제2도(a)와 같이 실리콘 기판(8)상에 산화막(9)과 제1폴리실리콘(10)을 차례로 증착한 후 액티브 및 필드영역을 정의하여 액티브 마스크(도시하지 않음)를 이용한 포토에칭 공정을 제1질화막(11)을 패터닝한다.

이어서, 제2도(b)와 같이 전면에 Etch End Point용인 30Å 이하의 두께를 갖는 매우 얇은 제2질화막(12)과 제2폴리실리콘(13)을 차례로 증착한다. 이때, 상기 제2질화막(12)대신 산화막을 증착하여 형성하여도 무방하다. 그리고 후속공정으로 필드산화막의 형성시 상기 제2질화막(12)은 30Å 이하의 두께를 갖기에 필드 산화막의 형성에 영향을 끼치지 않는다.

다음에 제2도(c)와 같이 상기 제2폴리실리콘(13)을 Etch End Point용의 상기 제2질화막(12)이 노출될때까지 에치백하여 상기 제2질화막(12)의 측면에 제2폴리실리콘 측벽을 형성한 후 제2폴리실리콘 측벽(14)사이에 노출된 제2질화막(12)을 선택적으로 제거한다. 그리고, 상기 제2폴리실리콘 측벽(14)과 제2질화막(12)을 마스크로 하여 필드이온을 주입한다.

이어서 제2도(d)와 같이 O2 분위기에서 열처리하여 소자분리용인 필드산화막(15)을 형성한다. 다음에 제2도(e)와 같이 상기 필드산화막(15)을 마스크로 한 식각공정으로 상기 제1, 제2폴리실리콘(10)(13), 제2폴리실리콘 측벽(14), Etch End Point용의 제2질화막(12)을 제거한 후 상기 필드산화막(15)을 선택적으로 제거하여 반도체 소자의 격리막을 완성한다.

이상에서 상술한 본 발명은 반도체 소자의 격리막 형성방법은 제1, 제2폴리실리콘의 사이에 질화막(혹은 산화막)을 형성함으로써 제2폴리실리콘의 에치백 공정시 정확한 Etch End Point를 얻을 수 있다.

따라서, 제2폴리실리콘 측벽의 두께조절이 가능하고 필드산화막의 정확한 형성범위를 얻을 수 있으므로 비드빅의 축소와 누설전류의 방지와 격리막 특성이 개선되는 효과가 있다.

Claims (2)

1. 반도체 기판상에 제1절연막과 제1폴리실리콘, 제2절연막을 차례로 형성하고 액티브 및 필드영역을 정의하여 필드영역의 제2절연막을 선택적으로 제거하는 공정과, 전면에 제3절연막과 제2폴리실리콘을 차례로 형성하는 공정과, 상기 제3절연막 측면에 제2폴리실리콘 측벽을 형성하고 제2폴리실리콘 측벽 사이의 제3절연막을 선택적으로 제거하는 공정과, 상기 제2폴리실리콘 측벽과 제3절연막을 마스크로 하여 필드이온을 주입하는 공정과, 상기 제2절연막, 제3절연막을 마스크로 하여 제1폴리실리콘 및 폴리실리콘 측벽을 열산화하여 필드산화막을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 소자의 격리막 형성방법.
2. 제1항에 있어서, 상기 제3절연막 30Å이하의 두께로 형성함을 특징으로 하는 반도체 소자의 격리막 형성방법.