KR100287916B1 - 반도체 소자 격리막 제조방법 - Google Patents

Abstract

본 발명은 반도체소자 제조방법에 관한 것으로, 반도체 소자 제조시 맨 처음 정의된 활성영역보다 더 넓은 활성영역의 확보와 더 좋은 전류 특성을 갖도록 하기 위한 것이다.

본 발명은 반도체 기판상에 패드용 절연막, 제1반도체층, 제1절연막, 제2절연막을 차례로 증착하는 공정, 필드영역과 활성영역을 정의하여 필드영역의 제1, 제2절연막을 제거하는 공정과, 제1, 제2절연막 측면에 제3절연막으로 측벽을 형성하는 공정과, 노출된 상기 제1반도체층을 제거하고 제2, 제3절연막을 제거하는 공정과, 전면에 제2반도체층을 증착하고 에치백하여 제1절연막 및 제1반도체층에 반도체 측벽을 형성하는 공정과, 노출된 패드용 절연막을 제거하고 반도체 측벽 및 노출된 기판을 열산화하여 필드산화막을 형성하는 제1절연막과 제1반도체층을 제거하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 소자 격리막 제조방법으로 이루어진다.

Description

반도체 소자 격리막 제조방법

제1(a)∼(d)도는 종래의 반도체 소자 격리막 공정단면도.

제2(a)∼(g)도는 본 발명의 반도체 소자 격리막 공정단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 실리콘기판 2 : 패드용 산화막

3 : 제1다결정실리콘막 4 : 질화막

5 : 감광막 6 : 필드산화막

7 : 제1산화막 8 : 제2산화막

9 : 제2다결정실리콘막 10 : 측벽다결정실리콘막

11 : 측벽산화막

본 발명은 반도체소자 격리막 제조방법에 관한 것으로, 특히 고집적 소자의 격리막 특성 개선에 적당하도록 한 국부산화막(Local Oxidation of Silicon) 형성 방법에 관한 것이다.

이하, 첨부된 도면을 참조하여 종래 기술을 설명하면 다음과 같다.

제1(a)도와 같이 실리콘기판(1)상에 패드용 산화막(2), 제1다결정실리콘막(3), 질화막(4), 감광막(5)을 차례로 증착한 후 활성 마스크(Active Mask)를 통한 노광 및 형상공정으로 감광막(5)을 제거하고 1차적으로 필드영역을 정의한다.

제1(b)도와 같이 노출된 필드영역의 질화막(4)을 선택적으로 식각하여 패터닝하고 감광막(5)을 제거한후 필드이온주입을 한다.

제1(c)도와 같이 산소 분위기에서 열처리하는 산화공정을 통해 필드산화막(6)을 형성한다.

제1(d)도와 같이 질화막(4)과 제1다결정실리콘막(3)을 차례로 제거하여 최종적인 격리막을 형성한다.

그러나 상기와 같은 종래의 소자 격리방법에 있어서는 활성(active)영역을 확장하는데 한계가 있는등의 문제점이 있었다.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 안출한 것으로 더 넓은 활성대역을 확보하는데 그 목적이 있다.

상기의 목적을 달성하기 위한 본 발명은 반도체 기판상에 패드용 절연막, 제1반도체층, 제1절연막, 제2절연막을 차례로 증착하는 공정, 필드영역과 활성영역을 정의하여 필드영역의 제1, 제2절연막을 제거하는 공정과, 제1, 제2절연막 측면에 제3절 연막으로 측벽을 형성하는 공정, 노출된 상기 제1반도체층을 제거하고 제, 제3절연막을 제거하는 공정과, 전면에 제2반도체층을 증착하고 에치백하여 제1절연막 및 제1반도체층에 반도체 측벽을 형성하는 공정과, 노출된 패드용 절연막을 제거하고 반도체측벽 및 노출된 기판을 열산화하여 필드산화막을 형성하고 제1절연막과 제1반도체층을 제거하는 공정을 포함하여 이루어지는데 그 특징이 있다.

이와같은 본 발명의 실시예를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.

제2도는 본 발명의 반도체 소자 격리막 형성 공정단면도로써, 제2(a)도와 같이 P형 실리콘기판(1)상에 패드용 산화막(2)을 형성하고, 패드용 산화막(2)위에 제1다결정실리콘막(3), 질화막(4), 제1산화막(7) 및 감광막(5)을 차례로 증착한다.

액티브 마스크(Active Mask)를 이용한 노광 및 현상공정으로 1차적으로 필드영역을 정의한다.

그리고 제2(b)도와 같이 필드영역의 제1산화막(7)과 질화막(4)을 선택적으로 식각하여 패터닝한다.

계속해서 감광막(5)을 제거하고 전면에 제2산화막(8)을 증착시킨후 제2(c)도와 같이 제2산화막(8)을 에치-백(Etch-Back)하여 제1산화막(7)과 질화막(4) 측면에 측벽산화막(11)을 형성하고, 제1산화막(7) 및 측벽산화막(11)을 마스크로 하여 노출된 제1다결정실리콘막(3)을 제거한다.

제2(d)도와 같이 상기 제1산화막(7)과 측벽산화막(11)을 제거하고 필드 이온주입한 다음 전면에 제2다결정실리콘막(9)을 증착한다.

제2(e)도와 같이 제2다결정실리콘막(9)을 에치백(Etch-Back)하여 질화막(4)측면 및 제1다결정실리콘막(3) 측면에 측벽 다결정실리콘막(10)을 형성하고, 이를 마스크로 이용하여 패드용 산화막(2)을 제거한다.

제2(f)도와 같이 산소 분위기에서 열처리하는 산화공정을 통해 필드산화막(6)을 형성하고 질화막(4)과 미반응한 제1다결정실리콘막(3)을 제거하여 최종적인 격리막을 형성한다.

이와같은 본 발명은 제1도의 종래의 국부산화막 형성공정과, 제2도의 본 발명의 국부산화막 공정단면도에서 알 수 있듯이 종래에는 필드영역의 질화막(4)을 선태적으로 식각한 후 필드 이온주입하여 필드산화막(6)을 형성하였으나 본 발명에서는 제1산화막(7)과 제2산화막(8)을 증착하여 증착두께에 따라 에치-백(Etch-Back)한 후 노출된 필드영역의 제1다결정실리콘막(3)을 식각하고 필드 이온주입한후 그 전면에 제2다결정실리콘막(9)을 증착시키고 에치백하여 측벽다결정실리콘막(10)을 형성한 다음 산화공정을 통해 필드산화막(6)을 형성한다.

따라서, 제2산화막을 증착두께와 제1다결정실리콘막(3)을 식각시 격리막이 결정되어 맨 처음 정의된 활성영역보다 더 넓은 활성대역을 확보할 수 있으며 종래의 소자제조시보다 전류 특성면에서 유리한 이점이 있다.

Claims (3)

1. 반도체 기판상에 패드용 절연막, 제1반도체층, 제1절연막, 제2절연막을 차례로 증착하는 공정, 필드영역과 활성영역을 정의하여 필드영역의 제1, 제2절연막을 제거하는 공정과, 제1, 제2절연막 측면에 제3절연막으로 측벽을 형성하는 공정과, 노출된 상기 제1반도체층을 제거하고 제2, 제3절연막을 제거하는 공정과, 전면에 제2반도체층을 증착하고 에치백하여 제1절연막 및 제1반도체층에 반도체 측벽을 형성하는 공정과, 노출된 패드용 절연막을 제거하고 반도체 측벽 및 노출된 기판을 열산화하여 필드산화막을 형성하고 제1절연막과 제1반도체층을 제거하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 소자 격리막 제조방법.
2. 제1항에 있어서, 제1, 제2반도체층은 다결정실리콘으로 형성함을 특징으로 하는 반도체 소자 격리막 제조방법.
3. 제1항에 있어서, 패드용 절연막과 제2, 제3절연막은 산화막으로 형성하고, 제1절연막은 질화막으로 형성함을 특징으로 하는 반도체 소자 격리막 제조방법.