JPS63122239A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63122239A JPS63122239A JP26895286A JP26895286A JPS63122239A JP S63122239 A JPS63122239 A JP S63122239A JP 26895286 A JP26895286 A JP 26895286A JP 26895286 A JP26895286 A JP 26895286A JP S63122239 A JPS63122239 A JP S63122239A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- nitride film
- film
- trench
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 150000004767 nitrides Chemical class 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 4
- 238000002513 implantation Methods 0.000 abstract 1
- 238000001020 plasma etching Methods 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関する。
従来の半導体装置、特に−導電型半導体基板にウェルを
形成する半導体装置の製造方法は、公知の如く、ウェル
分離のための溝を形成した後に、ウェルを形成していた
＠ 〔発明が解決しようとする問題点〕 しかし、前述の従来技術ではレジストパターンをマスク
にイオン注入しウェルを形成するため、マスク合わせの
余裕を見込んで、分離のための溝幅はある程度広くしな
ければならず、そのことが素子の高度な微細化を妨げる
要因となっていた。
形成する半導体装置の製造方法は、公知の如く、ウェル
分離のための溝を形成した後に、ウェルを形成していた
＠ 〔発明が解決しようとする問題点〕 しかし、前述の従来技術ではレジストパターンをマスク
にイオン注入しウェルを形成するため、マスク合わせの
余裕を見込んで、分離のための溝幅はある程度広くしな
ければならず、そのことが素子の高度な微細化を妨げる
要因となっていた。
そこで本発明はこのような問題点を解決するもので、そ
の目的とすることは、分離用の溝とウェルをセル７アラ
インで形成するとこで溝幅を縮少し、素子の高度な微細
化を容易にする半導体装置の製造方法を提供することに
あるＱ 〔問題点を解決するための手段〕 本発明の半導体装置の製造方法は、−導電型半導体基板
上に第１の窒化膜を形成する工程、前記第１の窒化膜上
に第１の酸化膜を形成する工程、前記第１の窒化膜及び
第１の酸化膜の一部をフォトエツチングにより除去する
工程、前記第１の窒化膜及び第１の酸化膜の側壁部に第
２の窒化膜を形成する工程、前記第１の窒化膜、第１の
酸化膜、第２の窒化膜をマスクに第１の不純物をイオン
注入する工程、前記第１の窒化膜、第１の酸化膜、第２
の窒化膜をマスクに前記半導体基板の一部に選択的に第
２の酸化膜を形成する工程、前記第２の窒化膜を除去す
る工程、前記第１の窒化膜、第１の酸化膜、第２の酸化
膜をマスクに前記半導体基板の一部をエツチングし、溝
を形成する工程、前記溝内部に第３の酸化膜を形成する
工程、前記溝を多結晶シリコンで埋める工程、前記第１
の窒化膜及び第１の酸化膜を除去する工程、前記除去部
に第２の不純物をイオン注入する工程、ドライブインに
よりウェルを形成する工程を具備したことを特徴とする
。
の目的とすることは、分離用の溝とウェルをセル７アラ
インで形成するとこで溝幅を縮少し、素子の高度な微細
化を容易にする半導体装置の製造方法を提供することに
あるＱ 〔問題点を解決するための手段〕 本発明の半導体装置の製造方法は、−導電型半導体基板
上に第１の窒化膜を形成する工程、前記第１の窒化膜上
に第１の酸化膜を形成する工程、前記第１の窒化膜及び
第１の酸化膜の一部をフォトエツチングにより除去する
工程、前記第１の窒化膜及び第１の酸化膜の側壁部に第
２の窒化膜を形成する工程、前記第１の窒化膜、第１の
酸化膜、第２の窒化膜をマスクに第１の不純物をイオン
注入する工程、前記第１の窒化膜、第１の酸化膜、第２
の窒化膜をマスクに前記半導体基板の一部に選択的に第
２の酸化膜を形成する工程、前記第２の窒化膜を除去す
る工程、前記第１の窒化膜、第１の酸化膜、第２の酸化
膜をマスクに前記半導体基板の一部をエツチングし、溝
を形成する工程、前記溝内部に第３の酸化膜を形成する
工程、前記溝を多結晶シリコンで埋める工程、前記第１
の窒化膜及び第１の酸化膜を除去する工程、前記除去部
に第２の不純物をイオン注入する工程、ドライブインに
よりウェルを形成する工程を具備したことを特徴とする
。
以下第１１図により詳細に実施例を説明する◇工程１・
・・第１図（α） Ｎ型半導体基板１０１上に第１の窒化膜１０２を４００
０〜５ｏｏｏＸ化学的気相成長法で形成し、その上に第
１の酸化膜１０５を１０００〜１５００Ｘ化学的気相成
長法で形成する◎レジストパターンをマスクに前記第１
の酸化膜１０３及び第１の窒化膜１０２の一部をエツチ
ングする０次に窒化膜を３０００〜６０００に化学的気
相成長法で形成した後に、リアクティブイオンで全面エ
ツチングすることにより、前記第１の窒化膜１０２及び
第１の酸化膜１０５の側壁に第２の窒化膜１０４を形成
する・次に前記第１の窒化膜１０２、第１の酸化膜１０
３、第２の窒化膜１０４をマスクにＮ型不純物１０５を
イオン注、入する・工程２・・・第１図（６） 前記第１の窒化膜１０２、第１の酸化膜１０５、第２の
窒化膜１０４をマスクに前記半導体基板の一部に熱酸化
法で選択的に第２の酸化膜１０６を３０００〜５ｏｏｏ
！形成する。
・・第１図（α） Ｎ型半導体基板１０１上に第１の窒化膜１０２を４００
０〜５ｏｏｏＸ化学的気相成長法で形成し、その上に第
１の酸化膜１０５を１０００〜１５００Ｘ化学的気相成
長法で形成する◎レジストパターンをマスクに前記第１
の酸化膜１０３及び第１の窒化膜１０２の一部をエツチ
ングする０次に窒化膜を３０００〜６０００に化学的気
相成長法で形成した後に、リアクティブイオンで全面エ
ツチングすることにより、前記第１の窒化膜１０２及び
第１の酸化膜１０５の側壁に第２の窒化膜１０４を形成
する・次に前記第１の窒化膜１０２、第１の酸化膜１０
３、第２の窒化膜１０４をマスクにＮ型不純物１０５を
イオン注、入する・工程２・・・第１図（６） 前記第１の窒化膜１０２、第１の酸化膜１０５、第２の
窒化膜１０４をマスクに前記半導体基板の一部に熱酸化
法で選択的に第２の酸化膜１０６を３０００〜５ｏｏｏ
！形成する。
工程５・・・第１図（１）
前記第２の窒化膜１０４を熱リン酸で除去した後、前記
第１の窒化膜１０２、第１の酸化膜１０３、第２の酸化
膜１０６をマスクに、前記半導体基板１０１の一部をリ
アクティブイオンでエツチングしウェル分離用溝１０７
を２〜４μ形成する・工程４・・・第１図（ｄ） 熱酸化法により前記溝１０７内部に２００〜３ｏｏＸの
第３の酸化膜１０８を形成した後、全面に多結晶シリコ
ン１０９を化学的気相成長法で３〜５μ形成しエッチバ
ックにより溝１０７外部の多結晶シリコン１０９を除去
する・ 工程５・・・第１図（＃） 前記第１の窒化膜１０２及び第１の酸化膜１０３を除去
した後、前記除去部にＰ型不純物１１０をイオン注入す
るＯ 工程６・・・第１図ω １０００℃〜１１００℃でドライブインすることにより
Ｎウェル１１１、Ｐウェル１１２を形成する０ 〔発明の効果〕 以上述べたように発明によれば、ウェルとウェル分離用
溝がセルフ了ラインで形成できるため、溝幅を縮少する
ことができる０このため、高度の微細化を容易に行える
という効果を有する。
第１の窒化膜１０２、第１の酸化膜１０３、第２の酸化
膜１０６をマスクに、前記半導体基板１０１の一部をリ
アクティブイオンでエツチングしウェル分離用溝１０７
を２〜４μ形成する・工程４・・・第１図（ｄ） 熱酸化法により前記溝１０７内部に２００〜３ｏｏＸの
第３の酸化膜１０８を形成した後、全面に多結晶シリコ
ン１０９を化学的気相成長法で３〜５μ形成しエッチバ
ックにより溝１０７外部の多結晶シリコン１０９を除去
する・ 工程５・・・第１図（＃） 前記第１の窒化膜１０２及び第１の酸化膜１０３を除去
した後、前記除去部にＰ型不純物１１０をイオン注入す
るＯ 工程６・・・第１図ω １０００℃〜１１００℃でドライブインすることにより
Ｎウェル１１１、Ｐウェル１１２を形成する０ 〔発明の効果〕 以上述べたように発明によれば、ウェルとウェル分離用
溝がセルフ了ラインで形成できるため、溝幅を縮少する
ことができる０このため、高度の微細化を容易に行える
という効果を有する。
第１図（ａ）〜Ｃ）は本発明の半導体装置の製造工程を
表わす主要断面図。 １０１・・・Ｎ型半導体基板 １０２・・・第１の窒化膜 １０３・・・第１の酸化膜 １０４・・・第２の窒化膜 １０５・・・Ｎ型不純物 １０６・・・第２の酸化膜 １０７・・・溝（ウェル分離用） １０８・・・第３の酸化膜 １０９・・・多結晶シリコン １１０・・・Ｐ型不純物 １１１・・・Ｎウェル １１２・・・Ｐウェル 以 上
表わす主要断面図。 １０１・・・Ｎ型半導体基板 １０２・・・第１の窒化膜 １０３・・・第１の酸化膜 １０４・・・第２の窒化膜 １０５・・・Ｎ型不純物 １０６・・・第２の酸化膜 １０７・・・溝（ウェル分離用） １０８・・・第３の酸化膜 １０９・・・多結晶シリコン １１０・・・Ｐ型不純物 １１１・・・Ｎウェル １１２・・・Ｐウェル 以 上
Claims (1)
- 一導電型半導体基板上に第１の窒化膜を形成する工程
、前記第１の窒化膜上に第１の酸化膜を形成する工程、
前記第１の窒化膜及び第１の酸化膜の一部をフォトエッ
チングにより除去する工程、前記第１の窒化膜及び第１
の酸化膜の側壁部に第２の窒化膜を形成する工程、前記
第１の窒化膜、第１の酸化膜、第２の窒化膜をマスクに
第１の不純物をイオン注入する工程、前記第１の窒化膜
、第１の酸化膜、第２の窒化膜をマスクに前記半導体基
板の一部に選択的に第２の酸化膜を形成する工程、前記
第２の窒化膜を除去する工程、前記第１の窒化膜、第１
の酸化膜、第２の酸化膜をマスクに、前記半導体基板の
一部をエッチングし、溝を形成する工程、前記溝内部に
第３の酸化膜を形成する工程、前記溝を多結晶シリコン
で埋める工程、前記第１の窒化膜及び第１の酸化膜を除
去する工程、前記除去部に第２の不純物をイオン注入す
る工程、ドライブインによりウェルを形成する工程を具
備したことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26895286A JPS63122239A (ja) | 1986-11-12 | 1986-11-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26895286A JPS63122239A (ja) | 1986-11-12 | 1986-11-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63122239A true JPS63122239A (ja) | 1988-05-26 |
Family
ID=17465572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26895286A Pending JPS63122239A (ja) | 1986-11-12 | 1986-11-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63122239A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5120675A (en) * | 1990-06-01 | 1992-06-09 | Texas Instruments Incorporated | Method for forming a trench within a semiconductor layer of material |
| US5240512A (en) * | 1990-06-01 | 1993-08-31 | Texas Instruments Incorporated | Method and structure for forming a trench within a semiconductor layer of material |
| US5256592A (en) * | 1989-10-20 | 1993-10-26 | Oki Electric Industry Co., Ltd. | Method for fabricating a semiconductor integrated circuit device |
-
1986
- 1986-11-12 JP JP26895286A patent/JPS63122239A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5256592A (en) * | 1989-10-20 | 1993-10-26 | Oki Electric Industry Co., Ltd. | Method for fabricating a semiconductor integrated circuit device |
| US5120675A (en) * | 1990-06-01 | 1992-06-09 | Texas Instruments Incorporated | Method for forming a trench within a semiconductor layer of material |
| US5240512A (en) * | 1990-06-01 | 1993-08-31 | Texas Instruments Incorporated | Method and structure for forming a trench within a semiconductor layer of material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5654237A (en) | Method of manufacturing semiconductor device | |
| US5516716A (en) | Method of making a charge coupled device with edge aligned implants and electrodes | |
| US4906585A (en) | Method for manufacturing wells for CMOS transistor circuits separated by insulating trenches | |
| JPH04346229A (ja) | 半導体装置の素子分離方法 | |
| JPH10335441A (ja) | 半導体装置の製造方法 | |
| KR20020042251A (ko) | 반도체 소자의 분리구조 제조방법 | |
| JPS63122239A (ja) | 半導体装置の製造方法 | |
| JP2707536B2 (ja) | 半導体装置の製造方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPH0729971A (ja) | 半導体装置の製造方法 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| JPH0313745B2 (ja) | ||
| KR19990056756A (ko) | 아날로그 반도체 소자의 제조 방법 | |
| KR0135068B1 (ko) | 반도체 소자간의 다중 활성영역 형성방법 | |
| KR100287916B1 (ko) | 반도체 소자 격리막 제조방법 | |
| KR940004270B1 (ko) | 리세스드 채널 모오스 fet 제조방법 | |
| KR100203897B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| JPS63128642A (ja) | 半導体装置の製造方法 | |
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JPS62108576A (ja) | 半導体装置の製造方法 | |
| JPH1126756A (ja) | 半導体装置の製造方法 | |
| JPH03175639A (ja) | 半導体装置 | |
| JPH11340326A (ja) | 半導体装置の製造方法 | |
| JPH0230160A (ja) | 半導体装置 | |
| JPS63236363A (ja) | 半導体装置の製造方法 |