KR0124637B1 - 반도체소자의 격리막 형성방법 - Google Patents
반도체소자의 격리막 형성방법Info
- Publication number
- KR0124637B1 KR0124637B1 KR1019940009726A KR19940009726A KR0124637B1 KR 0124637 B1 KR0124637 B1 KR 0124637B1 KR 1019940009726 A KR1019940009726 A KR 1019940009726A KR 19940009726 A KR19940009726 A KR 19940009726A KR 0124637 B1 KR0124637 B1 KR 0124637B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- oxide film
- semiconductor layer
- mask
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 238000002955 isolation Methods 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 229920005591 polysilicon Polymers 0.000 claims abstract description 27
- 238000000151 deposition Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 18
- 150000004767 nitrides Chemical class 0.000 abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract 3
- 238000009499 grossing Methods 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- -1 boron ion Chemical class 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 반도체 소자의 격리막 형성방법에 관한 것으로, 반도체 기판상에 제1절연막을 형성하고 필드영역의 제1절연막위에 제1반도체층을 형성하는 공정과, 전면에 제2절연막을 증착하고 제2절연막위에 감광막을 평탄하게 증착하는 공정과, 상기 감광막 및 제2절연막을 제1반도체층 표면이 노출되도록 에칭백하는 공정과, 상기 감광막을 제거한후 상기 제1반도체층상에 제1산화막과 제1반도체층을 형성하는 공정과, 상기 반도체층 표면을 열산화하여 입자경계면에서 상대적으로 더 두껍게 산화되도록 제2산화막을 형성하는 공정과, 상기 제2산화막을 에치-백하여 입자경계면상에 선택적으로 제2산화막이 잔존하도록 형성하는 공정과 잔존한 상기 제2산화막을 마스크로 하여 제2반도체층을 상기 제3절연막이 노출될때까지 선택적으로 제거하는 공정과, 잔존한 상기 제2반도체층을 마스크로 상기 제2산화막을 제거하고 상기 제1산화막을 상기 제1반도체층이 노출될때까지 선택적으로 제거하는 공정과, 잔존한 상기 제1산화막을 마스크로하여 상기 제2반도체층을 제거하고 상기 제1반도체층을 상기 제1절연막이 노출될때까지 선택적으로 제거한후, 필드이온을 주입하는 공정과, 상기 결과물을 O2 분위기에서 열처리하여 소자격리용 필드산화막과 필드 이온주입층을 형성하는 공정과, 상기 필드산화막을 마스크로 하여 상기 제2절연막과 제2절연막을 제거하는 공정으로 이루어짐을 특징으로 한다.
따라서, 본 발명의 반도체 소자의 격리막 형성방법은 필드산화막의 형성시 주위의 질화막으로 인해 필드산화막의 부피 팽창이 억제됨을 완화하여 스트레스에 의한 결함의 발생을 줄이며, 이온 주입을 기존 공정보다 더 쉽게 조절하는 효과를 얻을 수 있다.
Description
제1도는 종래 기술에 의한 반도체 소자의 격리막 형성방법을 도시한 단면구조도.
제2도는 본 발명에 의한 반도체 소자의 격리막 형성방법을 도시한 단면구조도.
* 도면의 주요부분에 대한 부호의 설명
9 : 실리콘 기판 10 : 제1산화막
11 : 제1폴리실리콘 12 : 제1감광막
13 : 질화막 14 : 제2감광막
15 : 제2산화막 16 : 제2폴리실리콘
17 : 제3산화막 18 : 필드산화막
19 : 보론이온의 확산영역
본 발명은 반도체 소자의 격리막 형성에 관한 것으로 특히, 스트레스에 의한 결함을 줄이기에 적당하도록 한 반도체 소자의 격리막 형성에 관한 것이다.
이중, 종래에 사용했던 반도체 소자의 격리막 형성방법을 제1도를 참조하여 설명하면 다음과 같다.
우선, 제1도(a)에 도달한 바와 같이 실리콘기판(1)상에 얇은 산화막(2)을 형성하고 전면에 폴리실리콘(3)을 증착한다. 그리고, 전면에 감광막을 도포하고 노광 및 현상공정으로 필드영역에만 제1감광막(4)이 남도록 패터닝한다. 이어서, 제1도(b)에 도시한 바와 같이 상기 제1감광막(4)을 마스크로 이용하여 상기 폴리실리콘(3)을 선택적으로 제거하고 마스크로 사용된 상기 제1감광막(4)을 제거한후, 전면에 질화막(5)을 증착한다.
다음에 제1도(c)에 도시한 바와 같이 전면에 일정하고도 균일한 두께의 평탄화용 제2감광막(6)을 증착한다. 이어서 제1도(d)에 도시한 바와 같이 상기 폴리실리콘(3)의 높이까지 상기 제2감광막(6)을 에치-백하고 노출된 상기 질화막(5)의 상충 부분을 선택적으로 제거한다. 그리고, 잔존한 제2감광막(6)과 질화막(5)을 마스크로 하여 상기 폴리실리콘(3) 상에 보론(p형)이온을 주입한다.
이어서, 제1도(e)에 도시한 바와 같이 상기 질화막(5)과 폴리실리콘(3)을 마스크로 하여 상기 제2감광막(6)을 완전 제거한다. 다음에 제1도(f)에 도시한 바와 같이 상기 결과물을 O2 분위기에서 열처리하여 필드산화막(7)의 형성과 보론이온의 확산영역(8)을 형성한다. 이어서 제1도(g)에 도시한 바와 같이 상기 필드산화막(7)을 마스크로 이용하여 상기질화막(5)과 산화막(2)을 제거하여 반도체 소자의 격리막을 완성한다.
그러나, 이와같은 종래의 반도체 소자의 격리막형성방법은 필드산화막 형성시, 폴리실리콘의 주위에 형성된 질화막으로 인해 필드산화막의 형성시 부피팽창이 억제되어 스트레스에 의한 결함이 발생하며 피모오스(PMOS)의 경우 인의 산화시 확산불량으로 씨모오스(CMOS) 공정에는 사용할 수 없는 문제점이 있었다.
본 발명은 상술한 문제점을 해결하기 위해 안출한 것으로 스트레스 발생을 억제하고 양호한 확산과 이온주입의 효과를 쉽게 얻을 수 있는데 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 격리막 형성방법은 반도체 기판상에 제1절연막을 형성하고 필드영역의 제1절연막위에 제1반도체층을 형성하는 공정과, 전면에 제2절연막을 증착하고 제2절연막위에 감광막을 평탄하게 증착하는 공정과, 상기 감광막 및 제2절연막을 제1반도체층 표면이 노출되도록 에치-백하는 공정과, 상기 감광막을 제거한 후 상기 제1반도체층상에 제1산화막과 제2반도체층을 형성하는 공정과, 상기 제2반도체층 표면을 열산화하여 입자 경계면에서 상대적으로 더 두껍게 산화되도록 제2산화막을 형성하는 공정과, 상기 제2산화막을 에치-백하여 입자경계면상에 선택적으로 제2산화막이 잔존하도록 형성하는 공정과, 잔존한 상기 제2산화막을 마스크로 하여 제2반도체층을 마스크로 하여 제2반도체층을 상기 제3절연막이 노출될때까지 선택적으로 제거하는 공정과, 잔존한 상기 제2반도체층을 마스크로 하여 상기 제2산화막을 제거하고 상기 제1산화막을 상기 제1반도체층이 노출될때까지 선택적으로 제거하는 공정과, 잔존한 상기 제1산화막을 마스크로 하여 상기 제2반도체층을 제거하고 상기 제1반도체층을 상기 제1절연막이 노출될때까지 선택적으로 제거한후, 필드이온을 주입하는 공정과, 상기 결과물을 O2 분위기에서 열처리하여 소자 격리용 필드산화막과 필드 이온주입층을 형성하는 공정과, 상기 필드산화막을 마스크로하여 상기 제2절연막과 제2절연막을 제거하는 공정으로 이루어짐을 특징으로 한다.
이하, 첨부된 제2도을 참조하여 본 발명을 상세히 설명하면 다음과 같다. 우선, 제2도(a)에 도시한 바와같이 실리콘기판(9)상에 얇은 제1산화막(10)을 형성하고 전면에 제1폴리실리콘(11)을 증착한다. 그리고 전면에 감광막을 도포하고 노광 및 현상공정으로 필드영역에만 제1감광막(12)이 남도록 패터닝한다.
이어서, 제2도(b)에 도시한 바와 같이 상기 제1감광막(12)을 마스크로 이용하여 상기 제1폴리실리콘(11)을 선택적으로 제거하고 마스크로 사용된 상기 제1감광막(12)을 제거한 후, 전면에 질화막(13)을 증착한다.
다음에 제2도(c)에 도시한 바와 같이 상기 결과물의 전면에 일정하고도 균일한 두께의 평탄화용 제2감광막(14)을 도포한다. 이어서, 제2도(d)에 도시한 바와 같이 상기 제2감광막(14)을 상기 제1폴리실리콘의 높이까지 에치-백하고 노출된 상기 질화막(5)의 상충 부분을 선택적으로 제거한다. 이어서, 제2도(e)에 도시한 바와 같이 상기 제1폴리실리콘(11)과 질화막(13)을 마스크로하여 잔존한 제2감광막(14)을 제거한후, 상기 결과물을 열처리 공정으로 상기 제1폴리실리콘(11)의 노출된 표면에 제2산화막(15)을 형성한 후 전면에 그레인(Grain)의 형상을 갖는 제2폴리실리콘(16)을 증착한다. 그리고, 상기 제2산화막(15)상에만 남도록 상기 제2폴리실리콘(16)을 선택적으로 제거한다.
이때, 제2폴리실리콘 대신에 비정질실리콘을 증착하고 엑시머 레이져(Eximer Laser)를 이용한 열처리 (Anneal)공정으로 비정질실리콘 폴리실리콘으로 결정화시켜 형성하여도 무방하다.
이어서, 제2도(f)에 도시한 바와 같이 상기 제2폴리실리콘(16)의 표면을 열산화하여 제3산화막(17)을 형성하되 입자 경계면의 골사이에는 더 두껍게 산화되도록 한다. 이어서, 제2도(g)에 도시한 바와 같이 상기 제2산화막(17)을 에치-백하여 입자경계면의 골사이에만 제3산화막(17)이 잔존하도록 형성한다.
이어서, 제2도(h)에 도시한 바와 같이 입자 경계면이 골사이에 잔존한 상기 제3산화막(17)을 마스크로하여 제2폴리실리콘(16)을 제2산화막(15)의 표면이 노출될때까지 건식 식각한다.
이어서 제2도(i)에 도시한 바와 같이 상기 제2폴리실리콘(16)을 마스크로 이용하여 상기 제3산화막(17)을 건식식각하고 또한, 제2산화막을 제1폴리실리콘(11)의 표면이 노출될때까지 건식 식각한다.
이어서 제2도(j)에 도시한 바와 같이 상기 제2산화막(15)을 마스크로 이용하여 상기 제2폴리실리콘(16)을 건식 식각하고 또한, 제1폴리실리콘(11)을 제1산화막(10)의 표면이 노출될때까지 건식 식각한후, 상기 질화막(13)을 마스크로 하여 보론(p형)이온을 주입한다.
이어서 제2도(k)에 도시한 바와 같이 상기 결과물을 O2 분위기에서 열처리하여 필드산화막(18)과 보론이온의 확산영역(19)을 형성한다.
이어서 제2도(l)에 도시한 바와 같이 상기 필드산화막(18)을 마스크로 이용하여 상기 질화막(13)과 제1산화막(10)을 제거하여 반도체 소자의 격리막을 완성한다.
이상에서 상술한 본 발명의 반도체 소자의 격리막 형성방법은 필드산화막의 형성시 주위의 질화막으로 인해 필드산화막의 부피 팽창이 억제됨을 완화한 스트레스에 의한 결함의 발생을 줄이며, 이온 주입을 기존 공정보다 더 쉽게 조절하는 효과를 얻을 수 있다.
Claims (3)
- 반도체 기판상에 제1절연막을 형성하고 필드영역의 제1절연막위에 제1반도체층을 형성하는 공정과, 전면에 제2절연막을 증착하고 제2절연막위에 감광막을 평탄하게 증착하는 공정과, 상기 감광막 및 제2절연막을 제1반도체층 표면이 노출되도록 에치-백하는 공정과, 상기 감광막을 제거한후 상기 제1반도체층상에 제1산화막과 제1반도체층을 형성하는 공정과, 상기 제2반도체층 표면을 열산화하여 입자경계면에서 상대적으로 더 두껍게 산화되도록 제2산화막을 형성하는 공정과, 상기 제2산화막을 에치-백하여 입자경계면상에 선택적으로 제2산화막이 잔존하도록 형성하는 공정과, 상기 제2산화막을 에치-백하여 입자경계면상에 선택적으로 제2산화막이 잔존하도록 형성하는 공정과, 잔존하는 상기 제2산화막을 마스크로 하여 제2반도체층을 상기 제3절연막이 노출될때까지 선택적으로 제거하는 공정과, 잔존하는 제2반도체층을 마스크로 하여 상기 제2산화막을 제거하고 상기 제1산화막을 상기 제1반도체층이 노출될때까지 선택적으로 제거하는 공정과, 잔존한 상기 제1산화막을 마스크로 하여 상기 제1반도체층을 제거하고 상기 제1반도체층을 상기 제1전연막이 노출될때까지 선택적으로 제거한후, 필드이온을 주입하는 공정과, 상기 결과물을 O2 분위기에서 열처리하여 소자격리용 필드산화막과 필드이온주입층을 형성하는 공정과, 상기 필드산화막을 마스크로하여 상기 제2절연막과 제1절연막을 제거하는 공정으로 이루어짐을 특징으로 하는 반도체 소자의 격리막 형성방법.
- 제1항에 있어서, 상기 제1, 제2반도체층은 폴리실리콘으로 형성함을 특징으로 하는 반도체 소자의 격리막 형성방법.
- 제1항 또는 제2항에 있어서, 상기 제2반도체층은 비정질실리콘을 증착하고 결정화하여 형성함을 특징으로 하는 반도체 소자의 격리막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940009726A KR0124637B1 (ko) | 1994-05-03 | 1994-05-03 | 반도체소자의 격리막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940009726A KR0124637B1 (ko) | 1994-05-03 | 1994-05-03 | 반도체소자의 격리막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950034665A KR950034665A (ko) | 1995-12-28 |
| KR0124637B1 true KR0124637B1 (ko) | 1997-12-10 |
Family
ID=19382433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940009726A KR0124637B1 (ko) | 1994-05-03 | 1994-05-03 | 반도체소자의 격리막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0124637B1 (ko) |
-
1994
- 1994-05-03 KR KR1019940009726A patent/KR0124637B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950034665A (ko) | 1995-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6228578B2 (ko) | ||
| KR0124637B1 (ko) | 반도체소자의 격리막 형성방법 | |
| US6087271A (en) | Methods for removal of an anti-reflective coating following a resist protect etching process | |
| JP2859332B2 (ja) | 半導体装置の製造方法 | |
| US20040092126A1 (en) | Method for preventing reworked photoresist from collapsing | |
| KR0183718B1 (ko) | 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법 | |
| JPH1154499A (ja) | 半導体装置の製造方法 | |
| KR0124643B1 (ko) | 반도체소자의 격리막 형성방법 | |
| KR0142794B1 (ko) | 반도체 소자의 격리막 형성방법 | |
| KR100249150B1 (ko) | 필드산화막 형성방법 | |
| KR100287916B1 (ko) | 반도체 소자 격리막 제조방법 | |
| KR930008845B1 (ko) | 반도체소자의 소자 격리방법 | |
| JPH0582734A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| KR0156149B1 (ko) | 반도체 소자 격리영역 형성방법 | |
| JPS6331124A (ja) | 半導体装置の製造方法 | |
| KR100248813B1 (ko) | 필드산화막 형성방법 | |
| KR100253344B1 (ko) | 반도체 메모리의 콘택홀 형성방법 | |
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JPH0117256B2 (ko) | ||
| KR970003780A (ko) | 반도체소자의 소자분리 산화막 제조방법 | |
| JPS641065B2 (ko) | ||
| JPH0415617B2 (ko) | ||
| KR20000045466A (ko) | 이중 게이트전극 형성방법 | |
| JPS62183183A (ja) | サイドウオ−ルの形成方法 | |
| JPH09129876A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050824 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |