KR930008845B1 - 반도체소자의 소자 격리방법 - Google Patents

Abstract

내용 없음.

Description

반도체소자의 소자 격리방법

제 1 도는 종래의 공정단면도.

제 2 도는 본 발명의 공정단면도.

제 3 도는 종래와 본 발명의 방법에 의한 스트레스 상태도 도면의 주요부분에 대한 부호의 설명.

* 도면의 주요부분에 대한 부호의 설명

1 : P형 실리콘 기판 2, 2a : 패드산화막

3, 3a : 실리콘 질화막 4, 4a : 필드산화막

5 : CVD산화막

본 발명은 반도체소자의 소자격리방법에 관한 것으로, 특히 고집적 MOS(Metal Oxide Semiconductor) 소자의 격리에 적당하도록 한것이다. 종래의 소자격리 공정을 첨부된 제 1 도 (a) 내지 (d)를 참조하여 설명하면 다음과 같다.

먼저(a)와 같이 실리콘 기판(11)위에 패드산화막(12)과 질화막(13)을 차례로 증착하고, (b)와 같이 감광제(PR₁)를 이용한 포토/에치공정을 거쳐 액티브(Active)영역을 한정한 다음 채널스톱이온을 주입한다. 이어(c)와 같이 상기 감광제(PR₁)를 제거한 후 필드산화시켜 LOCOS(Local Oxide of Silicon)산화막(14)을 형성하고, (d)와 같이 남은 질화막(13)을 제거하므로써 공정이 완료된다. 그러나 상기 종래기술은 마스크와 최종소자 지오미트리(Geometry)간의 패턴차이가 크게되므로 (최종 디멘젼(Dimension)이 훨씬 크게된다)포토/에치공정시 버즈비크(Bird's Beak)가 심하게 발생한다. 따라서 이 버즈비크 주위에 결정결함이 발생되고 소자의 격리특성은 크게 저하된다.

본 발명은 상기 단점을 제거키 위한 것으로 기존의 LOCOS공정을 응용하여 필드영역이 액티브영역이 되게하고 버즈비크에 의해 연결된 액티브영역을 필드영역이 되도록 하는 LOCOS공정을 반전시킨 반도체소자의 소자격리방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위해 본 발명은 통상의 LOCOS공정으로 필드산화막을 형성하는 단계와, 상기 필드산화막을 벗겨내고 다시 패드산화막과 실리콘 질화막을 차례로 형성한 후 저압 화학증착법으로 산화막을 형성하는 단계, 필드산화가 행해질 상기 LOCOS공정시의 액티브영역이 드러나도록 상기 저압 화학증착 산화막과 실리콘 질화막을 에치백하는 단계, 상기 액티브영역에 채널스톱이온을 주입하고 상기 저압 화학증착 산화막을 벗겨낸 다음 필드산화를 행하는 단계, 상기 실리콘 질화막과 패드산화막을 제거하는 단계를 차례로 포함한다. 이를 첨부된 제 2 도 (a) 내지 (h)를 참조하여 설명하면 다음과 같다.

먼저(a)와 같이 통상의 LOCOS방법으로 웰(Well)공정까지 진행한 P형 실리콘기판(1)위에 패드산화막(2)을 형성하고 필드산화시 산소학산 마스크가 될 실리콘 질화막(3)을 저압 화학증착법으로 증착한다. 이어 (b)와 같이 감광제(PR)를 이용한 포토/에치공정을 하여 액티브영역 및 필드영역을 한정한다. 이때 액티브 마스크는 기존의 LOCOS공정시의 액티브 마스크와 패턴이 반대위상으로 되며 필드폭은 이후에 발생되는 버즈비크가 서로 연결될 수 있도록 0.6μm내외로 한다. 그리고 (c)와 같이 약900℃온도로 H₂/O₂분위기하에서 피로(Pyro)산화를 행하여 버즈비크끼리 서로 만나기에 적합한 두께로 필드산화막(4)을 형성한 후 상기 패드산화막 (2)과 실리콘 질화막(3)을 벗겨낸다.

이어(d)와 같이 다시 패드산화막(2a)과 실리콘 질화막(3a)을 각각 200Å, 1400Å의 두께로 형성하고, (e)와 같이 CVD법으로 산화막(5)을 형성하여 표면에 평탄화시킨 후 (f)와 같이 이를 에치백하여 필드산화막이 형성될 부위, 즉 최초 LOCOS공정시 액티브영역의 실리콘 질화막(3a)까지 에치되도록 한다.

이때 필드영역은 기존의 마스크 공정시보다 훨씬 적은 폭으로 자기 정렬된다. 이어 필드산화막이 형성될 부위에 채널스톱이온을 주입한 후 (g)와 같이 CVD산화막(5)을 제거하고 필드산화를 행하여 약 4000-5000Å의 두께가 되도록 필드산화막(4a)을 형성한다. 그리고 (h)와 같이 평탄화를 위한 필드산화막(4a)상측 표면을 에치백한 후 상기 실리콘 질화막(3a)과 패드산화막(2a)을 제거하므로써 격리공정이 완료된다.

여기서 제 2a 도의 패드산화막(2)형성은 생략하여도 무방하다. 왜냐하면 필드산화후 발생되는 버즈비크 주위에 결정결함이 발생하여도 후에 이곳은 필드영역으로 되기 때문이다.

제 3a,b 도는 종래의 LOCOS공정과 본발명에 의한 반전된 LOCOS공정시 실리콘 기판과 질화막간에 작용하는 필드산화막에 의해 발생하는 스트레스(stress)분포도로서 본발명에 의하면 (b)에 나타낸 바와같이 스트레스가 수평으로 작용하는 양은 줄어들고 수직으로 작용하는 양이 상대적으로 늘어나게 되므로 스트레스로 인한 기판의 결정결함이 방지되고 버즈비크도 크게 감소하게 된다. 이상과 같이 본 발명에 의하면 다음과 같은 효과가 있다.

첫째, 마스크의 필드영역 디멘젼보다 적은 디멘젼의 필드영역 형성이 가능하고 버즈비크를 크게 줄일 수 있으므로 고집적 소자의 제조에 유용하다. 둘째, 버즈비크 주위의 결정결함을 줄일 수 있으므로 격리특성이 향상된다.

Claims (1)

1. 통상의 LOCOS공정으로 액티브영역과 필드산화막을 형성하는 단계와, 상기 필드산화막을 제거하고 다시 패드산화막과 실리콘 질화막을 차례로 형성한 후 저압 화학증착법으로 산화막을 형성하는 단계, 필드산화가 행해질 상기 액티브영역이 드러나도록 상기 산화막과 실리콘 질화막을 에치백하는 단계, 상기 액티브영역에 채널스톱이온을 주입하고 상기 산화막을 벗겨낸 다음 필드산화를 행하는 필드산화막을 형성하고 이것의 상측 표면 평탄화를 에치백하는 단계, 상기 실리콘 질화막과 패드산화막을 제거하는 단계가 차례로 포함됨을 특징으로 하는 반도체소자의 소자격리방법.