KR0140658B1 - 고집적 반도체 소자의 소자간 분리막 제조 방법 - Google Patents
고집적 반도체 소자의 소자간 분리막 제조 방법Info
- Publication number
- KR0140658B1 KR0140658B1 KR1019940040769A KR19940040769A KR0140658B1 KR 0140658 B1 KR0140658 B1 KR 0140658B1 KR 1019940040769 A KR1019940040769 A KR 1019940040769A KR 19940040769 A KR19940040769 A KR 19940040769A KR 0140658 B1 KR0140658 B1 KR 0140658B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- field oxide
- film
- field
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000002955 isolation Methods 0.000 title description 3
- 238000000034 method Methods 0.000 claims abstract description 22
- 210000003323 beak Anatomy 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 claims 1
- 241000293849 Cordylanthus Species 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술분야
고집적 반도체 소자 제조 방법
2. 발명이 해결하려고 하는 기술적 과제
종래의 로코스 방식에 따른 필드 산화막 형성시 필드 산화막의 버즈 비크(Bird's Beak)가 너무 크게 성장되어 엑티브 영역을 축소시키게 되는 문제점을 해소하고자 함.
3. 발명의 해결방법의 요지
이중으로 필드 산화막을 성장시킨 다음 2차로 성장된 필드 산화막의 식각시 1차 필드 산화막의 버즈 비크(Bird's Beak) 부분을 함께 식각하므로써 보다 넓은 영역의 엑티브 영역의 확보가 가능하도록 함.
4. 발명의 중요한 용도
고집적 반도체 소자, 특히 MOS 트렌지스터 제조에 이용됨.
Description
제1a도는 내지 제 1e도는 본 발명의 반도체 소자의 소자간 분리막 형성 방법에 따른 제조 공정도.
제2a도및 제 2b도는 1d도의 필드 산화막의 버즈 비크 부분의 설명을 위한 부분 상세도.
*도면의 주요부분에 대한 부호의 설명
1: 반도체 기판 2: 패드 산화막
3: 질화막 4: 포토레지스트 패턴
5,5'5: 필드 산화막
본 발명은 고집적 반도체 소자 제조 방법에 관한 것으로서, 특히 보다 넓은 영역의 엑티브 영역 확보가 가능한 고집적 반도체 소자의 소자간 분리막을 제조하는 방법에 관한 것이다.
종래의 소자간 분리 방법의 하나인 로코스(LOCOS)방식에 의한 필드 산화막 형성 방법에 있어서는 필드 산화막의 버즈 비크(Bird's Beak)부분이 너무 크게 성장되어 엑티브 영역을 축소시키게 되기 때문에 고집적 반도체 소자를 제조하기에는 적합하지 않다는 단점이 있다.
고집적 소자 제조시 발생되는 이러한 문제점을 해결하기 위하여 안출된 본 발명은 이중으로 필드 산화막을 성장시킨 다음 2차로 성장된 필드 산화막의 식각시 1차 필드 산화막의 버즈 비크(Bird's Beak)부분을 함께 식각하므로써 보다 넓은 영역의 엑티브 영역의 확보가 가능한 반도체 소자의 소자간 분리막 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 소자의 소자간 분리막 제조 방법은, 반도체 기판상에 산화막과 질화막을 차례로 형성하는 단계와, 상기질화막위에 포토레지스트를 도포한 후 포토마스크를 이용한 노광공정을 통해 소자간 분리막이 형성될 부위가 노출되도록 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 질화막의 노출 부위를 식각하고 잔류 포토레지스트를 제거하는 단계와, 채널 스톱 영역을 형성하기 위한 이온 주입을 실시하는 단계와, 열적 산화막 성장 공정을 통해 소정의 두께를 가진 제 1 필드 산화막을 형성하고, 상기 질화막을 제거하는 단계와, 열적 산화막 성장 공정을 통해 소정의 두께를 가진 제 2 필드 산화막을 형성하는 단계 및, 상기 제 2필드 산화막 및 제 1 필드 산화막의 일부를 식각하는 단계를 포함하는 것을 특징으로 한다.
이제 본 발명의 실시예에 대해 첨부 도면을 참조하여 보다 상세하게 설명되게 된다. 먼저 제 1a도에 도시된 바와같이, 먼저 웨이퍼 기판(1)상에 패드 산화막(2)을 성장시키고 그 위에 질화막(Nitride)(3)을 증착한다. 그리고 포토레지스트를 도포한 후 필드 산화막 형성을 위해 포토마스크를 이용한 노광공정을 실시하여 원하는 포토레지스트 패턴(4)을 형성한다. 다음에, 제 1b도에 도시된 바와같이, 상기 포토레지스트 패턴(4)을 마스크로 이용하여 노출된 질화막(3)을 식각하고 잔류 포토레지스트(4)을 제거한후, 채널 스톱 영역 형성을 위한 이온 주입을 실시한다. 다음에, 제 1c도에 도시된 바와같이, 열적 산화막 성장 공정을 통해 1차 필드 산화막(5)을 비교적 두껍게 약 5000Å 내지 10000Å 정도 형성하고, 잔류 질화막(3)을 제거한다. 다음에 제2d도에 도시된 바와같이, 상기 1차 필드 산화막(5)위에 다시 열적 산화막 성장 공정을 통해 2차 필드 사화막(5')을 약 1000Å 내지 2000Å의 두께로 성장시킨다. 이때, 실리콘 기판(1)상에서는 산화막이 쉽게 성장되지만 상기 1차 필드 산화막(5)상에서는 산화막의 성장 속도가 늦기 때문에 상기 기판(1)상에 형성되는 산화막의 두께보다 얇게 형성되게 된다. 다음에 제 1e도에 도시된 바와같이, 상기 2차로 형성된 필드 산화막(5')의 식각 공정을 실시하여 원하는 필드 산화막(5)을 형성하게 된다. 이 공정을 보다 상세히 살펴 보면, 상기 1차 필드 산화막(5)과 상기 2차 필드 산화막(5')은 제 2a도에 도시된 바와같이 형성되게 되는데, 상기 1차 필드 산화막(5)의 버즈 비크 부분 A의 상부가 상기 2차 필드 산화막(5')과 거의 동일선상으로 형성되어 상기 2차 필드 산화막(5')식각시 함께 식각되게 되므로, 제 2b 도에 도시된 바와같이, 상기 1차 필드 산화막(5)의 버즈 비크 부분 A가 엑티브 영역으로 환원되어 보다 넓은 엑티브 영역이 확보될 수 있는 최종 필드 산화막(5)이 제조될 수 있다.
고집적 소자 제조시 전술한 바와같은 본 발명에 따른 소자 분리막 제조 방법을 이용함으로써 필드 산화막의 버즈 비크 부분이 엑티브 영역으로 환원되게 되므로 보다 넓은 영역의 엑티브 영역을 가진 고집적 반도체 소자를 제조할 수 있다는 효과가 있다.
Claims (4)
- 반도체 소자의 분리막을 제조하는 방법에 있어서, 반도체 기판상에 산화막과 질화막을 차례로 형성하는 단계와, 상기 질화막위에 포토레지스트를 도포한 후 포토마스크를 이용한 노광 공정을 통해 소자간 분리막이 형성될 부위가 노출되도록 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 페턴을 식각 마스크로 이용하여 상기 질화막의 노출 부위를 식각하고 잔류 포토레지스트를 제거하는 단계와, 채널 스톱 영역을 형성하기 위한 이온 주입을 실시하는 단계와, 열적 산화막 성장 공정을 통해 소정의 두께를 가진 제1필드 산화막을 형성하고, 상기 질화막을 제거하는 단계와, 열적 산화막 성장 공정을 통해 소정의 두께를 가진 제2필드 산화막을 형성하는 단계 및, 상기 제2필드 산화막 및 제1필드 산화막의 일부를 식각하는 단계를 포함해서 이루어진 반도체 소자의 소자간 분리막 제조 방법.
- 제1항에 있어서, 상기 필드 산화막의 식각기, 제1필드 산화막의 버즈 비크 부분을 함께 식각하는 것을 특징으로 하는 반도체 소자의 소자간 분리막 제조 방법.
- 제1항에 있어서, 상기 제1필드 산화막의 성장 두께는 약 5000Å 내지 10000Å인 것을 특징으로 하는 반도체 소자의 소자간 분리막 제조 방법.
- 제1항 또는 제3항에 있어서, 상기 제2필드 산화막의 성장 두께는 약 1000Å 내지 2000Å인 것을 특징으로 하는 반도체 소자의 소자간 분리막 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940040769A KR0140658B1 (ko) | 1994-12-30 | 1994-12-30 | 고집적 반도체 소자의 소자간 분리막 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940040769A KR0140658B1 (ko) | 1994-12-30 | 1994-12-30 | 고집적 반도체 소자의 소자간 분리막 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960026621A KR960026621A (ko) | 1996-07-22 |
KR0140658B1 true KR0140658B1 (ko) | 1998-07-15 |
Family
ID=19406302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940040769A KR0140658B1 (ko) | 1994-12-30 | 1994-12-30 | 고집적 반도체 소자의 소자간 분리막 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0140658B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100419876B1 (ko) * | 1996-10-30 | 2004-05-10 | 주식회사 하이닉스반도체 | 반도체소자의소자분리막형성방법 |
-
1994
- 1994-12-30 KR KR1019940040769A patent/KR0140658B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100419876B1 (ko) * | 1996-10-30 | 2004-05-10 | 주식회사 하이닉스반도체 | 반도체소자의소자분리막형성방법 |
Also Published As
Publication number | Publication date |
---|---|
KR960026621A (ko) | 1996-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4746630A (en) | Method for producing recessed field oxide with improved sidewall characteristics | |
JPH05160355A (ja) | ツインウェルを有するcmosの製造方法 | |
US4398964A (en) | Method of forming ion implants self-aligned with a cut | |
JPS61141151A (ja) | Cmos回路の能動領域間を分離する絶縁層の形成方法と製造方法 | |
KR0140658B1 (ko) | 고집적 반도체 소자의 소자간 분리막 제조 방법 | |
KR100186514B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
EP0111097B1 (en) | Method for making semiconductor devices having a thick field dielectric and a self-aligned channel stopper | |
KR0135068B1 (ko) | 반도체 소자간의 다중 활성영역 형성방법 | |
JP4180809B2 (ja) | 半導体装置の製造方法 | |
KR960014450B1 (ko) | 반도체 소자 격리방법 | |
KR0155894B1 (ko) | 반도체장치의 트윈웰 제조방법 | |
JPH0316150A (ja) | 半導体素子の製造方法 | |
KR0148611B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR930010096B1 (ko) | 반도체 장치의 소자격리방법 | |
KR100226743B1 (ko) | 소자 격리층 형성 방법 | |
KR100232212B1 (ko) | 반도체 소자의 제조 방법 | |
KR100422960B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
KR100418299B1 (ko) | 반도체소자의필드산화막형성방법 | |
KR930008845B1 (ko) | 반도체소자의 소자 격리방법 | |
KR100249167B1 (ko) | 격리막 형성 방법 | |
KR100382551B1 (ko) | 반도체 소자의 이중 딥 트렌치 형성 방법 | |
JPH02142117A (ja) | 半導体集積回路の製造方法 | |
KR0179023B1 (ko) | 모스소자의 격리방법 | |
KR100354869B1 (ko) | 소자분리막 형성 방법 | |
KR970003735B1 (ko) | 바이폴라 집적회로 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050221 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |