KR970003735B1 - 바이폴라 집적회로 제조방법 - Google Patents
바이폴라 집적회로 제조방법 Download PDFInfo
- Publication number
- KR970003735B1 KR970003735B1 KR1019880017786A KR880017786A KR970003735B1 KR 970003735 B1 KR970003735 B1 KR 970003735B1 KR 1019880017786 A KR1019880017786 A KR 1019880017786A KR 880017786 A KR880017786 A KR 880017786A KR 970003735 B1 KR970003735 B1 KR 970003735B1
- Authority
- KR
- South Korea
- Prior art keywords
- emitter
- base
- region
- oxide layer
- integrated circuit
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 150000002500 ions Chemical class 0.000 claims abstract description 7
- 238000002955 isolation Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims 2
- 238000000034 method Methods 0.000 abstract description 14
- 230000003213 activating effect Effects 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 239000012299 nitrogen atmosphere Substances 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
요약없음
Description
제1도는 종래 바이폴라 집적회로 제조방법의 공정도
제2도는 본 발명에 따른 바이폴라 집적회로 제조방법의 공정도
*도면의 주요부분에 대한 부호의 설명*
PR : 감광물질SiO2 : 산화막
Si : 실리콘기판
본 발명은 바이폴라 집적회로 제조공정 기술에 관한 것으로, 특히 고집적 칩(Chip) 공정에 적당하도록한 바이폴라 집적회로(Bipolar Integrated Circuit) 제조방법에 관한 것이다.
종래에는 제1도에 도시한 바와 같이 베이스와 에미터를 형성할 때, 아이솔레이션 드라이브 인(Isolation Drive in)공정으로 실리콘기판(Si)에 산화막(SiO2)을 형성한 후 사진석판술(Photolithography)과 산화막(SiO2)을 선택적으로 에칭(Etching)하여 베이스 영역을 정의하고 정의된 베이스 영역에 이온을 주입하여 베이스를 형성한다.
그리고, 다시 베이스 드라이브 인(Drive in)을 수행하여 산화막층을 형성한 수 사진작업과 에칭을 통하여 에미터 영역을 정의하고 정의된 에미터 영역에 이온주입하여 에미터를 형서하고 에미터 드라이브 인 과정을 통하여 산화막을 형성한다.
그러나 이상과 같은 종래의 기술에 있어서는 베이스 및 에미터 패턴(Pattern)을 오픈할 때 산화 에칭에 의하여 정화한 패턴의 크기를 얻기가 어렵고 제1도의 (7)에서 보는 바와 같이 베이스와 에미터 위의 산화막의 두께가 다르므로 콘텍트 에칭(Contact Etching)시에 베이스 및 에미터의 콘텍트를 따로 만들어야 하며, 만약 베이스 및 에미터의 콘텍트를 같이 만들 경우에 에미터 부분의 산화막 두께가 얇아서 에미터 부분이 오버에칭(Over etching)된다.
그러므로, 베이스 및 에미터의 크기를 정확히 할수 없고 콘텍트로 에미터 부분이 오버에칭되기 쉬우므로 고집적화가 어렵게 되는 단점이 있다.
따라서 상기한 문제점을 개선시킨 본 발명에 따른 바이폴라 집적회로 제조방법을 첨부된 도면에 따라 설명하면 다음과 같다.
제2도에 도시된 바와 같이 아이솔레이션 드라이브 인 공정으로 실리콘기판(Si)에 산화막층(SiO2)을 형성한 후 산화막을 선택적으로 제거하여 격리산화층을 형성한다.
이온주입에 의한 결점을 줄이기 위하여 기판위에 1000
가량의 산화막을 형성하고 감광물질(Photoresist)을 디스크로 하여 베이스 영역을 정의하고 정의된 베이스 영역의 기판에 이온을 주입한다.
베이스 영역의 이온주입후 감광물질(PR)에 의하여 오픈된 베이스 영역을 산화에칭한 후, 감광물질(PR)을 제거하고 질소(N2) 분위기에서 베이스 드라이브 인(Drive-in)시켜 산화막이 형성되지 않게 하여 에미터 패턴 오픈시 산화에칭 단계를 없앤다.
그리고 에미터 패턴을 형성하기 위하여 감광물질(PR)을 도포하고 노광 현상한 감광물질을 마스크로하여 에미터 영역의 기판에 이온을 주입하고, 감광물질을 제거한 후 베이스 및 에미터 위에 필드산화막으로서 CVD법에 의하여 PSG(Phosphorus Silicate glass)+도핑되지 않은 산화막(Undoped Oxide)를 형성하고 에미터 드라이브-인 공정에 의하여 에미터 소스의 드라이브 인과, CVD 산화막층의 조밀화(densify)를 동시에 수행하여 베이스와 에미터 위의 산화물의 두께를 같게 한다.
이상에서 설명한 바와 같은 본 발명에 의한 바이폴라 집적회로 제조방법에 있어서는 베이스와 에미터패턴을 감관물질만을 이용하여 형성하므로서 베이스와 에미터의 크기가 정확하고 제2도의 (11)에서 보는 바와 같이 베이스와 에미터 패턴에 같은 두께의 산화막으로 인하여 콘텍트시 오버에칭을 방지할 수 있어 베이스와 에미터의 크기가 작아지는 고집적 바이폴라 집적회로의 제조시에 적용할 수 있는 효과가 있다.
Claims (1)
- 실리콘기판 위에 활성영역과 격리영역을 정의하여 격리영역에 격리산화층을 형성하는 공정, 활성영역의 노출된 실리콘기판 위에 산화층을 형성하는 공정, 베이스영역을 정의하고 불순물이온을 주입하여 베이스를 형성하는 공정과, 상기 베이스영역의 산화층을 제거하는 공정, 에미터 영역을 정의하고 불순물이온을 주입하여 에미터를 형성하는 공정과, 상기 베이스 영역과 에미터 영역 위에 산화막을 형성하는 공정을 포함하는 바이폴라 집적회로 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880017786A KR970003735B1 (ko) | 1988-12-29 | 1988-12-29 | 바이폴라 집적회로 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880017786A KR970003735B1 (ko) | 1988-12-29 | 1988-12-29 | 바이폴라 집적회로 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900011028A KR900011028A (ko) | 1990-07-11 |
| KR970003735B1 true KR970003735B1 (ko) | 1997-03-21 |
Family
ID=19280830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880017786A KR970003735B1 (ko) | 1988-12-29 | 1988-12-29 | 바이폴라 집적회로 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970003735B1 (ko) |
-
1988
- 1988-12-29 KR KR1019880017786A patent/KR970003735B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900011028A (ko) | 1990-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4253888A (en) | Pretreatment of photoresist masking layers resulting in higher temperature device processing | |
| US4746630A (en) | Method for producing recessed field oxide with improved sidewall characteristics | |
| US4398964A (en) | Method of forming ion implants self-aligned with a cut | |
| JPH05160355A (ja) | ツインウェルを有するｃｍｏｓの製造方法 | |
| JPS62126637A (ja) | 開孔の形成方法 | |
| JPH09289323A (ja) | 半導体装置の製造方法 | |
| KR970003735B1 (ko) | 바이폴라 집적회로 제조방법 | |
| JPS6040702B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR0140658B1 (ko) | 고집적 반도체 소자의 소자간 분리막 제조 방법 | |
| JPH03101250A (ja) | 半導体装置の製造方法 | |
| KR960006434B1 (ko) | 트렌치 아이솔레이션 방법 | |
| JPS63122156A (ja) | 半導体集積回路の製造方法 | |
| JPS60240131A (ja) | 半導体装置の製造方法 | |
| JP3042804B2 (ja) | 素子分離方法及び半導体装置 | |
| JPS6250973B2 (ko) | ||
| JPH02142117A (ja) | 半導体集積回路の製造方法 | |
| JPS6037725A (ja) | 半導体装置の製造方法 | |
| JPS63153862A (ja) | 半導体装置の製造方法 | |
| JPS5928356A (ja) | 半導体装置の製造方法 | |
| JPS58184739A (ja) | 半導体装置の製造方法 | |
| JPS61150329A (ja) | 半導体装置の製造方法 | |
| JPS61129866A (ja) | 半導体装置の製造方法 | |
| JPS6118149A (ja) | 半導体装置の製造方法 | |
| JPS60778B2 (ja) | 半導体装置の製造方法 | |
| JPS5885546A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050621 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |