KR100232212B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100232212B1
KR100232212B1 KR1019970029729A KR19970029729A KR100232212B1 KR 100232212 B1 KR100232212 B1 KR 100232212B1 KR 1019970029729 A KR1019970029729 A KR 1019970029729A KR 19970029729 A KR19970029729 A KR 19970029729A KR 100232212 B1 KR100232212 B1 KR 100232212B1
Authority
KR
South Korea
Prior art keywords
layer
oxide film
photoresist layer
semiconductor substrate
device isolation
Prior art date
Application number
KR1019970029729A
Other languages
English (en)
Other versions
KR19990005531A (ko
Inventor
윤창준
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970029729A priority Critical patent/KR100232212B1/ko
Publication of KR19990005531A publication Critical patent/KR19990005531A/ko
Application granted granted Critical
Publication of KR100232212B1 publication Critical patent/KR100232212B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 소자의 격리층 형성 공정시에 활성 영역과 소자 격리 영역의 단차 발생을 억제하여 소자의 특성을 향상시키는데 적당하도록한 반도체 소자의 제조 방법에 관한 것으로, 반도체 기판상에 버퍼 산화막을 형성하고, 형성된 버퍼 산화막상에 포토레지스트층을 형성하고 선택적으로 노광하여 현상하는 공정과,상기의 패터닝되어진 포토레지스트층을 마스크로 하여 노출된 반도체 기판에 선택적으로 산소 이온을 주입을 하는 공정과,상기 포토레지스트층을 제거하고 산화 공정을 실시하는 공정과,상기 반도체 기판의 표면에 형성된 산화막층을 소자 격리 영역에만 선택적으로 남도록 에치백하여 소자 격리층을 형성하는 공정을 포함하여 이루어진다.

Description

반도체 소자의 제조 방법
본 발명은 반도체 소자에 관한 것으로, 특히 소자 격리층 형성 공정시에 활성 영역과 소자 격리 영역의 단차 발생을 억제하여 소자의 특성을 향상시키는데 적당하도록한 반도체 소자의 제조 방법에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 제조 공정에 관하여 설명하면 다음과 같다.
도 1a내지 도 1g는 종래 기술의 반도체 소자의 공정 단면도이다.
종래 기술의 반도체 소자의 제조 공정에 있어서는 소자 격리층을 나이트라이드층을 마스크로 이용하여 필드 산화 공정으로 형성한다.
먼저, 도 1a 그리고 도 1b에서와 같이, 반도체 기판(1)상에 버퍼 산화막(2)을 형성한다.
그리고 도 1c에서와 같이, 상기 반도체 기판(1)상에 형성된 버퍼 산화막(2)상에 나이트라이드층(3)을 형성한다.
이어, 도 1d에서와 같이, 상기의 나이트라이드층(3)상에 포토레지스트층(5)을 형성하고 필드 산화 마스크 패턴층(4)을 이용하여 상기의 포토레지스트층(5)을 선택적으로 노광하고 현상한다.
그리고 도 1e에서와 같이, 상기의 패터닝되어진 포토레지스트층(5)을 마스크로 하여 노출된 나이트라이드층(3)을 선택적으로 제거한다. 이때, 나이트라이드층(3)은 소자 격리 영역을 제외한 부분에만 남는다.
이어, 도 1f에서와 같이, 상기 나이트라이드층(3)의 제거 공정에서 마스크로 사용된 포토레지스트층(5)을 제거하고 활성 영역상에만 남도록 패터닝된 나이트라이드층(3)을 마스크로하여 필드 산화 공정을 진행하여 소자 격리 영역에 필드 산화막(6)을 형성한다.
그리고 도 1g에서와 같이, 상기의 필드 산화 공정에서 마스크로 사용된 나이트라이드층(3)을 제거하고 활성 영역의 반도체 기판(1)이 노출되도록 버퍼 산화막(2)을 제거한다.
이와 같은 종래 기술의 반도체 소자의 소자 격리층 형성 공정은 나이트라이드층을 마스크로하여 필드 산화 공정을 진행하는 것으로 필드 산화 공정시에 나이트라이드층의 엣지부분에서 활성 영역으로 필드 산화막층이 치고 들어가는 버즈빅 현상이 일어난다.
이와 같은 종래 기술의 반도체 소자의 소자 격리층 형성 공정은 필드 산화 공정시에 마스크로 사용되는 나이트라이드층의 엣지 부분에서 활성 영역으로 필드 산화막이 치고 들어가 형성되는 버즈빅 현상이 발생하여 활성 영역과 필드 영역의 단차가 커져 후속되는 공정(예를들면, 폴리 실리콘 게이트 라인 형성 등의)진행시에 정확한 패턴 형성이 어려워 소자의 특성을 저하시키게 된다.
본 발명은 상기와 같은 종래 기술의 반도체 소자의 소자 격리층 형성 공정의 문제점을 해결하기 위한 것으로, 소자 격리층 형성 공정시에 활성 영역과 소자 격리 영역의 단차 발생을 억제하여 소자의 특성을 향상시키는데 적당하도록한 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
도 1a내지 도 1g는 종래 기술의 반도체 소자의 공정 단면도
도 2a내지 도 2f는 본 발명에 따른 번도체 소자의 공정 단면도
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 버퍼 산화막
23 : 마스크 패턴층 24 : 포토레지스트층
25 : 필드 산화 마스크 26: 소자 격리층
활성 영역과 소자 격리 영역의 단차 발생을 억제하여 소자의 특성을 향상시키는데 적당하도록한 본 발명의 반도체 소자의 제조 방법은 반도체 기판상에 버퍼 산화막을 형성하고, 형성된 버퍼 산화막상에 포토레지스트층을 형성하고 선택적으로 노광하여 현상하는 공정과,상기의 패터닝되어진 포토레지스트층을 마스크로 하여 노출된 반도체 기판에 선택적으로 산소 이온을 주입을 하는 공정과,상기 포토레지스트층을 제거하고 산화 공정을 실시하는 공정과,상기 반도체 기판의 표면에 형성된 산화막층을 소자 격리 영역에만 선택적으로 남도록 에치백하여 소자 격리층을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 반도체 소자의 제조 공정에 관하여 상세히 설명하면 다음과 같다.
도 2a내지 도 2f는 본 발명에 따른 번도체 소자의 공정 단면도이다.
본 발명의 반도체 소자의 소자 격리층 형성 공정은 먼저, 도 2a에서와 같이, 반도체 기판(21)상에 버퍼 산화막(22)을 형성한다.
그리고 도 2c에서와 같이, 상기 반도체 기판(21)상에 형성된 버퍼 산화막(22)상에 포토레지스트층(24)을 형성하고 소자 격리층과 활성 영역을 형성하기 위한 마스크 패턴층(23)을 마스크로 하여 상기 포토레지스트층(24)을 선택적으로 노광하여 현상한다.
이어, 도 2d에서와 같이, 상기의 패터닝되어진 포토레지스트층(24)을 마스크로 하여 노출된 반도체 기판(21)(실제로는 반도체 기판의 표면에 버퍼 산화막(22)이 형성되어 있다.)에 선택적으로 산소 이온을 주입한다. 이때, 이온 주입은 소자 격리 영역에만 이루어진다.
그리고 도 1e에서와 같이, 상기 산소 이온 주입 공정에서 마스크로 사용된 포토레지스트층(24)을 제거하고 산화 공정을 실시한다.
이어, 도 1f에서와 같이, 상기의 산화 공정으로 반도체 기판(21)의 전표면에 형성된 산화막층을 에치백하여 활성 영역의 반도체 기판(21)이 노출되도록 한다.
상기의 산화 공정에서는 반도체 기판(21)의 소자 격리 영역에만 산소 이온이 주입되어 동일 조건에서 산화 공정을 하여도 소자 격리 영역의 산화막이 더 두껍게 형성된다. 그러므로 상기 산화막층의 에치백 공정시에 활성 영역의 산화막층이 모두 제거되어도 소자 격리 영역에는 산화막층이 잔류하여 소자 격리층(26)으로 사용된다.
이때, 활성 영역의 버퍼 산화막(22)을 제거하는 공정을 별도로 하지 않고 한 번에 제거되므로 공정을 단순화하게 된다.
이와 같은 본 발명의 반도체 소자의 제조 공정에서는 활성 영역과 소자 격리 영역을 구분하기 위한 나이트라이드층의 증착 및 제거 공정을 하지 않고, 활성 영역의 버퍼 산화막의 제거 공정을 별도로 하지 않으므로 공정을 단순화하는 효과가 있다.
또한, 나이트라이드층을 마스크로한 선택적 산화가 아닌 전면 산화후 선택적 제거 공정을 하므로 버즈빅 현상이 발생하지 않아 후속되는 공정에서의 패터닝 공정이 정확하게 이루어진다. 그러므로 소자의 특성을 향상시키는 효과가 있다.

Claims (3)

  1. 반도체 기판상에 버퍼 산화막을 형성하고, 형성된 버퍼 산화막상에 포토레지스트층을 형성하고 선택적으로 노광 및 현상하는 공정과,
    상기의 패터닝되어진 포토레지스트층을 마스크로 하여 노출된 반도체 기판에 선택적으로 산소 이온을 주입을 하는 공정과,
    상기 포토레지스트층을 제거하고 산화 공정을 실시하는 공정과,
    상기 반도체 기판의 표면에 형성된 산화막층을 소자 격리 영역에만 선택적으로 남도록 에치백하여 소자 격리층을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서, 산소 이온은 소자 격리 영역에만 주입하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서, 소자 격리층을 형성하기 위한 에치백 공정시에 활성 영역의 버퍼 산화막층을 동시에 제거하여 활성 영역의 반도체 기판이 노출되도록 하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1019970029729A 1997-06-30 1997-06-30 반도체 소자의 제조 방법 KR100232212B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970029729A KR100232212B1 (ko) 1997-06-30 1997-06-30 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970029729A KR100232212B1 (ko) 1997-06-30 1997-06-30 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR19990005531A KR19990005531A (ko) 1999-01-25
KR100232212B1 true KR100232212B1 (ko) 1999-12-01

Family

ID=19512678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970029729A KR100232212B1 (ko) 1997-06-30 1997-06-30 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100232212B1 (ko)

Also Published As

Publication number Publication date
KR19990005531A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
KR100232212B1 (ko) 반도체 소자의 제조 방법
KR100215871B1 (ko) 반도체 소자의 제조방법
KR100226739B1 (ko) 반도체 소자의 제조방법
KR100265340B1 (ko) 반도체소자 제조방법
KR100268884B1 (ko) 듀얼 문턱 전압 형성방법
KR100198632B1 (ko) 반도체 소자의 제조방법
KR100677992B1 (ko) 반도체 소자의 제조 방법
KR100252859B1 (ko) 반도체 소자의 제조방법
KR0179019B1 (ko) 고전압 소자 제조방법
KR100249150B1 (ko) 필드산화막 형성방법
KR100418923B1 (ko) 반도체소자의 제조방법
KR101167192B1 (ko) 고전압 소자 제조방법
KR100364794B1 (ko) 반도체소자의 제조방법
KR100249167B1 (ko) 격리막 형성 방법
KR100239452B1 (ko) 반도체 소자의 제조방법
KR0148611B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100382551B1 (ko) 반도체 소자의 이중 딥 트렌치 형성 방법
KR20020050918A (ko) 플레쉬 메모리 소자의 제조방법
JPH09181177A (ja) 半導体素子の製造方法
KR19980030832A (ko) 반도체 소자의 제조방법
KR20010001064A (ko) 반도체 장치의 분리구조 제조방법
KR19990080191A (ko) 모스 트랜지스터 제조방법
KR20000040143A (ko) 모스 트랜지스터 제조방법
KR20020003043A (ko) 반도체소자의 콘택 형성 방법
KR19980036133A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070827

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee