KR19990080191A - 모스 트랜지스터 제조방법 - Google Patents
모스 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR19990080191A KR19990080191A KR1019980013257A KR19980013257A KR19990080191A KR 19990080191 A KR19990080191 A KR 19990080191A KR 1019980013257 A KR1019980013257 A KR 1019980013257A KR 19980013257 A KR19980013257 A KR 19980013257A KR 19990080191 A KR19990080191 A KR 19990080191A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- gate
- substrate
- region
- drain
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 종래 모스 트랜지스터 제조방법은 게이트를 기판의 상부에 형성함으로써, 단차를 발생시켜 이후의 사진공정에서 정확한 패턴을 형성하기 용이하지 않은 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 상부에 필드산화막을 형성하여 액티브영역을 정의하고, 그 액티브영역의 중앙부를 식각하여 식각영역을 형성하는 식각영역 형성단계와; 게이트산화막과 다결정실리콘을 증착하고 패터닝하여 상기 식각영역의 중앙부에 위치하며 그 상부면이 상기 식각되지 않은 기판보다 높지 않은 게이트를 형성하는 게이트형성단계와; 상기 게이트의 측면에 저농도 소스 및 드레인을 형성하고, 그 게이트의 측면에 절연막을 증착하여 측벽을 형성하고, 그 측벽의 측면 기판하부에 고농도 소스 및 드레인을 형성하는 소스 및 드레인 형성단계로 게이트의 상부면이 소스 및 드레인의 상부와 동일 평면상에 위치하는 모스 트랜지스터를 제조하여 게이트 형성으로 인한 단차를 방지함으로써, 이후의 사진공정에서 정확한 패턴을 형성할 수 있으며 이로 인해 모스 트랜지스터의 특성 및 신뢰성을 향상시키는 효과가 있다.
Description
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 특히 기판에 식각영역을 형성하고, 그 식각영역에 게이트를 형성함으로써 단차를 제거하는데 적당하도록 한 모스 트랜지스터 제조방법에 관한 것이다.
일반적으로, 모스 트랜지스터는 기판의 상부에 돌출된 게이트를 갖도록 형성하며, 이는 소스 및 드레인영역인 기판과의 단차로 인해 포토레지스트 및 마스크를 사용하는 사진공정에서 정확한 패턴이 형성되지 않는 경우가 발생하게 되며, 이와 같은 종래 모스 트랜지스터 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1a 내지 도1d는 종래 모스 트랜지스터 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 형성하고, 그 필드산화막(2)이 형성된 기판(1)의 상부에 게이트산화막(3)과 다결정실리콘(4)을 순차적으로 증착하는 단계(도1a)와; 사진식각공정을 통해 상기 다결정실리콘(4)을 패터닝하여 게이트전극(4)을 형성하는 단계(도1b)와; 상기 다결정실리콘(4)의 식각으로 노출된 게이트산화막(3)을 이온주입버퍼로 하는 이온주입공정으로 상기 게이트전극(4)의 양측면 하부 기판(1)에 저농도 소스 및 드레인(5)을 형성하는 단계(도1c)와; 상기 게이트전극(4)의 측면에 측벽(6)을 형성하고 그 측벽(6)의 측면 기판(1) 하부에 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인(7)을 형성하는 단계(도1d)로 구성된다.
이하, 상기와 같은 종래 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 로코스(LOCOS) 공정을 통해 필드산화막(2)을 형성하여 소자가 형성될 영역인 액티브(ACTIVE)영역을 정의한다.
그 다음, 상기 필드산화막(2)이 형성된 기판(1)의 상부전면에 게이트산화막(3)과 다결정실리콘(4)을 순차적으로 증착한다.
그 다음, 도1b에 도시한 바와 같이 상기 증착한 다결정실리콘(4)의 상부에 포토레지스트(도면 미도시)를 도포하고, 노광 및 현상하여 패턴을 형성한 다음, 그 포토레지스트 패턴을 식각마스크로 사용하는 식각공정으로 상기 다결정실리콘(4)의 일부를 식각하여 상기 필드산화막(2)의 사이에 노출된 기판(1)의 중앙에 위치하는 게이트전극(4)을 형성한다.
그 다음, 도1c에 도시한 바와 같이 저농도 불순물 이온을 상기 다결정실리콘(4)의 식각으로 노출된 게이트산화막(3)을 이온주입 버퍼로 사용하는 이온주입공으로 주입하여 그 하부의 기판(1)영역에 저농도 소스 및 드레인(5)을 형성한다. 이때 게이트전극(4)의 상부에는 산화막을 형성하게 되나, 설명의 편의상 생략하였다.
그 다음, 도1d에 도시한 바와 같이 상기 게이트전극(4)과 게이트산화막(3) 및 필드산화막(2)의 상부전면에 질화막 등의 절연막을 증착하고, 그 절연막을 건식식각하여 상기 게이트전극(4)의 측면에 측벽(6)을 형성한다.
그 다음, 상기 측벽(6)을 이온주입 마스크로 사용하는 이온주입공정으로 고농도 불순물을 주입하여 고농도 소스 및 드레인(7)을 형성한다.
이후의 과정에서는 상기 게이트전극(4)과 게이트산화막(3) 및 필드산화막(2)의 상부전면에 절연층을 증착하고, 그 절연층에 콘택홀을 형성하여 상기 고농도 소스 및 드레인(7)을 노출시키며, 금속공정을 통해 상기 고농도 소스 및 드레인(7)에 접속되는 전극을 형성하게 된다.
상기한 바와 같이 종래 모스 트랜지스터 제조방법은 게이트의 상부가 기판의 상부보다 높게 형성하여 이후의 공정에서 그 단차로 인하여 사진공정을 사용하는 경우 정확한 패턴이 형성되지 않는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 게이트와 소스 및 드레인의 상부가 동일평면상에 위치하는 모스 트랜지스터를 제조하는 모스 트랜지스터 제조방법을 제공함에 그 목적이 있다.
도1a 내지 도1d는 종래 모스 트랜지스터 제조공정 수순단면도.
도2a 내지 도2d는 본 발명 모스 트랜지스터 제조공정 수순단면도.
*도면의 주요 부분에 대한 부호의 설명*
1:기판 2:필드산화막
3:게이트산화막 4:게이트전극
5:저농도 소스 및 드레인 6:측벽
7:고농도 소스 및 드레인 8:식각영역
상기와 같은 목적은 기판의 상부에 필드산화막을 형성하여 액티브영역을 정의하고, 그 액티브영역의 중앙부를 식각하여 식각영역을 형성하는 식각영역 형성단계와; 게이트산화막과 다결정실리콘을 증착하고 패터닝하여 상기 식각영역의 중앙부에 위치하며 그 상부면이 상기 식각되지 않은 기판보다 높지 않은 게이트를 형성하는 게이트형성단계와; 상기 게이트의 측면에 저농도 소스 및 드레인을 형성하고, 그 게이트의 측면에 절연막을 증착하여 측벽을 형성하고, 그 측벽의 측면 기판하부에 고농도 소스 및 드레인을 형성하는 소스 및 드레인 형성단계로 모스 트랜지스터를 제조함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2d는 본 발명 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 증착하여 액티브영역을 정의하고, 그 액티브영역의 중앙부를 식각하여 식각영역(8)을 형성하는 단계(도2a)와; 상기 식각영역(8)이 형성된 기판(1)의 상부전면에 게이트산화막(3), 다결정실리콘(4)을 순차적으로 증착하고, 상기 다결정실리콘(4)의 일부를 패터닝하여 상기 식각영역(8)에 위치하며, 그 상부가 식각영역(8)주변의 기판(1)상부에 형성된 게이트산화막(3)의 상부와 동일평면에 위치하는 게이트전극(4)을 형성하는 단계(도2b)와; 상기 게이트전극(4)의 측면 기판(1) 하부에 저농도 불순물 이온을 이온주입하여 저농도 소스 및 드레인(5)을 형성하는 단계(도2c)와; 상기 게이트전극(4)의 측면에 측벽(6)을 형성하고, 그 측벽(6)의 측면 기판(1) 하부에 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인(도2d)을 형성하는 단계(도2d)로 이루어진다.
이하, 상기와 같은 본 발명 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 로코스 공정을 통해 필드산화막(2)을 형성하여 모스 트랜지스터가 형성될 액티브영역을 정의한다.
그 다음, 상기 액티브영역의 중앙부를 식각하여 식각영역(8)을 형성한다. 이때 식각영역은 상기 필드산화막(2)의 제조와 동시에 그 액티브영역의 중앙부에도 필드산화막을 형성하고, 그 액티브영역의 중앙에 형성한 필드산화막을 식각하여 형성하거나, 건식 또는 습식식각을 통해 형성할 수 있다.
그 다음, 도2b에 도시한 바와 같이 상기 식각영역(8)이 형성된 기판(1)의 상부전면에 게이트산화막(3)과 다결정실리콘을 순차적으로 증착하고, 그 다결정실리콘을 선택적으로 식각하여 상기 식각영역(8)의 중앙부에 위치하며, 그 상부면이 상기 식각영역(8)이 형성되지 않은 기판(1)의 상부에 증착된 게이트산화막(3)의 상부면과 동일 평면상에 위치하는 게이트전극(4)을 형성한다.
그 다음, 도2c에 도시한 바와 같이 상기 게이트전극(4)의 형성으로 노출된 게이트산화막(3)을 이온주입 버퍼로 사용하는 이온주입공정으로 저농도 불순물 이온을 이온주입하여 상기 게이트전극(4)의 양측면 하부 기판(1)에 저농도 소스 및 드레인(5)을 형성한다.
그 다음, 도2d에 도시한 바와 같이 상기 게이트전극(4)의 상부와 그 주변영역인 식각영역(8)에 절연막을 증착하고, 패터닝하여 측벽(6)을 형성한다.
그 다음, 상기 측벽(6)을 이온주입 마스크로 사용하는 고농도 불순물 이온주입공정으로 불순물 이온을 주입하여 고농도 소스 및 드레인(7)을 형성한다.
즉, 상기 식각영역(8)의 주변부 하부 기판(1)에 저농도 소스 및 드레인(5)이 형성되며, 상기 식각영역(8)을 제외한 액티브영역에 고농도 소스 및 드레인(7)을 형성하게 된다.
이와 같이 형성된 모스 트랜지스터는 게이트의 상부가 소스 및 드레인의 상부와 동일 평면 상에 위치하므로 이후의 공정에서 단차가 형성됨을 방지할 수 있게 된다.
상기한 바와 같이 본 발명 모스 트랜지스터 제조방법은 기판에 식각영역을 형성하고, 그 식각영역에 게이트를 형성하여 게이트의 형성으로 인한 단차의 발생을 방지함으로써 이후의 사진공정에서 정확한 패턴을 형성할 수 있게되어 모스 트랜지스터의 성능 및 신뢰성을 향상시키는 효과가 있다.
Claims (3)
- 기판의 상부에 필드산화막을 형성하여 액티브영역을 정의하고, 그 액티브영역의 중앙부를 식각하여 식각영역을 형성하는 식각영역 형성단계와; 게이트산화막과 다결정실리콘을 증착하고 패터닝하여 상기 식각영역의 중앙부에 위치하며 그 상부면이 상기 식각되지 않은 기판보다 높지 않은 게이트를 형성하는 게이트형성단계와; 상기 게이트의 측면에 저농도 소스 및 드레인을 형성하고, 그 게이트의 측면에 절연막을 증착하여 측벽을 형성하고, 그 측벽의 측면 기판하부에 고농도 소스 및 드레인을 형성하는 소스 및 드레인 형성단계로 이루어진 것을 특징으로 하는 모스 트랜지스터 제조방법.
- 제 1 항에 있어서, 상기 식각영역은 필드산화막의 형성과 동시에 액티브영역의 중앙부에 필드산화막을 형성하고, 그 액티브영역의 중앙부에 형성한 필드산화막을 식각하여 형성하는 것을 특징으로 하는 모스 트랜지스터 제조방법.
- 제 1 항에 있어서, 상기 식각영역은 사진식각공정을 통해 상기 액티브영역의 중앙부를 건식 또는 습식식각하여 형성하는 것을 특징으로 하는 모스 트랜지스터 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980013257A KR19990080191A (ko) | 1998-04-14 | 1998-04-14 | 모스 트랜지스터 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980013257A KR19990080191A (ko) | 1998-04-14 | 1998-04-14 | 모스 트랜지스터 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990080191A true KR19990080191A (ko) | 1999-11-05 |
Family
ID=65890340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980013257A KR19990080191A (ko) | 1998-04-14 | 1998-04-14 | 모스 트랜지스터 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990080191A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100382552B1 (ko) * | 2000-12-29 | 2003-05-09 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
1998
- 1998-04-14 KR KR1019980013257A patent/KR19990080191A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100382552B1 (ko) * | 2000-12-29 | 2003-05-09 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100206878B1 (ko) | 반도체소자 제조방법 | |
KR100192521B1 (ko) | 반도체장치의 제조방법 | |
KR100343471B1 (ko) | 반도체 소자 제조방법 | |
KR19990080191A (ko) | 모스 트랜지스터 제조방법 | |
KR100280539B1 (ko) | 반도체 장치 제조방법 | |
KR100226739B1 (ko) | 반도체 소자의 제조방법 | |
KR100215871B1 (ko) | 반도체 소자의 제조방법 | |
KR0166824B1 (ko) | 반도체 소자의 제조방법 | |
KR100234728B1 (ko) | 모스 전계효과 트랜지스터 제조방법 | |
KR100271661B1 (ko) | 반도체 소자 제조방법 | |
KR100321758B1 (ko) | 반도체소자의제조방법 | |
KR100319634B1 (ko) | 반도체 장치 제조방법 | |
KR100252859B1 (ko) | 반도체 소자의 제조방법 | |
KR100280537B1 (ko) | 반도체장치 제조방법 | |
KR100281543B1 (ko) | 오프셋 구조의 박막 트랜지스터 제조방법 | |
KR100253344B1 (ko) | 반도체 메모리의 콘택홀 형성방법 | |
KR100364794B1 (ko) | 반도체소자의 제조방법 | |
KR100302616B1 (ko) | 모스 트랜지스터 제조방법 | |
KR20010045138A (ko) | 반도체 장치 제조방법 | |
KR100239452B1 (ko) | 반도체 소자의 제조방법 | |
KR0129585B1 (ko) | 자기정합에 의한 트랜지스터 제조방법 | |
KR960012574B1 (ko) | 반도체장치의 제조방법 | |
KR100215836B1 (ko) | 반도체 소자의 제조방법 | |
KR100273321B1 (ko) | 반도체 장치 제조방법 | |
KR100396689B1 (ko) | 반도체소자의게이트제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
WITN | Withdrawal due to no request for examination |