KR100273321B1 - 반도체 장치 제조방법 - Google Patents

반도체 장치 제조방법 Download PDF

Info

Publication number
KR100273321B1
KR100273321B1 KR1019980047963A KR19980047963A KR100273321B1 KR 100273321 B1 KR100273321 B1 KR 100273321B1 KR 1019980047963 A KR1019980047963 A KR 1019980047963A KR 19980047963 A KR19980047963 A KR 19980047963A KR 100273321 B1 KR100273321 B1 KR 100273321B1
Authority
KR
South Korea
Prior art keywords
gate
drain
forming
sidewall
low concentration
Prior art date
Application number
KR1019980047963A
Other languages
English (en)
Other versions
KR20000031757A (ko
Inventor
최정훈
윤강식
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980047963A priority Critical patent/KR100273321B1/ko
Publication of KR20000031757A publication Critical patent/KR20000031757A/ko
Application granted granted Critical
Publication of KR100273321B1 publication Critical patent/KR100273321B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 장치 제조방법에 관한 것으로, 종래 반도체 장치 제조방법은 게이트 산화막이 노출된 상태에서 소스와 게이트전극을 연결하는 실리사이드 형성공정을 진행하여, 게이트산화막에 손상을 주게 되며, 이에 따라 반도체 장치의 특성이 열화되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판에 게이트와 저농도 소스 및 드레인을 형성하는 게이트 형성단계와; 상기 게이트의 측면에 다결정실리콘 측벽과 질화막 측벽을 순차적으로 형성한 후, 고농도 소스 및 드레인을 형성하는 모스 트랜지스터 형성단계와; 상기 게이트와 접속될 영역인 저농도 소스 또는 드레인의 상부에 위치하는 질화막 측벽의 일부를 제거하여 저농도 소스 또는 저농도 드레인과 다결정실리콘 측벽을 노출시키는 내부배선 설정단계와; 상기 모스 트랜지스터의 실리콘영역 상부에 실리사이드를 형성하여 상기 소스 또는 드레인과 게이트를 전기적으로 연결하는 내부배선 형성단계로 구성하여 게이트의 측벽을 다결정실리콘 측벽과 질화막 측벽의 이중구조로 형성하고, 실리사이드를 형성하여 반도체 소자의 특정영역을 연결하는 과정에서, 상기 연결하고자하는 영역간에 위치하는 질화막 측벽 만을 선택적으로 제거하여 다결정실리콘 측벽에 의해 게이트산화막이 노출되는 것을 방지함으로써, 반도체 장치의 특성이 저하되는 것을 방지하는 효과가 있다.

Description

반도체 장치 제조방법
본 발명은 반도체 장치 제조방법에 관한 것으로, 특히 살리사이드(self alined silicide)를 반도체 장치에 포함된 소자를 연결하는 배선인 인터콘넥션(interconnection)으로 사용하는 공정에서, 게이트의 측면에 다결정실리콘 측벽과 질화막 측벽을 형성하여 상기 인터콘넥션형성시 반도체 장치의 열화를 방지하는데 적당하도록 한 반도체 장치 제조방법에 관한 것이다.
일반적으로, 반도체 장치는 다수의 반도체 소자를 포함하며, 외부로 부터 전원전압 또는 클럭신호 등을 인가받아 내부적인 처리를 통해 특정한 신호를 생성 또는 변환하여 출력하며, 이를 위해 소자간의 내부적인 연결과 반도체 장치와 외부의 연결을 위한 배선이 필요하다. 이와 같이 소자간의 내부적 연결을 위한 배선을 특별히 인터콘낵션(interconnection)이라고 하며, 종래에는 반도체 장치의 특정 영역의 접속저항을 줄이기 위해 형성하는 실리사이드(silicide)를 그 인터콘낵션으로 사용하기도 하였으며, 이와 같은 종래 반도체 장치 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1a 내지 도1d는 종래 반도체 장치 제조방법의 일실시예인 모스 트랜지스터의 소스와 게이트를 실리사이드를 이용하여 연결하는 방법의 공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 게이트(2)를 형성하고, 그 게이트(2)의 측면 하부 기판(1)에 저농도 불순물 이온을 이온주입하여, 저농도 소스(3) 및 드레인(4)을 형성하는 단계(도1a)와; 상기 게이트(2)의 측면에 질화막 측벽(5)을 형성하고, 그 질화막측벽(5)의 측면 기판(1) 하부에 고농도 불순물 이온을 이온주입하여 고농도 소스(6) 및 드레인(7)을 형성하는 단계(도1b)와; 상기 게이트(2), 질화막 측벽(5)이 형성된 기판(1)의 상부전면에 포토레지스트(PR)를 도포하고, 패턴을 형성하여 상기 저농도 소스(3)의 상부에 형성된 질화막 측벽(5)의 일측을 노출시킨 후, 선택적으로 식각하는 단계(도1c)와; 상기 포토레지스트(PR) 패턴을 제거하고, 상기 노출된 고농도 및 저농도 소스(6,3)와 게이트(2)를 연결하며, 상기 잔존하는 질화막 측벽(5)에 의해 고농도 드레인(7)의 상부에만 위치하는 실리사이드(8)를 형성하는 단계(도1d)로 구성된다.
이하, 상기와 같이 구성된 종래 반도체 장치 제조방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 게이트산화막과 다결정실리콘을 증착하고, 사진식각공정을 이용하여 상기 다결정실리콘과 게이트산화막을 패터닝하여 기판(1)의 중앙상부에 위치하는 게이트(2)를 형성한다.
그 다음, 상기 게이트(2)를 이온주입마스크로 사용하는 이온주입공정으로 상기 기판에 불순물 이온을 저농도로 주입하여 저농도 소스(3)와 저농도 드레인(4)을 형성한다.
그 다음, 도1b에 도시한 바와 같이 상기 게이트(2), 저농도 소스(3) 및 드레인(4)이 형성된 기판(1)의 상부에 질화막을 증착하고, 그 질화막을 건식식각하여 상기 게이트(2)의 측면에 위치하는 질화막 측벽(5)을 형성한다.
그 다음, 상기 질화막 측벽(5)과 게이트(2)를 이온주입 마스크로 사용하는 이온주입공정으로 고농도의 불순물 이온을 이온주입하여 상기 질화막 측벽(5)의 측면 기판(1)에 고농도 소스(6)와 고농도 드레인(7)을 형성하여 모스 트랜지스터를 제조한다.
그 다음, 도1c에 도시한 바와 같이 상기 모스 트랜지스터가 형성된 기판(1)의 상부에 포토레지스트(PR)를 도포하고, 노광 및 현상하여 상기 저농도 소스(3)의 상부에 위치하는 질화막 측벽(5)의 일부영역만을 선택적으로 노출시키는 포토레지스트(PR)패턴을 형성한다.
그 다음, 상기 노출된 질화막 측벽(5)을 선택적으로 식각하여 그 하부의 저농도 소스(3)의 상부와 상기 게이트(2)의 측면을 노출시킨다.
그 다음, 도1d에 도시한 바와 같이 상기 포토레지스트(PR)를 모두 제거한 후, 상기 모스 트랜지스터의 상부에 텅스텐 등의 금속을 증착하고, 열처리하여 그 금속의 성분이 상기 모스 트랜지스터의 실리콘영역으로 확산되도록 한 후, 그 증착된 금속을 제거하여 실리사이드(8)를 형성한다.
이때, 실리사이드(8)는 고농도 소스(6), 저농도 소스(3) 및 게이트(2)의 상부에 끊어짐이 없이 형성되어 모스 트랜지스터의 소스와 게이트를 연결하며, 상기 실리사이드(8)가 형성되지 않는 질화막 측벽(5)에 의해 고농도 드레인(7)의 상부에는 다른 영역과 전기적으로 연결되지 않는 실리사이드(8)가 형성된다. 그리고 실리사이드(8)는 마스크를 사용하지 않는 방법으로 형성되어 이를 특별히 살리사이드라고 칭한다.
그러나, 상기와 같은 반도체 장치 제조방법은 게이트 산화막이 노출된 상태에서 소스와 게이트전극을 연결하는 실리사이드 형성공정을 진행하여, 게이트산화막에 손상을 주게 되며, 이에 따라 반도체 장치의 특성이 열화되는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 반도체 장치의 특정영역과 게이트를 연결하는 과정에서 게이트산화막이 노출되지 않도록 하는 반도체 장치 제조방법을 제공함에 그 목적이 있다.
도1a 내지 도1d는 종래 반도체 장치 제조방법의 일실시예도.
도2a 내지 도2d는 본 발명 반도체 장치 제조방법의 일실시에도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:게이트
3:저농도 소스 4:저농도 드레인
5:질화막 측벽 6:고농도 소스
7:고농도 드레인 8:실리사이드
9:다결정실리콘 측벽
상기와 같은 목적은 기판에 게이트와 저농도 소스 및 드레인을 형성하는 게이트 형성단계와; 상기 게이트의 측면에 다결정실리콘 측벽과 질화막 측벽을 순차적으로 형성한 후, 고농도 소스 및 드레인을 형성하는 모스 트랜지스터 형성단계와; 상기 게이트와 접속될 영역인 저농도 소스 또는 드레인의 상부에 위치하는 질화막 측벽의 일부를 제거하여 저농도 소스 또는 저농도 드레인과 다결정실리콘 측벽을 노출시키는 내부배선 설정단계와; 상기 모스 트랜지스터의 실리콘영역 상부에 실리사이드를 형성하여 상기 소스 또는 드레인과 게이트를 전기적으로 연결하는 내부배선 형성단계로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2d는 본 발명 반도체 장치 제조방법의 일실시 단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 게이트(2)를 형성하고, 저농도 소스(3) 및 드레인(4)을 형성하는 단계(도2a)와; 상기 게이트(2)의 측면에 다결정실리콘 측벽(9)과 질화막 측벽(5)을 순차적으로 형성하고, 그 질화막 측벽(5)의 측면 기판(1)하부에 고농도 소스(6) 및 드레인(7)을 형성하여 모스 트랜지스터를 제조하는 단계(도2b)와; 상기 모스 트랜지스터의 상부전면에 포토레지스트(PR)를 도포하고, 패턴을 형성하여 상기 저농도 소스(3)의 상부에 형성된 질화막 측벽(5)을 식각하는 단계(도2c)와; 상기 포토레지스트(PR)를 제거하고, 상기 모스 트랜지스터의 실리콘 영역 상부에 실리사이드(8)를 형성하는 단계(도2d)를 포함하여 구성된다.
이하, 상기와 같은 본 발명 반도체 장치 제조방법을 좀 더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 반도체 기판(1)의 상부에 게이트산화막과 다결정실리콘을 순차적으로 증착하고, 패터닝하여 상기 기판(1)의 중앙상부에 위치하는 게이트(2)를 형성한다.
그 다음, 상기 게이트(2)의 측면 기판(1)의 하부에 저농도 불순물 이온을 이온주입하여 저농도 소스(3)와 저농도 드레인(4)을 형성한다.
그 다음, 도2b에 도시한 바와 같이 상기 기판(1)의 상부전면에 다결정실리콘을 증착하고, 그 다결정실리콘을 건식식각하여 상기 게이트(2)의 측면에 다결정실리콘 측벽(9)을 형성한다.
그 다음, 상기 다결정실리콘 측벽(9) 및 게이트(2)가 형성된 기판(1)의 상부전면에 질화막을 증착하고, 다시 건식식각하여 상기 다결정실리콘 측벽(9)의 측면에 질화막 측벽(5)을 형성한다. 즉, 게이트(2)의 측면에 형성하는 측벽의 구조를 다결정실리콘 측벽(9)과 질화막 측벽(5)의 이중구조로 형성한다.
그 다음, 상기 측벽(5,9) 및 게이트(2)를 이온주입 마스크로 사용하는 이온주입공정으로 상기 저농도 소스(3)와 드레인(4)을 형성할 때 주입한 이온과 동일한 도전형의 불순물 이온을 고농도로 주입하여 고농도 소스(6) 및 드레인(7)을 형성하여 이중의 게이트 측벽을 갖는 모스 트랜지스터를 제조한다.
그 다음, 도2c에 도시한 바와 같이 상기 모스 트랜지스터의 상부전면에 포토레지스트(PR)를 도포하고, 노광 및 현상하여 상기 저농도 소스(3)의 상부측에 위치하는 질화막 측벽(5)과 다결정실리콘 측벽(9)을 노출시키는 패턴을 형성한다.
그 다음, 상기 노출된 질화막 측벽(5)만을 선택적으로 식각하여 그 하부의 저농도 소스(3)와 상기 다결정실리콘 측벽(9)을 노출시킨다.
그 다음, 도2d에 도시한 바와 같이 상기 포토레지스트(PR)패턴을 모두 제거하고, 그 모스 트랜지스터의 상부에 텅스텐과 같은 실리사이드 형성용 금속을 증착하고, 열처리한 후, 그 금속을 제거하여 상기 모스 트랜지스터의 실리콘 영역의 상부에 실리사이드(8)를 형성한다.
이때, 상기 실리사이드(8)는 상기 고농도 소스(6)와 질화막 측벽(5)의 일부식각으로 노출되는 저농도 소스(3)의 상부일부와 질화막 측벽(5)의 식각으로 노출된 다결정실리콘 측벽(9) 및 게이트(2)의 상부에 형성되어, 상기 소스영역과 게이트영역을 연결하게 된다. 또한, 그 실리사이드(8)는 상기 잔존하는 질화막 측벽(5)에 의해 고농도 드레인(7)의 영역에는 다른 영역과 연결되지 않은 상태로 형성된다.
이와 같이 실리사이드(8)를 형성하는 과정에서, 게이트산화막이 직접노출되는 것을 다결정실리콘 측벽(9)에 의해 방지하고, 그 다결정실리콘 측벽(9)에도 실리사이드를 형성할 수 있으므로, 게이트산화막의 손상 없이 소스측과 게이트를 연결할 수 있게 된다.
상기한 바와 같이 본 발명은 게이트의 측벽을 다결정실리콘 측벽과 질화막 측벽의 이중구조로 형성하고, 실리사이드를 형성하여 반도체 소자의 특정영역을 연결하는 과정에서, 상기 연결하고자하는 영역간에 위치하는 질화막 측벽 만을 선택적으로 제거하여 다결정실리콘 측벽에 의해 게이트산화막이 노출되는 것을 방지함으로써, 반도체 장치의 특성이 저하되는 것을 방지하는 효과가 있다.

Claims (2)

  1. 기판에 게이트와 저농도 소스 및 드레인을 형성하는 게이트 형성단계와; 상기 게이트의 측면에 다결정실리콘 측벽과 질화막 측벽을 순차적으로 형성한 후, 고농도 소스 및 드레인을 형성하는 모스 트랜지스터 형성단계와; 상기 게이트와 접속될 영역인 저농도 소스 또는 드레인의 상부에 위치하는 질화막 측벽의 일부를 제거하여 저농도 소스 또는 저농도 드레인과 다결정실리콘 측벽을 노출시키는 내부배선 설정단계와; 상기 모스 트랜지스터의 실리콘영역 상부에 실리사이드를 형성하여 상기 소스 또는 드레인과 게이트를 전기적으로 연결하는 내부배선 형성단계로 이루어진 것을 특징으로 하는 반도체 장치 제조방법.
  2. 제 1항에 있어서, 상기 게이트와 반도체장치의 특정영역(소스 또는 드레인)은 상기 질화막 측벽의 제거로 노출된 다결정실리콘 측벽의 상부에 형성된 실리사이드에 의해 연결되는 것을 특징으로 하는 반도체 장치 제조방법.
KR1019980047963A 1998-11-10 1998-11-10 반도체 장치 제조방법 KR100273321B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980047963A KR100273321B1 (ko) 1998-11-10 1998-11-10 반도체 장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980047963A KR100273321B1 (ko) 1998-11-10 1998-11-10 반도체 장치 제조방법

Publications (2)

Publication Number Publication Date
KR20000031757A KR20000031757A (ko) 2000-06-05
KR100273321B1 true KR100273321B1 (ko) 2001-01-15

Family

ID=19557685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980047963A KR100273321B1 (ko) 1998-11-10 1998-11-10 반도체 장치 제조방법

Country Status (1)

Country Link
KR (1) KR100273321B1 (ko)

Also Published As

Publication number Publication date
KR20000031757A (ko) 2000-06-05

Similar Documents

Publication Publication Date Title
KR100232197B1 (ko) 반도체 소자의 제조 방법
KR100273321B1 (ko) 반도체 장치 제조방법
KR100273296B1 (ko) 모스 트랜지스터 제조방법
KR100319634B1 (ko) 반도체 장치 제조방법
KR100583121B1 (ko) 반도체소자의 금속배선 콘택홀 제조방법
KR100319601B1 (ko) 정전방전방지트랜지스터및그제조방법
KR100280539B1 (ko) 반도체 장치 제조방법
KR100273314B1 (ko) 반도체 장치 제조방법
KR100226753B1 (ko) 반도체 소자의 금속배선 형성방법
KR100280534B1 (ko) 모스 트랜지스터 제조방법
KR100215871B1 (ko) 반도체 소자의 제조방법
KR100307541B1 (ko) 모스 트랜지스터 제조방법
JP3212882B2 (ja) 半導体装置の製造方法
KR100244261B1 (ko) 반도체 소자의 플러그 제조방법
KR100280528B1 (ko) 반도체 장치의 내부배선 형성방법
KR100273299B1 (ko) 모스 트랜지스터 제조방법
KR100290486B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100431816B1 (ko) 반도체 소자의 제조 방법
KR19990047003A (ko) 반도체 메모리의 플러그 제조방법
KR20010045138A (ko) 반도체 장치 제조방법
KR100239452B1 (ko) 반도체 소자의 제조방법
KR100215836B1 (ko) 반도체 소자의 제조방법
KR20000040143A (ko) 모스 트랜지스터 제조방법
KR19990080191A (ko) 모스 트랜지스터 제조방법
KR20010056069A (ko) 반도체 메모리 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee